測(cè)試裝置及測(cè)試方法
【專利摘要】一種測(cè)試裝置及測(cè)試方法，該測(cè)試裝置包括：具有上、下表面的座體、以及形成于該座體的多條線路，各該線路的兩端均位于該上表面上，以形成回轉(zhuǎn)式的導(dǎo)電途徑。當(dāng)進(jìn)行測(cè)試時(shí)，置放一待測(cè)組件于該座體的上表面處，探針僅需設(shè)于該座體的上表面上即可探測(cè)到該待測(cè)組件上、下側(cè)的電性接點(diǎn)，而無(wú)須同時(shí)另外將一部分探針設(shè)置于該座體的中央下表面處以形成雙面針測(cè)電路回路，所以可簡(jiǎn)化測(cè)試步驟及防止該待測(cè)組件因針測(cè)擠壓而破損。
【專利說(shuō)明】測(cè)試裝置及測(cè)試方法【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種測(cè)試裝置，尤指一種用于測(cè)試立體堆棧集成電路結(jié)構(gòu)的測(cè)試裝置。
【背景技術(shù)】
[0002]隨著消費(fèi)者對(duì)于電子產(chǎn)品功能多樣化與體積輕薄化的需求與日俱增，在一定面積上整合更多電子零件與功能遂成為電子產(chǎn)品的趨勢(shì)，所以遂發(fā)展出三維集成電路(3D IC)芯片堆棧技術(shù)。
[0003]所述的三維集成電路芯片結(jié)構(gòu)是芯片立體堆?；恼?，而目前三維集成電路芯片(3D IC)技術(shù)是將不同功能、性質(zhì)或基板的芯片，各自采用最合適的工藝分別制作后，再利用硅穿孔(Through-Silicon Via, TSV)技術(shù)進(jìn)行立體堆棧整合(即所謂的2.5D IC技術(shù))，以有效縮短線路傳導(dǎo)路徑的長(zhǎng)度，因而能降低導(dǎo)通電阻，且能減少芯片面積，進(jìn)而具有體積小、高整合度、高效率、低耗電量及低成本等優(yōu)點(diǎn)，并同時(shí)符合數(shù)字電子輕薄短小的需求。
[0004]由于三維集成電路芯片結(jié)構(gòu)(或2.5D IC)的電性測(cè)試是量產(chǎn)的關(guān)鍵，且具有TSV的半導(dǎo)體組件的電性測(cè)試更為關(guān)鍵，所以一般半導(dǎo)體組件的測(cè)試分為封裝前晶圓針測(cè)(chip probe, CP)與封裝后功能測(cè)試(final test, FT)。
[0005] 如圖1A及圖1B所不,其將一具娃穿孔90的晶圓基板9結(jié)合一芯片8進(jìn)行封裝如晶圓針測(cè)(CP)，其方式為將一待測(cè)組件7 (即芯片8與具硅穿孔90的晶圓基板9)置放于一測(cè)試裝置I上，該測(cè)試裝置I具有一基座10與一上蓋11，且借由氣壓接合方式，使該基座
10、待測(cè)組件7與上蓋11相密合，以令該上蓋11的彈簧針(PogoPin) 110電性連接該晶圓基板9上側(cè)的電性接點(diǎn)91，且該基座10的線路100與導(dǎo)電凸塊101電性連接該晶圓基板9下側(cè)的電性接點(diǎn)92，以借由另一組彈簧針(圖略)進(jìn)行測(cè)試，以形成雙面(上、下側(cè))針測(cè)電路回路L1，L2。
[0006]然而，因一般具硅穿孔90的晶圓基板9的厚度偏薄，約10至180 μ m，所以于晶圓基板針測(cè)中，當(dāng)該彈簧針110下壓時(shí)，該晶圓基板9容易破碎，且使用氣壓接合的方式，更容易損傷該晶圓基板9。
[0007]此外，因該測(cè)試裝置I需形成雙面針測(cè)電路回路LI，L2才能達(dá)成測(cè)試，所以該測(cè)試裝置I于布線設(shè)計(jì)上較為繁雜，且僅能進(jìn)行封裝前晶圓針測(cè)，而無(wú)法進(jìn)行封裝后功能測(cè)試。因此，目前的技術(shù)并無(wú)法提供兼具CP與FT電性相關(guān)的測(cè)試裝置，以測(cè)試欲量產(chǎn)的具有TSV的相關(guān)廣品。
[0008]另外，現(xiàn)有測(cè)試裝置I中，因氣壓接合方式的對(duì)位較不準(zhǔn)確，所以該待測(cè)組件7與測(cè)試裝置I所形成的雙面針測(cè)電路回路LI，L2容易發(fā)生對(duì)位失準(zhǔn)的問(wèn)題。
[0009]因此，如何克服上述現(xiàn)有技術(shù)的種種問(wèn)題，實(shí)已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0010]本發(fā)明提供一全新的3D IC晶圓級(jí)測(cè)試裝置，僅需在該測(cè)試裝置的一測(cè)測(cè)試待測(cè)組件，不僅可大幅簡(jiǎn)化后端探針及電路設(shè)計(jì)的成本，更可達(dá)成直接測(cè)試超薄具有TSV的晶粒的目的。
[0011]本發(fā)明提供一種測(cè)試裝置,其包括:至少一座體，其具有相對(duì)的第一表面與第二表面；以及多條線路，其布設(shè)于該座體，各該線路的本體由該第一表面向該第二表面的方向凹陷，且各該線路的兩端位于該第一表面上。
[0012]本發(fā)明還提供一種測(cè)試方法，其包括:提供一測(cè)試裝置，該測(cè)試裝置包含至少一座體及布設(shè)于該座體的多條線路，該座體具有相對(duì)的第一表面與第二表面，各該線路的本體由該第一表面向該第二表面的方向凹陷，且各該線路的兩端位于該第一表面上；以及至少置放一待測(cè)組件于其中一個(gè)該座體上，且電性連接該線路的兩端，以進(jìn)行測(cè)試。
[0013]前述的測(cè)試裝置及測(cè)試方法中，該座體的第一表面上具有放置區(qū)，以放置該待測(cè)組件，且各該線路的一端位于該放置區(qū)內(nèi)，而另一端位于該放置區(qū)外圍。
[0014]前述的測(cè)試裝置及測(cè)試方法中，該座體的第一表面上具有凹槽，以收納該待測(cè)組件，且該凹槽的端口邊緣具有導(dǎo)角，以利于取放該待測(cè)組件于該凹槽中。
[0015]前述的測(cè)試裝置及測(cè)試方法中，該座體的第一表面上具有彈性體，以承載該待測(cè)組件。
[0016]前述的測(cè)試裝置及測(cè)試方法中，該座體的第一表面上具有定位結(jié)構(gòu)，以固定該待測(cè)組件，且該定位結(jié)構(gòu)為連通該第一及第二表面的穿孔。該測(cè)試裝置還包括連通該穿孔的真空系統(tǒng)，以借由真空吸附方式固定該待測(cè)組件。
[0017]另外，前述的測(cè)試裝置及測(cè)試方法中，各該線路的兩端為電性接觸端。
[0018]由上可知，本發(fā)明的測(cè)試裝置，借由該線路的布設(shè)，以于進(jìn)行測(cè)試時(shí)，可以“單面電性測(cè)試”達(dá)到直接電性測(cè)試超薄芯片的目的，所以本發(fā)明的測(cè)試裝置于布線設(shè)計(jì)上較為簡(jiǎn)易，因而能提供兼具CP與FT電性相關(guān)的測(cè)試。
[0019]此外，借由該彈性體、穿孔與真空系統(tǒng)的設(shè)計(jì)，以真空吸附待測(cè)組件，可避免待測(cè)組件受損。
[0020]再者，借由該凹槽的導(dǎo)角與真空結(jié)構(gòu)的設(shè)計(jì)，使該待測(cè)組件能精準(zhǔn)對(duì)位于該座體上，以避免發(fā)生對(duì)位失準(zhǔn)的問(wèn)題。
【專利附圖】

【附圖說(shuō)明】
[0021]圖1A及圖1B為現(xiàn)有測(cè)量裝置與待測(cè)組件的測(cè)試方法的側(cè)視示意圖；
[0022]圖2為本發(fā)明測(cè)量裝置的第一實(shí)施例的側(cè)視示意圖；
[0023]圖3A至圖3C為本發(fā)明第一實(shí)施例的測(cè)量裝置與待測(cè)組件的測(cè)試方法的側(cè)視示意圖；
[0024]圖4A至圖4B為本發(fā)明第一實(shí)施例的測(cè)量裝置與待測(cè)組件的測(cè)試方法的側(cè)視示意圖；
[0025]圖5A為本發(fā)明待測(cè)組件的其中一實(shí)施方式的立體示意圖；以及
[0026]圖5B為本發(fā)明待測(cè)組件的其中一實(shí)施方式的剖視示意圖。
[0027]主要組件符號(hào)說(shuō)明
[0028]1,2，2’測(cè)試裝置
[0029]10基座[0030]100, 21線路
[0031]101導(dǎo)電凸塊
[0032]11上蓋
[0033]110彈簧針
[0034]20座體
[0035]20a第一表面
[0036]20b第二表面
[0037]200，200a, 200b 凹槽
[0038]201導(dǎo)角
[0039]210本體
[0040]21a第一端
[0041]21b第二端
[0042]22彈性體
[0043]23穿孔
[0044]24導(dǎo)電組件`
[0045]24a導(dǎo)針
[0046]24b導(dǎo)電凸塊
[0047]3承載盤(pán)
[0048]4, 9晶圓基板
[0049]40, 90硅穿孔
[0050]41，42，91，92電性接點(diǎn)
[0051]5, 5a, 5b, 70, 8 芯片
[0052]6晶圓測(cè)試卡
[0053]60測(cè)試探針
[0054]7，7’，7a，7b 待測(cè)組件
[0055]71，71’內(nèi)存芯片
[0056]A放置區(qū)
[0057]L1，L2針測(cè)電路回路。
【具體實(shí)施方式】
[0058]以下借由特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。
[0059]須知，本說(shuō)明書(shū)所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說(shuō)明書(shū)所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，所以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說(shuō)明書(shū)中所引用的如“上”、“上側(cè)”、“下側(cè)”、“第一”、“第二”及“一”等的用語(yǔ)，亦僅為便于敘述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無(wú)實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)亦視為本發(fā)明可實(shí)施的范疇。[0060]本文中的“第一表面”僅意指相對(duì)于座體的第二表面，而非限定第一表面需為平坦表面。
[0061]圖2為本發(fā)明的測(cè)試裝置2的第一實(shí)施例的剖視示意圖。如圖2所示，所述的測(cè)試裝置2包括一座體20以及形成于該座體20表面上的多條線路21。
[0062]所述的座體20具有相對(duì)的第一表面20a與第二表面20b，該座體20的第一表面20a上具有一放置區(qū)A，且在本實(shí)施例中，該放置區(qū)A具有一凹槽200，該凹槽200的端口邊緣具有導(dǎo)角201。
[0063]于本實(shí)施例中，該凹槽200的底面上形成有彈性體22與定位結(jié)構(gòu)，該彈性體22為橡膠或乳膠，且該定位結(jié)構(gòu)為連通該第一及第二表面20a，20b的多條穿孔23，另外該測(cè)試裝置2還設(shè)有連通該穿孔23的真空系統(tǒng)(圖略)，以借由真空吸附方式固定置放于該凹槽200中的組件。但有關(guān)該彈性體22的材質(zhì)及用以固定待測(cè)組件的結(jié)構(gòu)與方式繁多，并不限于上述。
[0064]此外，該座體20的制作方式可利用模壓、沖壓等方法，且可視待測(cè)組件的電性測(cè)試特性需求選擇該座體20的材質(zhì)，例如聚酰亞胺(Vespel, DuPont)、聚醚醚酮(PEEK)、聚苯并咪唑(PBI)、聚酰亞胺(Kapton，DuPont)、聚四氟乙烯(PTFE)、塑料鋼(Ρ0Μ聚縮醛)、尼龍(Nylon)等。接著，利用機(jī)械加工或半導(dǎo)體蝕刻工藝制作該凹槽200，且利用精密機(jī)械加工鉆出該些穿孔23，再將該彈性體22貼合至該凹槽200的底面上。
[0065]所述各該線路21的本體210由該第一表面20a向該第二表面20b的方向凹陷,且各該線路21的兩端(以下稱第一端21a及第二端21b)位于該第一表面20a上，使該線路21成為回轉(zhuǎn)式的導(dǎo)電途徑。
[0066]于本實(shí)施例中，該線路21的側(cè)視呈“J”字型，但并無(wú)特別限制，所以只要“回轉(zhuǎn)”導(dǎo)電途徑的任何回路即可，例如“U”字型、弧型或其它類似的彎曲形狀。
[0067]此外，該線路21的制作方式，將如銅箔、銅柱的導(dǎo)電金屬或其它軟性導(dǎo)電基材直接貼附于該座體20的表面，如圖2所示的座體20側(cè)面。或者，可使用熱固樹(shù)脂作為絕緣基板(圖略)，再于該絕緣基板上涂布液狀絕緣體進(jìn)行增層，經(jīng)激光鉆孔與化鍍金屬材，完成多層導(dǎo)電跡線的線路21，再將具有該線路21的基板貼合于該座體20的表面上。其中，該基板的結(jié)構(gòu)可為電路板(PCB)、硅晶圓、玻璃晶圓、導(dǎo)電塑料PEI等。
[0068]再者，于其它實(shí)施例中，亦可將該線路21嵌埋于該座體20中。然而，有關(guān)該線路21的制作方式繁多，所以無(wú)特別限制，只要能將該凹槽200上的布線引導(dǎo)至該座體20的第一表面20a上即可。
[0069]另外，各該線路21的第一端21a及第二端21b為電性接觸端，且該第一端21a位于該凹槽200內(nèi)，而第二端21b位于該凹槽200外圍，并于該第一端21a及第二端21b上設(shè)置導(dǎo)電組件24，例如:導(dǎo)電凸塊24b、導(dǎo)針24a等，但有關(guān)該導(dǎo)電組件24的種類并無(wú)特別限制。
[0070]請(qǐng)參閱圖3A至圖3C，其為使用該測(cè)試裝置2的測(cè)試方法。
[0071]如圖3A所示，放置多條測(cè)試裝置2于一承載盤(pán)3上，且該測(cè)試裝置2的數(shù)量可依晶粒的大小或其它需求作增減，并不限于圖2A的九個(gè)，例如，四個(gè)至9192個(gè)均可。
[0072]于本實(shí)施例中，該承載盤(pán)3的形狀與大小符合8寸、12寸及18寸的晶圓尺寸,且可直接加載一般晶圓針測(cè)機(jī)(Prober,圖略)或切割后晶圓針測(cè)機(jī)(如Film Frame ProbingHandler,圖略)上。此外，該承載盤(pán)3也可結(jié)合現(xiàn)有封裝廠的晶粒取放機(jī)，自動(dòng)將待測(cè)組件放入該測(cè)試裝置2中。
[0073]如圖3B所示，以真空吸附方式，將一待測(cè)組件7固定至該座體20的凹槽200底面上，且該待測(cè)組件7電性連接該線路21的第一端21a (及導(dǎo)針24a)。
[0074]于本實(shí)施例中，所述的待測(cè)組件7可為2.1C、3D IC或其它電子待測(cè)物，且該待測(cè)組件7的尺寸可為晶?；蚓A，例如，由具有硅穿孔40的晶圓基板4 (即所謂的interposer)結(jié)合多條芯片5所堆棧而成。其中，該晶圓基板4具有多條電性接點(diǎn)41，42,且其下側(cè)的電性接點(diǎn)42電性連接該線路21的第一端21a (及導(dǎo)針24a);該芯片5為如特定應(yīng)用積體線路(application specific integrated circuit, ASIC)芯片、動(dòng)態(tài)隨機(jī)存取內(nèi)存(Dynamic random-access memory, DRAM)芯片等。
[0075]此外，借由該凹槽200的導(dǎo)角201作為自動(dòng)對(duì)準(zhǔn)的卡榫設(shè)計(jì)，使該待測(cè)組件7與該座體20能精準(zhǔn)對(duì)位。
[0076]再者，借由該彈性體22的設(shè)計(jì)，可避免該待測(cè)組件7與該座體20的碰撞而造成該待測(cè)組件7損傷缺角。
[0077]另外，借由該穿孔23與真空系統(tǒng)及穿孔23的設(shè)計(jì)，可將該待測(cè)組件7暫時(shí)固定于該座體20上而不會(huì)發(fā)生不規(guī)則的移動(dòng)，且便于取放該待測(cè)組件7。
[0078]如圖3C所示，待確定密合后，借由晶圓針測(cè)機(jī)于垂直方向的精準(zhǔn)升降控制，使該待測(cè)組件7、測(cè)試裝置2與該晶圓針測(cè)機(jī)的晶圓測(cè)試卡6之間達(dá)到特定接合壓力，也就是該晶圓測(cè)試卡6的測(cè)試探針60電性連接該晶圓基板4上側(cè)的電性接點(diǎn)41及該測(cè)試裝置2的線路21的第二端21b (即導(dǎo)電凸塊24b)，以傳送及接收該待測(cè)組件7的電信號(hào)。
[0079]本發(fā)明借由該線路21的“回轉(zhuǎn)”導(dǎo)電途徑的設(shè)計(jì)，使該測(cè)試探針60僅需測(cè)試于該座體20的第一表面20a處即可測(cè)試該晶圓基板4上、下側(cè)的電性接點(diǎn)41，42，而無(wú)需將該測(cè)試探針60設(shè)于該座體20的第二表面20b處或該線路21的第一端21a處。
[0080]因此，相比于現(xiàn)有雙面設(shè)置測(cè)試探針的測(cè)試方法，本發(fā)明的測(cè)試方法僅需于單面(即上方或第一表面20a處)設(shè)置該測(cè)試探針60，即可將超薄易脆的晶粒進(jìn)行電性測(cè)試，因而有效簡(jiǎn)化測(cè)試步驟。
[0081]請(qǐng)參閱圖4A至圖4B，其為本發(fā)明的測(cè)試裝置2’的第二實(shí)施例的視面示意圖。本實(shí)施例與第一實(shí)施例的差異僅在于凹槽的結(jié)構(gòu)。
[0082]若該待測(cè)組件7’為非平面對(duì)稱形狀，即該晶圓基板4上的芯片5a，5b高度不一致時(shí)，該座體20的第一表面20a可配合調(diào)整，例如，形成深度不一的凹槽200a，200b，以對(duì)應(yīng)該些芯片5a，5b的高度。
[0083]此外，該非平面對(duì)稱形狀的待測(cè)組件7a，7b的種類繁多。如圖5A所示，該待測(cè)組件7a的晶圓基板4上設(shè)有邏輯芯片、射頻組件、內(nèi)存、數(shù)字芯片、模擬芯片等；或者，如圖5B所示，該待測(cè)組件7b的晶圓基板4上設(shè)有單層的至少一芯片70與堆棧的內(nèi)存芯片71，71’。
[0084]另外，當(dāng)測(cè)試具堆棧芯片的待測(cè)組件(以圖5B為例)時(shí)，可先利用第一實(shí)施例的測(cè)試裝置2進(jìn)行平面測(cè)試，待測(cè)試確定正常后，再堆棧另一內(nèi)存芯片71，，并利用第二實(shí)施例的測(cè)試裝置2’進(jìn)行非平面測(cè)試，以利于確認(rèn)與辨別上方內(nèi)存芯片71’與下方內(nèi)存芯片71的良率。
[0085]綜上所述，本發(fā)明的測(cè)試裝置，主要借由線路的布設(shè)，以于進(jìn)行測(cè)試時(shí)，能以“單面電性測(cè)試”達(dá)到直接電性測(cè)試超薄芯片的目的，所以能簡(jiǎn)化測(cè)試步驟。
[0086]此外，借由該彈性體、穿孔與真空系統(tǒng)的設(shè)計(jì)，以真空吸附待測(cè)組件，可避免待測(cè)組件受損。
[0087]另外，借由該導(dǎo)角的設(shè)計(jì)，使該待測(cè)組件能精準(zhǔn)對(duì)位于該座體上。
[0088]上述實(shí)施例僅用以例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書(shū)所列。
【權(quán)利要求】
1.一種測(cè)試裝置，其包括: 至少一座體，其具有相對(duì)的第一表面與第二表面；以及 多條線路，其布設(shè)于該座體，各該線路的本體由該第一表面向該第二表面的方向凹陷，且各該線路的兩端位于該第一表面上。
2.根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征在于，該座體的第一表面上具有放置區(qū)，以放置待測(cè)組件。
3.根據(jù)權(quán)利要求2所述的測(cè)試裝置，其特征在于，各該線路的一端位于該放置區(qū)內(nèi)，而另一端位于該放置區(qū)外圍。
4.根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征在于，該座體的第一表面上具有凹槽，以收納待測(cè)組件。
5.根據(jù)權(quán)利要求4所述的測(cè)試裝置，其特征在于，該凹槽的端口邊緣具有導(dǎo)角。
6.根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征在于，該座體的第一表面上具有彈性體，以承載待測(cè)組件。
7.根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征在于，該座體的第一表面上具有定位結(jié)構(gòu)，以固定待測(cè)組件。
8.根據(jù)權(quán)利要求7所述的測(cè)試裝置，其特征在于，該定位結(jié)構(gòu)為連通該第一及第二表面的穿孔。
9.根據(jù)權(quán)利要求8所述的測(cè)試裝置，其特征在于，該測(cè)試裝置還包括真空系統(tǒng)，其連通該穿孔，以借由真空吸附方式固定該待測(cè)組件。
10.根據(jù)權(quán)利要求1所述的測(cè)試裝置，其特征在于，各該線路的兩端為電性接觸端。
11.一種測(cè)試方法，其包括: 提供一測(cè)試裝置，該測(cè)試裝置包含至少一座體及布設(shè)于該座體的多條線路，該座體具有相對(duì)的第一表面與第二表面，各該線路的本體由該第一表面向該第二表面的方向凹陷，且各該線路的兩端位于該第一表面上；以及 至少置放一待測(cè)組件于其中一個(gè)該座體上，且電性連接各該線路，以進(jìn)行測(cè)試。
12.根據(jù)權(quán)利要求11所述的測(cè)試方法，其特征在于，該座體的第一表面上具有放置區(qū)，以放置該待測(cè)組件。
13.根據(jù)權(quán)利要求12所述的測(cè)試方法，其特征在于，各該線路的一端位于該放置區(qū)內(nèi)，而另一端位于該放置區(qū)外圍。
14.根據(jù)權(quán)利要求11所述的測(cè)試方法，其特征在于，該座體的第一表面上具有凹槽，以收納該待測(cè)組件。
15.根據(jù)權(quán)利要求14所述的測(cè)試方法，其特征在于，該凹槽的端口邊緣具有導(dǎo)角，以利于取放該待測(cè)組件于該凹槽中。
16.根據(jù)權(quán)利要求11所述的測(cè)試方法，其特征在于，該座體的第一表面上具有彈性體，以承載該待測(cè)組件。
17.根據(jù)權(quán)利要求11所述的測(cè)試方法，其特征在于，該座體的第一表面上具有定位結(jié)構(gòu)，以固定該待測(cè)組件。
18.根據(jù)權(quán)利要求17所述的測(cè)試方法，其特征在于，該定位結(jié)構(gòu)為連通該第一及第二表面的穿孔。
19.根據(jù)權(quán)利要求18所述的測(cè)試方法，其特征在于，該測(cè)試方法還包括真空系統(tǒng)，其連通該穿孔，以借由真空吸附方式固定該待測(cè)組件。
20.根據(jù)權(quán)利要求11所述的測(cè)試方法，其特征在于，各該線路的兩端為電性接觸端，以結(jié)合導(dǎo)電組件，以供電性`連接該待測(cè)組件。
【文檔編號(hào)】G01R31/28GK103487607SQ201210202080
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2012年6月15日 優(yōu)先權(quán)日:2012年6月7日
【發(fā)明者】林俊勛, 楊軒豪, 黃資淵, 范光慶, 李信宏 申請(qǐng)人:矽品精密工業(yè)股份有限公司