專利名稱：基于頻域相關(guān)干涉儀的寬帶測向控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種無線電測向方法，特別是涉及一種基于頻域相關(guān)干涉儀的寬帶測向控制方法。背景技術(shù)：
無線電測向在軍事和民用領(lǐng)域都有十分廣泛的應(yīng)用價(jià)值，在諸如雷達(dá)導(dǎo)航、聲納、移動(dòng)通信等方面發(fā)揮著重要作用。干涉儀主要是通過測量天線陣列的各陣元間復(fù)數(shù)電壓分布，從而計(jì)算出電波方向，該類算法具有處理時(shí)間短、技術(shù)成熟的優(yōu)點(diǎn)，已大量地應(yīng)用在輻射源的測向和定位中。采用相關(guān)干涉儀進(jìn)行寬帶測向時(shí)，需要 大量的導(dǎo)向矢量以進(jìn)行相關(guān)運(yùn)算和二維搜索。導(dǎo)向矢量的數(shù)量與通道數(shù)、帶寬、計(jì)算精度、頻率分辨率、搜索精度有關(guān)，在寬帶系統(tǒng)中，通道數(shù)較多(一般為10通道，有的達(dá)到幾十通道)，且?guī)捿^寬(一般為2-4MHZ)，搜索精度需要達(dá)到0.5度，因此需要的導(dǎo)向矢量多，系統(tǒng)存儲(chǔ)量要求高。比如10通道天線陣，0-360度方位角上以O(shè). 5為間隔，0-90仰角上以3度為間隔，劃分為720X30個(gè)切片，每個(gè)切片點(diǎn)的復(fù)數(shù)據(jù)寬度為16bits(I、Q兩路各16bits)，2M帶寬內(nèi)劃分為16組導(dǎo)向矢量，則2M帶寬內(nèi)總的數(shù)據(jù)量為10X720X30X16X2X16=lllMbits，當(dāng)2M帶寬實(shí)時(shí)變更時(shí)，IllMbits的數(shù)據(jù)也需要隨之實(shí)時(shí)更新，在目前的器件水平上，數(shù)據(jù)的存儲(chǔ)、讀寫量也是相當(dāng)大的。同時(shí)，由于需要對譜峰進(jìn)行二維搜索，需要把每個(gè)頻點(diǎn)的10通道數(shù)據(jù)與360X90度范圍內(nèi)的導(dǎo)向矢量全部相關(guān)一遍，運(yùn)算量巨大，導(dǎo)致在傳統(tǒng)串行DSP計(jì)算平臺(tái)上測向速度較慢。如何快速地實(shí)現(xiàn)寬帶相關(guān)干涉儀測向是當(dāng)前需要解決的問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是克服現(xiàn)有技術(shù)的缺陷，提供一種基于頻域相關(guān)干涉儀的寬帶測向控制方法，該方法解決了現(xiàn)有傳統(tǒng)的相關(guān)干涉儀計(jì)算處理實(shí)時(shí)性不強(qiáng)的問題。本發(fā)明的技術(shù)方案—種基于頻域相關(guān)干涉儀的寬帶測向控制方法，含有下列步驟步驟I :采用寬帶接收機(jī)接收被測信號(hào)，寬帶接收機(jī)對接收到的被測信號(hào)進(jìn)行處理后得到高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)；步驟2:將高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)拆分成低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)，然后對低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行組幀；步驟3 :對組幀后的數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換處理后得到高速串行數(shù)據(jù)，通過第一光纖收發(fā)器將該高速串行數(shù)據(jù)發(fā)送到后端信號(hào)處理平臺(tái)；步驟4:后端信號(hào)處理平臺(tái)對接收到的高速串行數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換處理后得到并行數(shù)據(jù)，再對該并行數(shù)據(jù)進(jìn)行譯碼后得到恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)；步驟5 :后端信號(hào)處理平臺(tái)對恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行FFT (快速傅立葉變換)處理后，再進(jìn)行頻域相關(guān)干涉儀快速測向，確定出被測信號(hào)的來向。步驟I中寬帶接收機(jī)對接收到的被測信號(hào)依次進(jìn)行濾波、放大、下變頻、中頻濾波、采樣后，再經(jīng)過數(shù)字下變頻變換為高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)；寬帶接收機(jī)可接收N個(gè)通道寬帶天線陣的輸出信號(hào)，N為大于等于I的自然數(shù)；步驟4中后端信號(hào)處理平臺(tái)含有第二光纖收發(fā)器和現(xiàn)場可編程門陣列FPGA處理平臺(tái)，其中，第二光纖收發(fā)器和第一光纖收發(fā)器通過光纖連接，現(xiàn)場可編程門陣列FPGA處理平臺(tái)含有一個(gè)主FPGA和兩個(gè)從FPGA，每個(gè)從FPGA掛帶兩個(gè)DDR存儲(chǔ)芯片，兩個(gè)從FPGA共掛帶四個(gè)DDR存儲(chǔ)芯片；后端信號(hào)處理平臺(tái)通過第二光纖收發(fā)器將接收的光纖高速串行信號(hào)轉(zhuǎn)換成電串行信號(hào)后形成串行數(shù)據(jù)，再將該串行數(shù)據(jù)送給主FPGA，主FPGA再將該串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并完成零中頻復(fù)信號(hào)數(shù)據(jù)的恢復(fù)，得到恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)；現(xiàn)場可編程門陣列FPGA處理平臺(tái)通過高速PCI Express接口與服務(wù)器進(jìn)行數(shù)據(jù)交換，可以實(shí)現(xiàn)雙通道、高帶寬、低功耗、高速穩(wěn)定可靠的數(shù)據(jù)交換，服務(wù)器再通過以太網(wǎng)與
用戶終端的微機(jī)進(jìn)行數(shù)據(jù)交換。寬帶接收機(jī)為大動(dòng)態(tài)范圍高靈敏度的寬帶接收機(jī)，可以實(shí)現(xiàn)對小信號(hào)、大動(dòng)態(tài)范圍信號(hào)的接收，寬帶接收機(jī)采用AD公司的16bit高速采樣器AD9446進(jìn)行采樣，之后，再將采樣輸出信號(hào)送到intersil公司的數(shù)字下變頻芯片ISL5216，16bit高速采樣器AD9446的輸出經(jīng)過數(shù)字下變頻后變換為位寬24bit的高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)；步驟2中將位寬24bit的高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)拆分成4個(gè)位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)后，再對4個(gè)位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行組幀；組幀方法為將位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)中的前3bit和后3bit均編碼為4bit，使位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)編碼成為位寬Sbit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)，將該位寬8bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)作為IObit光纖數(shù)據(jù)的低8位；組幀后，每個(gè)數(shù)據(jù)幀中含有4個(gè)IObit的有效數(shù)據(jù)；主FPGA將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并完成零中頻復(fù)信號(hào)數(shù)據(jù)的恢復(fù)的方法為步驟4. I :主FPGA先將接收到的串行數(shù)據(jù)從異步信號(hào)的數(shù)據(jù)格式轉(zhuǎn)換成同步信號(hào)的數(shù)據(jù)格式，然后采用先入先出的FIFO緩存結(jié)構(gòu)接收數(shù)據(jù)；接收數(shù)據(jù)時(shí)，首先檢測出數(shù)據(jù)幀的同步頭，然后清空FIFO緩存結(jié)構(gòu)，再開始接收該數(shù)據(jù)幀的有效數(shù)據(jù)，以確保該數(shù)據(jù)幀的有效數(shù)據(jù)到來時(shí)FIFO緩存結(jié)構(gòu)為空，從而保證數(shù)據(jù)的完整性；該串行數(shù)據(jù)對于主FPGA時(shí)鐘而言屬于異步信號(hào)，因此必須先將其轉(zhuǎn)換成同步信號(hào)。數(shù)據(jù)幀中有效數(shù)據(jù)只占整個(gè)幀的一部分，所以可以采用FIFO緩存結(jié)構(gòu)。步驟4. 2 :將數(shù)據(jù)幀的4個(gè)IObit的有效數(shù)據(jù)中的前3個(gè)依次移位寄存在三個(gè)寄存器中，然后將三個(gè)寄存器的輸出和第4個(gè)IObit的有效數(shù)據(jù)作為并行的40bit數(shù)據(jù)輸入到FIFO緩存結(jié)構(gòu)中；步驟4. 3 :抽取出有效數(shù)據(jù)的指示信號(hào)，即第4個(gè)IObit的有效數(shù)據(jù)的最高兩位相同時(shí)數(shù)據(jù)有效，這時(shí)，給FIFO緩存結(jié)構(gòu)發(fā)出寫使能信號(hào)，這樣做的目的是只寫入有效數(shù)據(jù)；步驟4. 4 :當(dāng)FIFO緩存結(jié)構(gòu)非空時(shí)，主FPGA用本地低頻時(shí)鐘將FIFO緩存結(jié)構(gòu)中的并行的40bit數(shù)據(jù)讀出，該并行的40bit數(shù)據(jù)中有4個(gè)IObit的有效數(shù)據(jù)，分別選取4個(gè)IObit的有效數(shù)據(jù)中的低8位后得到4個(gè)8bit的有效數(shù)據(jù)，將每個(gè)8bit的有效數(shù)據(jù)中的前4bit和后4bit均譯碼為3bit，最后得到4個(gè)6bit的有效數(shù)據(jù)，即24bit數(shù)據(jù)，這樣即完成了對零中頻復(fù)信號(hào)數(shù)據(jù)的恢復(fù)。組幀方法中采用3B/4B編碼方法將位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)中的前3bit和后3bit均編碼為4bit，3B/4B編碼方法如表I所示
表1:3B/4B 編碼
權(quán)利要求
1.一種基于頻域相關(guān)干涉儀的寬帶測向控制方法，其特征是含有下列步驟 步驟I:采用寬帶接收機(jī)接收被測信號(hào)，寬帶接收機(jī)對接收到的被測信號(hào)進(jìn)行處理后得到高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)； 步驟2:將高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)拆分成低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)，然后對低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行組幀； 步驟3:對組幀后的數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換處理后得到高速串行數(shù)據(jù)，通過第一光纖收發(fā)器將該高速串行數(shù)據(jù)發(fā)送到后端信號(hào)處理平臺(tái)； 步驟4 :后端信號(hào)處理平臺(tái)對接收到的高速串行數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換處理后得到并行數(shù)據(jù)，再對該并行數(shù)據(jù)進(jìn)行譯碼后得到恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)； 步驟5 :后端信號(hào)處理平臺(tái)對恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行FFT處理后，再進(jìn)行頻域相關(guān)干涉儀快速測向，確定出被測信號(hào)的來向。
2.根據(jù)權(quán)利要求I所述的基于頻域相關(guān)干涉儀的寬帶測向控制方法，其特征是所述步驟I中寬帶接收機(jī)對接收到的被測信號(hào)依次進(jìn)行濾波、放大、下變頻、中頻濾波、采樣后，再經(jīng)過數(shù)字下變頻變換為高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)；寬帶接收機(jī)可接收N個(gè)通道寬帶天線陣的輸出信號(hào)，N為大于等于I的自然數(shù)； 所述步驟4中后端信號(hào)處理平臺(tái)含有第二光纖收發(fā)器和現(xiàn)場可編程門陣列FPGA處理平臺(tái)，其中，第二光纖收發(fā)器和第一光纖收發(fā)器通過光纖連接，現(xiàn)場可編程門陣列FPGA處理平臺(tái)含有一個(gè)主FPGA和兩個(gè)從FPGA，每個(gè)從FPGA掛帶兩個(gè)DDR存儲(chǔ)芯片，兩個(gè)從FPGA共掛帶四個(gè)DDR存儲(chǔ)芯片；后端信號(hào)處理平臺(tái)通過第二光纖收發(fā)器將接收的光纖高速串行信號(hào)轉(zhuǎn)換成電串行信號(hào)后形成串行數(shù)據(jù)，再將該串行數(shù)據(jù)送給主FPGA，主FPGA再將該串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并完成零中頻復(fù)信號(hào)數(shù)據(jù)的恢復(fù)，得到恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)；現(xiàn)場可編程門陣列FPGA處理平臺(tái)通過高速PCI Express接口與服務(wù)器進(jìn)行數(shù)據(jù)交換，服務(wù)器再通過以太網(wǎng)與用戶終端的微機(jī)進(jìn)行數(shù)據(jù)交換。
3.根據(jù)權(quán)利要求2所述的基于頻域相關(guān)干涉儀的寬帶測向控制方法，其特征是所述寬帶接收機(jī)為大動(dòng)態(tài)范圍高靈敏度的寬帶接收機(jī)，寬帶接收機(jī)采用AD公司的16bit高速采樣器AD9446進(jìn)行采樣，之后，再將采樣輸出信號(hào)送到intersil公司的數(shù)字下變頻芯片ISL5216，16bit高速采樣器AD9446的輸出經(jīng)過數(shù)字下變頻后變換為位寬24bit的高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)； 所述步驟2中將位寬24bit的高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)拆分成4個(gè)位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)后，再對4個(gè)位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行組幀；組幀方法為將位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)中的前3bit和后3bit均編碼為4bit，使位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)編碼成為位寬Sbit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)，將該位寬8bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)作為IObit光纖數(shù)據(jù)的低8位；組幀后，每個(gè)數(shù)據(jù)幀中含有4個(gè)IObit的有效數(shù)據(jù)；所述主FPGA將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并完成零中頻復(fù)信號(hào)數(shù)據(jù)的恢復(fù)的方法為步驟4. I :主FPGA先將接收到的串行數(shù)據(jù)從異步信號(hào)的數(shù)據(jù)格式轉(zhuǎn)換成同步信號(hào)的數(shù)據(jù)格式，然后采用先入先出的FIFO緩存結(jié)構(gòu)接收數(shù)據(jù)；接收數(shù)據(jù)時(shí)，首先檢測出數(shù)據(jù)幀的同步頭，然后清空FIFO緩存結(jié)構(gòu)，再開始接收該數(shù)據(jù)幀的有效數(shù)據(jù)，以確保該數(shù)據(jù)幀的有效數(shù)據(jù)到來時(shí)FIFO緩存結(jié)構(gòu)為空；步驟4. 2 :將數(shù)據(jù)幀的4個(gè)IObit的有效數(shù)據(jù)中的前3個(gè)依次移位寄存在三個(gè)寄存器中，然后將三個(gè)寄存器的輸出和第4個(gè)IObit的有效數(shù)據(jù)作為并行的40bit數(shù)據(jù)輸入到FIFO緩存結(jié)構(gòu)中； 步驟4. 3 :抽取出有效數(shù)據(jù)的指示信號(hào)，即第4個(gè)IObit的有效數(shù)據(jù)的最高兩位相同時(shí)數(shù)據(jù)有效，這時(shí)，給FIFO緩存結(jié)構(gòu)發(fā)出寫使能信號(hào)； 步驟4. 4 :當(dāng)FIFO緩存結(jié)構(gòu)非空時(shí)，主FPGA用本地低頻時(shí)鐘將FIFO緩存結(jié)構(gòu)中的并行的40bit數(shù)據(jù)讀出，該并行的40bit數(shù)據(jù)中有4個(gè)IObit的有效數(shù)據(jù)，分別選取4個(gè)IObit的有效數(shù)據(jù)中的低8位后得到4個(gè)Sbit的有效數(shù)據(jù)，將每個(gè)Sbit的有效數(shù)據(jù)中的前4bit和后4bit均譯碼為3bit，最后得到4個(gè)6bit的有效數(shù)據(jù)，即24bit數(shù)據(jù)，這樣即完成了對零中頻復(fù)信號(hào)數(shù)據(jù)的恢復(fù)。
4.根據(jù)權(quán)利要求3所述的基于頻域相關(guān)干涉儀的寬帶測向控制方法，其特征是所述組幀方法中采用3B/4B編碼方法將位寬6bit的低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)中的前3bit和后3bit均編碼為4bit，3B/4B編碼方法如表I所示 表I :3B/4B編碼
5.根據(jù)權(quán)利要求2所述的基于頻域相關(guān)干涉儀的寬帶測向控制方法，其特征是所述步驟5中，后端信號(hào)處理平臺(tái)對恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行的FFT處理包括首先，對N個(gè)通道的恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行矩陣式存儲(chǔ)，而后依次讀取單通道的數(shù)據(jù)進(jìn)行FFT運(yùn)算，再將FFT運(yùn)算結(jié)果寫入存儲(chǔ)矩陣，之后并行讀取FFT運(yùn)算的存儲(chǔ)結(jié)果，對齊N個(gè)通道FFT運(yùn)算結(jié)果的指數(shù)位，并舍棄指數(shù)位。
6.根據(jù)權(quán)利要求5所述的基于頻域相關(guān)干涉儀的寬帶測向控制方法，其特征是所述N為10，所述后端信號(hào)處理平臺(tái)對得到的FFT運(yùn)算結(jié)果做指數(shù)位對齊之后，根據(jù)測向需要，要將指數(shù)位對齊及校正后的10個(gè)通道FFT歸一化，其中以每一頻點(diǎn)的10個(gè)通道FFT運(yùn)算結(jié)果為一組，共同乘以第一通道FFT運(yùn)算結(jié)果的復(fù)共軛，使FFT運(yùn)算結(jié)果變成64bit寬度，第一通道FFT運(yùn)算結(jié)果的虛部為零；以每一頻點(diǎn)上的10通道數(shù)據(jù)為一組，以第一通道的FFT運(yùn)算結(jié)果最大值為標(biāo)準(zhǔn)，判斷需要移位的數(shù)目，而后對64bit寬的FFT運(yùn)算結(jié)果做截取處理，截取為18bit做相關(guān)測向。
7.根據(jù)權(quán)利要求2所述的基于頻域相關(guān)干涉儀的寬帶測向控制方法，其特征是所述步驟5中，后端信號(hào)處理平臺(tái)進(jìn)行頻域相關(guān)干涉儀快速測向時(shí)將導(dǎo)向矢量在方位角360度范圍內(nèi)按四個(gè)象限分成四份，分別存儲(chǔ)在四個(gè)DDR存儲(chǔ)芯片內(nèi)；在相關(guān)測向過程中，同時(shí)從四片DDR存儲(chǔ)芯片中讀取導(dǎo)向矢量并在兩片從FPGA內(nèi)做相關(guān)測向；在系統(tǒng)開機(jī)時(shí)，初始導(dǎo)向矢量由用戶終端的微機(jī)通過以太網(wǎng)、高速PCI Express接口傳送給現(xiàn)場可編程門陣列FPGA處理平臺(tái)，然后寫入DDR存儲(chǔ)芯片內(nèi)。
8.根據(jù)權(quán)利要求7所述的基于頻域相關(guān)干涉儀的寬帶測向控制方法，其特征是所述DDR存儲(chǔ)芯片采用Micron的容量為2Gbits的MT47H128M16 ;在相關(guān)測向過程中，同時(shí)以150MHz/s的速度從四片DDR存儲(chǔ)芯片中讀取導(dǎo)向矢量并在兩片從FPGA內(nèi)做相關(guān)測向；高速PCI Express接口采用了 NI公司高速數(shù)字I/O數(shù)據(jù)采集卡PCIe-6537。
全文摘要
本發(fā)明涉及一種基于頻域相關(guān)干涉儀的寬帶測向控制方法，含有下列步驟步驟1采用寬帶接收機(jī)接收被測信號(hào)并進(jìn)行處理得到高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)；步驟2將高位寬的零中頻復(fù)信號(hào)數(shù)據(jù)拆分成低位寬的零中頻復(fù)信號(hào)數(shù)據(jù)后組幀；步驟3對組幀后的數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換處理得到高速串行數(shù)據(jù)，再通過光纖收發(fā)器發(fā)送到后端信號(hào)處理平臺(tái)；步驟4后端信號(hào)處理平臺(tái)對高速串行數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換處理后得到并行數(shù)據(jù)，再對該并行數(shù)據(jù)進(jìn)行譯碼得到恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)；步驟5對恢復(fù)后的零中頻復(fù)信號(hào)數(shù)據(jù)進(jìn)行FFT處理、頻域相關(guān)干涉儀快速測向，確定出被測信號(hào)的來向；本發(fā)明解決了現(xiàn)有傳統(tǒng)的相關(guān)干涉儀計(jì)算處理實(shí)時(shí)性不強(qiáng)的問題。
文檔編號(hào)G01S3/12GK102819006SQ20121028046
公開日2012年12月12日 申請日期2012年8月8日 優(yōu)先權(quán)日2012年8月8日
發(fā)明者王斌, 王大磊, 王成, 吳瑛, 吳江, 唐濤, 楊賓 申請人:中國人民解放軍信息工程大學(xué)