磁傳感器芯片及其制作方法
【專利摘要】本發(fā)明提供一種磁傳感器芯片及其制作方法。磁傳感器芯片包括基板、磁敏感薄膜對以及薄膜焊盤，所述磁敏感薄膜對和所述薄膜焊盤設置在所述基板的表面，所述磁敏感薄膜對由所述薄膜焊盤電性連接，所述磁敏感薄膜對的釘扎方向相同，而且相鄰所述磁敏感膜內電流的流向相反。該磁傳感器芯片降低了磁感應薄膜對的差異，從而提高了磁傳感器的靈敏性和分辨率。
【專利說明】磁傳感器芯片及其制作方法
【技術領域】
[0001]本發(fā)明屬于磁傳感器【技術領域】，具體涉及一種磁傳感器芯片及其制作方法。
【背景技術】
[0002]敏感單元能夠對磁場、電流、應力應變、溫度、光等變化引起的磁變化起敏感作用并導致其磁性能發(fā)生變化。磁傳感器是利用敏感單元的磁性能的變化特性，并將磁性能的變化轉換成電信號，再分析電信號獲得對應的物理量、特別是微弱信號的物理量的器件，其被廣泛應用于航空、航天、微電子，地質探礦、醫(yī)學成像、信息采集以及金融及軍事等領域。
[0003]在傳統的工業(yè)領域里，線圈式磁傳感器是應用較為廣泛的磁傳感器，但由于其體積大，靈敏度低和制作工藝復雜而難以集成，因此越來越不能適應現代社會發(fā)展的需要。
[0004]為此，相關技術人員利用磁感應薄膜來制作磁傳感器，即利用磁感應薄膜形成惠斯通電橋電路，并利用惠斯通電橋電路獲得感應磁變化。這種磁傳感器不僅體積小，靈敏度高，易于集成，而且響應快、分辨率高、穩(wěn)定性和可靠性高，因此具有廣泛地應用前景。
[0005]目前公開的磁傳感器均是由相互平行且釘扎方向相反的磁敏感薄膜組成，圖1為現有磁傳感器芯片的電路原理圖。如圖1所示，Rl和R2表示兩個磁感應薄膜，箭頭表示釘扎方向。這種由釘扎方向相反的磁敏感薄膜構成的磁傳感器在制作過程中，需要實施兩道工藝才能獲得釘扎方向相反的磁敏感薄膜。由于受加工條件的限制，兩道加工工藝導致釘扎方向相反的磁敏感薄膜對稱性較差，這限制了磁傳感器的靈敏性和分辨率。
[0006]圖2為釘扎方向相反的兩個磁感應薄膜的磁滯回線曲線圖，其中，橫坐標表示磁場，單位(奧斯特，簡稱oe);縱坐標表示電阻，單位歐姆(ohm);較細的線表示Rl的磁滯回線，較粗的線表示R2的磁滯回線。如圖2所示，釘扎方向相反的兩個磁感應薄膜的磁滯回線的對稱性較差。
【發(fā)明內容】
[0007]本發(fā)明要解決的技術問題就是針對傳統磁傳感器中存在的上述缺陷，提供一種磁傳感器芯片及制作方法，其靈敏性和分辨率高。
[0008]為解決上述技術問題，本發(fā)明提供一種磁傳感器芯片，包括基板、磁敏感薄膜對以及薄膜焊盤，所述磁敏感薄膜對和所述薄膜焊盤設置在所述基板的表面，所述磁敏感薄膜對由所述薄膜焊盤電性連接，其特征在于，所述磁敏感薄膜對的釘扎方向相同，而且相鄰所述磁敏感膜內電流的流向相反。
[0009]其中，包括一對所述磁敏感薄膜對、電壓輸入薄膜焊盤、接地薄膜焊盤、信號輸出薄膜焊盤和導線，借助所述導線、所述電壓輸入薄膜焊盤、接地薄膜焊盤、信號輸出薄膜焊盤將所述第一磁感應膜和所述第二磁感應膜連接成惠斯通半橋電路。
[0010]其中，所述電壓輸入薄膜焊盤設置在第一磁感應膜的尾端，所述信號輸出薄膜焊盤設置在第一磁感應膜的首端和第二磁感應膜的首端，所述接地薄膜焊盤設置在第二磁感應膜的尾端；或者，[0011 ] 所述電壓輸入薄膜焊盤設置在第二磁感應膜的尾端，所述信號輸出薄膜焊盤設置在第一磁感應膜的首端和第二磁感應膜的首端，所述接地薄膜焊盤設置在第一磁感應膜的尾端；或者，
[0012]所述電壓輸入薄膜焊盤設置在第一磁感應膜的首端，所述信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第二磁感應膜的尾端，所述接地薄膜焊盤設置在第二磁感應膜的首端；或者，
[0013]所述電壓輸入薄膜焊盤設置在第二磁感應膜的首端，所述信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第二磁感應膜的尾端，所述接地薄膜焊盤設置在第一磁感應膜的首端。
[0014]其中，包括兩對相互平行設置的所述磁敏感薄膜對、電壓輸入薄膜焊盤、接地薄膜焊盤、第一信號輸出薄膜焊盤、第二信號輸出薄膜焊盤以及導線，利用所述導線和所述電壓輸入薄膜焊盤、接地薄膜焊盤、第一信號輸出薄膜焊盤、第二信號輸出薄膜焊盤將所述兩對磁敏感薄膜對連接成惠斯通全橋電路。
[0015]其中，第一信號輸出薄膜焊盤設置在所述第一磁感應膜的首端和第四磁感應膜的首端，第二信號輸出薄膜焊盤設置在所述第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在所述第一磁感應膜的尾端和第二磁感應膜的首端，接地薄膜焊盤設置在所述第四磁感應膜的尾端和第三磁感應膜的首端；或者，
[0016]第一信號輸出薄膜焊盤設置在第一磁感應膜的首端和第四磁感應膜的首端，第二信號輸出薄膜焊盤設置在所述第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的尾端，接地薄膜焊盤設置在第三磁感應膜的首端，第二磁感應膜的首端與第四磁感應膜的尾端電性連接；或者，
[0017]第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第四磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第二磁感應膜的首端，第三磁感應膜的首端與第四感應薄膜的首端電性連接；或者，
[0018]第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第三磁感應膜的首端，第二信號輸出薄膜焊盤設置在第二磁感應膜的首端和第四感應薄膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第四感應薄膜的首端，第二磁感應膜的尾端與第三磁感應膜的尾端電性連接；或者，
[0019]第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第四磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第三磁感應膜的首端，而且，第四磁感應膜的首端與第二感應薄膜的首端電性連接；或者，
[0020]第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第四磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第二磁感應膜的首端，而且，第四磁感應膜的首端與第三感應薄膜的首端電性連接；或者，
[0021]第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第二磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第四磁感應膜的首端和第三磁感應膜的首端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第三磁感應膜的尾端，而且，第二磁感應膜的首端與第四感應薄膜的尾端電性連接；或者，
[0022]第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第四磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第二磁感應膜的首端和第三磁感應膜的首端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第二磁感應膜的尾端，而且第四磁感應膜的首端與第三感應薄膜的尾端電性連接；或者，
[0023]第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第二磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第四磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第三磁感應膜的首端，而且，第二磁感應膜的首端與第四感應薄膜的尾端電性連接。
[0024]其中，所述導線設置在所述基板的表面。
[0025]其中，還設有保護層，所述導線和/或所述磁敏感薄膜對被所述保護層覆蓋。
[0026]其中，所述導線設置在所述基板的外側。
[0027]其中，所述磁敏感薄膜包括巨磁阻磁敏感薄膜、各向異性磁阻磁敏感薄膜、隧穿效應磁阻磁敏感薄膜、巨磁阻抗效應磁阻磁敏感薄膜、霍爾效應薄膜或巨霍爾效應薄膜。
[0028]其中，所述磁敏感薄膜為連續(xù)的不間斷薄膜。
[0029]其中，所述磁敏感薄膜包括多段磁敏感薄膜段，而且任意相鄰兩段所述磁敏感薄膜段由導電材料電性連接。
[0030]其中，所述磁傳感器芯片應用于電流傳感器、金融鑒偽機、速度或加速度傳感器、或位移傳感器。
[0031]本發(fā)明還提供一種磁傳感器芯片的制作方法，包括:
[0032]獲取基板；
[0033]通過一次工藝在所述基板的表面形成釘扎方向相同的磁敏感薄膜對；
[0034]在所述基板的表面形成薄膜焊盤。
[0035]其中，通過沉積或濺射工藝在所述基板的表面形成釘扎方向相同的磁敏感薄膜對。
[0036]其中，在所述基板的表面形成薄膜焊盤的同時，在所述基板表面形成導線，用以將所述磁敏感薄膜對連接成惠斯通電橋電路。
[0037]本發(fā)明提供的磁傳感器芯片是由釘扎方向相同的磁敏感薄膜對構成，而且相鄰的磁敏感膜內電流的流向相反，這使得磁敏感薄膜對可在一次工藝完成，從而形成對稱性優(yōu)良的磁敏感薄膜對，即降低了磁感應薄膜對的差異，進而提高了磁傳感器的靈敏性和分辨率。此外，本發(fā)明所提供的磁傳感器具有體積小，厚度薄，靈敏度高，適于微型化和集成化，而且，結構簡單，成本低廉，符合現代低功耗及高性能等諸多發(fā)展要求。
[0038]本發(fā)明提供的磁傳感器芯片制作方法通過一次工藝形成釘扎方向相同的磁敏感薄膜對，獲得對稱性優(yōu)良的磁敏感薄膜對，從而消除了磁感應薄膜對的差異，進而提高了磁傳感器的靈敏性和分辨率。
【專利附圖】
【附圖說明】
[0039]圖1為現有磁傳感器芯片的電路原理圖；[0040]圖2為釘扎方向相反的兩個磁感應薄膜的磁滯回線曲線圖；
[0041]圖3a為本發(fā)明實施例磁傳感器芯片的結構圖；
[0042]圖3b為圖3a所示磁傳感器芯片的電路原理圖；
[0043]圖4a為本發(fā)明另一實施例磁傳感器芯片的結構圖；
[0044]圖4b為圖4a所不磁傳感器芯片的電路原理圖；
[0045]圖5a為本發(fā)明又一實施例磁傳感器芯片的結構圖；
[0046]圖5b為圖5a所不磁傳感器芯片的電路原理圖；
[0047]圖6a為本發(fā)明再一實施例磁傳感器芯片的結構圖；
[0048]圖6b為圖6a所不磁傳感器芯片的電路原理圖；
[0049]圖7a為本發(fā)明再一實施例磁傳感器芯片的結構圖；
[0050]圖7b為圖7a所不磁傳感器芯片的電路原理圖；
[0051]圖8a為本發(fā)明再一實施例磁傳感器芯片的結構圖；
[0052]圖8b為圖8a所不磁傳感器芯片的電路原理圖；
[0053]圖9a為本發(fā)明再一實施例磁傳感器芯片的結構圖；
[0054]圖9b為圖9a所不磁傳感器芯片的電路原理圖；
[0055]圖1Oa為本發(fā)明另一實施例磁傳感器芯片的結構圖；
[0056]圖1Ob為圖1Oa所不磁傳感器芯片的電路原理圖
[0057]圖1la為本發(fā)明又一實施例磁傳感器芯片的結構圖；
[0058]圖1lb為圖1la所不磁傳感器芯片的電路原理圖
[0059]圖12a為本發(fā)明再一實施例磁傳感器芯片的結構圖；
[0060]圖12b為圖12a所不磁傳感器芯片的電路原理圖。
【具體實施方式】
[0061]為使本領域的技術人員更好地理解本發(fā)明的技術方案，下面結合附圖對本發(fā)明提供的磁傳感器芯片及其制作方法進行詳細描述。
[0062]本實施例提供一種磁傳感器芯片，包括基板、磁敏感薄膜對以及薄膜焊盤，磁敏感薄膜對和薄膜焊盤設置在基板的表面，換言之，基板作為支撐件來支撐磁敏感薄膜對和薄膜焊盤。磁敏感薄膜對由薄膜焊盤電性連接，磁敏感薄膜對的釘扎方向相同，而且相鄰的磁敏感膜內電流的流向相反。由于磁敏感薄膜對是在一次工藝完成，可以獲得釘扎方向相同的磁敏感薄膜對，這種磁敏感薄膜對的對稱性優(yōu)良，可以降低、甚至消除磁感應薄膜對的差異，從而提高磁傳感器的靈敏性和分辨率。
[0063]在本實施例利用磁敏感薄膜的阻抗隨外界磁場的變化而發(fā)生變化的原理，通過連接至少一對具有相同釘扎方向的磁敏感薄膜構成惠斯通電橋電路并集成在同一基板上，通過合理設置焊盤對使得流經磁敏感薄膜對的電流流向相反，這樣保證其差分輸出與外界磁場變化成比例從而感應并識別外界磁場變化。
[0064]圖3a為本發(fā)明實施例磁傳感器芯片的結構圖。如圖3a所示，磁傳感器芯片包括基板30，一對磁敏感薄膜對，即第一磁敏感薄膜Rl和第二磁敏感薄膜R2，而且，第一磁敏感薄膜Rl和第二磁敏感薄膜R2相互平行；三個薄膜焊盤，即電壓輸入薄膜焊盤Vcc，接地薄膜焊盤G，信號輸出薄膜焊盤Vout和導線(圖中未示出)，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的尾端，信號輸出薄膜焊盤Vout設置在第一磁感應膜Rl的首端和第二磁感應膜R2的首端，或者說，第一磁感應膜Rl的首端和第二磁感應膜R2的首端由信號輸出薄膜焊盤Vout電性連接，接地薄膜焊盤G設置在第二磁感應膜R2的尾端。
[0065]借助導線、電壓輸入薄膜焊盤Vcc、接地薄膜焊盤G、信號輸出薄膜焊盤Vout將第一磁感應膜Rl和第二磁感應膜R2連接成惠斯通半橋電路。并且，在第一磁感應膜Rl中，電流i的流向為自電壓輸入薄膜焊盤Vc c流向信號輸出薄膜焊盤Vout，在圖3a中為向左流動；在第二磁感應膜R2中，電流i的流向為自信號輸出薄膜焊盤Vout流向接地薄膜焊盤G，在圖3a中為向右流動。也就是說，在第一磁感應膜Rl和第二磁感應膜R2中，電流i的流向是相反的。
[0066]在本實施例中，導線可以設置在基座30的表面，優(yōu)選在導線的表面還設置有保護層，以保護導線不被磨損或與其它導體短路。而且，在磁感應膜對的表面也可以設置保護層，其作用與設置在導線表面的保護層相同，這里不再贅述。當然，導線也可以設置在基座的外側。不管導線是設置在基座30的表面還是外側，其目的是用于將第一磁感應膜Rl和第二磁感應膜R2連接成惠斯通半橋電路。因此，只要能將第一磁感應膜Rl和第二磁感應膜R2連接成惠斯通半橋電路的任何導線設置方式都可以用于本實施例。不難理解，導線至少包括三段導線，分別與電壓輸入薄膜焊盤Vcc、接地薄膜焊盤G、信號輸出薄膜焊盤Vout連接。
[0067]圖3b為圖3b所示磁傳感器芯片的電路原理圖。如圖3b所示，箭頭表示磁感應膜的釘扎方向。電壓輸入薄膜焊盤Vcc可以通過一段導線接5V的電壓；接地薄膜焊盤G通過另一段導線可以直接接地或間接接地；信號輸出薄膜焊盤Vout通過再一段導線可以與濾波電路連接。
[0068]需要說明的是，磁感應膜的首端和尾端是一個相對的概念,在本實施例中，將磁感應月旲的左端定乂為首端，將將磁感應I吳的右端定乂為尾端。在下文中，關于磁感應I吳的首端和尾端的定義與此相同。
[0069]在本實施例中，電壓輸入薄膜焊盤Vcc、接地薄膜焊盤G、信號輸出薄膜焊盤Vout與第一磁感應膜Rl和第二磁感應膜R2還可以采用如下方式連接，具體地，電壓輸入薄膜焊盤Vcc設置在第二磁感應膜R2的尾端，信號輸出薄膜焊盤Vout設置在第一磁感應膜Rl的首端和第二磁感應膜R2的首端，接地薄膜焊盤G設置在第一磁感應膜Rl的尾端；或者，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的首端，信號輸出薄膜焊盤Vout設置在第一磁感應膜Rl的尾端和第二磁感應膜R2的尾端，接地薄膜焊盤G設置在第二磁感應膜R2的首端；或者，電壓輸入薄膜焊盤Vcc設置在第二磁感應膜R2的首端，信號輸出薄膜焊盤Vout設置在第一磁感應膜Rl的尾端和第二磁感應膜R2的尾端，接地薄膜焊盤G設置在第一磁感應膜Rl的首端。這樣的連接方式同樣可以產生本實施例相同的技術效果。
[0070]圖4a為本發(fā)明另一實施例磁傳感器芯片的結構圖。如圖4a所不,在另一實施例中，磁傳感器芯片包括基座30、兩對相互平行設置的磁敏感薄膜對和四個薄膜焊盤，兩對磁敏感薄膜對包括第一磁感應膜R1、第二磁感應膜R2、第三磁感應膜R3、第四磁感應膜R4，而且第一磁感應膜Rl和第四磁感應膜R4為一對磁敏感薄膜對，第二磁感應膜R2和第三磁感應膜R3為一對磁敏感薄膜對；四個薄膜焊盤是電壓輸入薄膜焊盤Vcc、接地薄膜焊盤G、第一信號輸出薄膜焊盤V1、第二信號輸出薄膜焊盤V2以及導線(圖中未示出)。[0071]其中，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的首端和第四磁感應膜R4的首端，第二信號輸出薄膜焊盤V2設置在所述第二磁感應膜R2的尾端和第三磁感應膜R3的尾端，電壓輸入薄膜焊盤Vout設置在第一磁感應膜Rl的尾端和第二磁感應膜R2的首端，接地薄膜焊盤G設置在第四磁感應膜R4的尾端和第三磁感應膜R3的首端。利用導線和電壓輸入薄膜焊盤Vcc、接地薄膜焊盤G、第一信號輸出薄膜焊盤V1、第二信號輸出薄膜焊盤V2將兩對磁敏感薄膜對連接成惠斯通全橋電路。
[0072]在本實施例提供的磁傳感器芯片中，在第一磁感應膜Rl中，電流i的流向為自電壓輸入薄膜焊盤Vcc流向第一信號輸出薄膜焊盤VI，在圖4a中為向左流動；在第四磁感應膜R4中，電流i的流向為自第一信號輸出薄膜焊盤Vl流向接地薄膜焊盤G，在圖4a中為向右流動；在第二磁感應膜R2中，電流i的流向為自第二信號輸出薄膜焊盤V2流向電壓輸入薄膜焊盤Vcc，在圖3a中為向右流動；在第三磁感應膜R3中，電流i的流向為自第二信號輸出薄膜焊盤V2流向接地薄膜焊盤G，在圖4a中為向左流動。
[0073]圖4b為4a所示磁傳感器芯片的電路原理圖，如圖4b所示，箭頭表示磁感應膜的釘扎方向。在本實施例中，至少需要四段導線，電壓輸入薄膜焊盤Vcc可以通過一段導線接5V的電壓；接地薄膜焊盤G通過另一段導線可以直接接地或間接接地；第一信號輸出薄膜焊盤Vl和第二信號輸出薄膜焊盤V2分別通過一段導線可以與濾波電路連接。
[0074]本實施例僅介紹了將磁感應薄膜對和薄膜焊盤連接成惠斯通全橋電路的一種實施方式，然而，本發(fā)明并不局限于此，磁感應薄膜對和薄膜焊盤還可以按照下文幾種方式設置。
[0075]具體地，圖5a為本發(fā)明又一實施例磁傳感器芯片的結構圖，圖5b為圖5a所不磁傳感器芯片的電路原理圖。如圖5a和5b所示，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的首端和第四磁感應膜R4的首端，第二信號輸出薄膜焊盤V2設置在第二磁感應膜R2的尾端和第三磁感應膜R3的尾端，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的尾端，接地薄膜焊盤G設置在第三磁感應膜R3的首端，第二磁感應膜R2的首端與第四磁感應膜R4的尾端電性連接。
[0076]在第一磁感應膜Rl中，電流i向左流動，在第四磁感應膜R4中，電流i向右流動，在第二磁感應膜R2中，電流i向右流動；在第三磁感應膜R3中，電流i向左流動。
[0077]圖6a為本發(fā)明再一實施例磁傳感器芯片的結構圖，圖6b為圖6a所不磁傳感器芯片的電路原理圖。如圖6a、6b所示，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的尾端和第四磁感應膜R4的尾端，第二信號輸出薄膜焊盤V2設置在第二磁感應膜R2的尾端和第三磁感應膜R3的尾端，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的首端，接地薄膜焊盤G設置在第二磁感應膜R2的首端，第三磁感應膜R3的首端與第四感應薄膜R4的首端電性連接。
[0078]在圖6a中，在第一磁感應膜Rl中，電流i向右流動，在第四磁感應膜R4中，電流i向左流動，在第二磁感應膜R2中，電流i向左流動；在第三磁感應膜R3中，電流i向右流動。這樣，第一磁感應膜Rl中的電流流向與第二磁感應膜R2和第四磁感應膜R4中的電流流向相反，第二磁感應膜R2中的電流流向與第一磁感應膜Rl和第三磁感應膜R3中的電流流向相反，第三磁感應膜R3中的電流流向與第二磁感應膜R2和第四磁感應膜R4中的電流流向相反，第四磁感應膜R4中的電流流向與第一磁感應膜Rl和第三磁感應膜R3中的電流流向相反。
[0079]圖7a為本發(fā)明再一實施例磁傳感器芯片的結構圖，圖7b為圖7a所示磁傳感器芯片的電路原理圖。如圖7a、7b所示，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的尾端和第三磁感應膜R3的首端，第二信號輸出薄膜焊盤V2設置在第二磁感應膜R2的首端和第四感應薄膜R4的尾端，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的首端，接地薄膜焊盤G設置在第四感應薄膜R4的首端，第二磁感應膜R2的尾端與第三磁感應膜R3的尾端電性連接。
[0080]在圖7a中，在第一磁感應膜Rl中，電流i向右流動，在第四磁感應膜R4中，電流i向左流動，在第二磁感應膜R2中，電流i向左流動；在第三磁感應膜R3中，電流i向右流動。即，第一磁感應膜Rl中的電流流向與第四磁感應膜R4和第二磁感應膜R2中的電流流向相反，第二磁感應膜R2中的電流流向與第一磁感應膜Rl和第三磁感應膜R3中的電流流向相反，第四磁感應膜R4中的電流流向與第一磁感應膜Rl和第三磁感應膜R3中的電流流向相反，第三磁感應膜R3中的電流流向與第二磁感應膜R2和第四磁感應膜R4中的電流流向相反。
[0081]圖8a為本發(fā)明再一實施例磁傳感器芯片的結構圖，圖8b為圖8a所不磁傳感器芯片的電路原理圖。如圖8a、8b所示，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的尾端和第四磁感應膜R4的尾端，第二信號輸出薄膜焊盤V2設置在第二磁感應膜R2的尾端和第三磁感應膜R3的尾端，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的首端，接地薄膜焊盤G設置在第三磁感應膜R3的首端，而且，第四磁感應膜R4的首端與第二感應薄膜R2的首端電性連接。
[0082]在圖8a中，在第一磁感應膜Rl中，電流i向右流動，在第四磁感應膜R4中，電流i向左流動，在第二磁感應膜R2中，電流i向右流動；在第三磁感應膜R3中，電流i向左流動。
[0083]圖9a為本發(fā)明再一實施例磁傳感器芯片的結構圖，圖9b為圖9a所不磁傳感器芯片的電路原理圖。如圖9a、9b所示，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的尾端和第四磁感應膜R4的尾端，第二信號輸出薄膜焊盤V2設置在第二磁感應膜R2的尾端和第三磁感應膜R3的尾端，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的首端，接地薄膜焊盤G設置在第二磁感應膜R2的首端，而且，第四磁感應膜R4的首端與第三感應薄膜R3的首端電性連接。
[0084]在圖9a中，在第一磁感應膜Rl中，電流i向右流動，在第四磁感應膜R4中，電流i向左流動，在第二磁感應膜R2中，電流i向左流動；在第三磁感應膜R3中，電流i向右流動。即，第一磁感應膜Rl中的電流流向與第四磁感應膜R4和第二磁感應膜R2中的電流流向相反，第二磁感應膜R2中的電流流向與第一磁感應膜Rl和第三磁感應膜R3中的電流流向相反，第四磁感應膜R4中的電流流向與第一磁感應膜Rl和第三磁感應膜R3中的電流流向相反，第三磁感應膜R3中的電流流向與第二磁感應膜R2和第四磁感應膜R4中的電流流向相反。
[0085]圖1Oa為本發(fā)明另一實施例磁傳感器芯片的結構圖，圖1Ob為圖1Oa所不磁傳感器芯片的電路原理圖。如圖10a、IOb所示，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的尾端和第二磁感應膜R2的尾端，第二信號輸出薄膜焊盤V2設置在第四磁感應膜R4的首端和第三磁感應膜R3的首端，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的首端，接地薄膜焊盤G設置在第三磁感應膜R3的尾端，而且，第二磁感應膜R2的首端與第四感應薄膜R4的尾端電性連接。
[0086]在圖1Oa中，在第一磁感應膜Rl中，電流i向右流動，在第四磁感應膜R4中，電流i向左流動，在第二磁感應膜R2中，電流i向左流動；在第三磁感應膜R3中，電流i向右流動。即，第一磁感應膜Rl中的電流流向與第四磁感應膜R4和第二磁感應膜R2中的電流流向相反，第二磁感應膜R2中的電流流向與第一磁感應膜Rl和第三磁感應膜R3中的電流流向相反，第四磁感應膜R4中的電流流向與第一磁感應膜Rl和第三磁感應膜R3中的電流流向相反，第三磁感應膜R3中的電流流向與第二磁感應膜R2和第四磁感應膜R4中的電流流向相反。
[0087]圖1la為本發(fā)明又一實施例磁傳感器芯片的結構圖，圖1lb為圖1la所不磁傳感器芯片的電路原理圖。如圖1laUlb所示，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的尾端和第四磁感應膜R4的尾端，第二信號輸出薄膜焊盤V2設置在第二磁感應膜R2的首端和第三磁感應膜R3的首端，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的首端，接地薄膜焊盤G設置在第二磁感應膜R2的尾端，而且第四磁感應膜R4的首端與第三感應薄膜R3的尾端電性連接。
[0088]在圖1la中，在第一磁感應膜Rl中，電流i向右流動，在第四磁感應膜R4中，電流i向左流動，在第二磁感應膜R2中，電流i向右流動；在第三磁感應膜R3中，電流i向左流動。
[0089]圖12a為本發(fā)明再一實施例磁傳感器芯片的結構圖，圖12b為圖12a所不磁傳感器芯片的電路原理圖。如圖12a、12b所示，第一信號輸出薄膜焊盤Vl設置在第一磁感應膜Rl的尾端和第二磁感應膜R2的尾端，第二信號輸出薄膜焊盤V2設置在第四磁感應膜R4的尾端和第三磁感應膜R3的尾端，電壓輸入薄膜焊盤Vcc設置在第一磁感應膜Rl的首端，接地薄膜焊盤G設置在第三磁感應膜R3的首端，而且，第二磁感應膜R2的首端與第四感應薄膜R4的尾端電性連接。
[0090]在圖12a中，在第一磁感應膜Rl中，電流i向右流動，在第四磁感應膜R4中，電流i向左流動，在第二磁感應膜R2中，電流i向左流動；在第三磁感應膜R3中，電流i向左流動。
[0091]在上述實施例中，磁傳感器芯片所采用的磁敏感薄膜可以是巨磁阻磁敏感薄膜、各向異性磁阻磁敏感薄膜、隧穿效應磁阻磁敏感薄膜、巨磁阻抗效應磁阻磁敏感薄膜、霍爾效應薄膜或巨霍爾效應薄膜。
[0092]每個磁敏感薄膜可以為連續(xù)的不間斷薄膜，如將第一磁感應膜R1、第二磁感應膜R2等設置為連續(xù)的不間斷薄膜。當然，磁敏感薄膜也可以是由多段磁敏感薄膜段構成，而且任意相鄰兩段磁敏感薄膜段由導電材料電性連接。
[0093]本實施例提供的磁傳感器芯片可以用于電流傳感器或金融領域，如驗鈔機或鑒別有價票據真?zhèn)蔚蔫b偽機，或者用于各類速度或加速度傳感器，位移傳感器等感應磁變化的磁傳感器。
[0094]本實施例提供的磁傳感器芯片是由釘扎方向相同的磁敏感薄膜對構成，而且相鄰的磁敏感膜內電流的流向相反，這使得磁敏感薄膜對可在一次工藝完成，從而形成對稱性優(yōu)良的磁敏感薄膜對，即消除了磁感應薄膜對的差異，進而提高了磁傳感器的靈敏性和分辨率。此外，本發(fā)明所提供的磁傳感器具有體積小，厚度薄，靈敏度高，適于微型化和集成化，而且，結構簡單，成本低廉，符合現代低功耗及高性能等諸多發(fā)展要求。
[0095]本實施例還提供一種磁傳感器芯片的制作方法，其包括以下步驟:
[0096]步驟SI，獲取基板。
[0097]基板可以剛性基板材料，也可以是柔性基板材料，如樹脂材料或諸如硅等半導體材料。
[0098]步驟S2，通過一次工藝在基板表面形成釘扎方向相同的磁敏感薄膜對。
[0099]本實施例通過沉積或濺射工藝在基板的表面形成釘扎方向相同的磁敏感薄膜對。磁敏感薄膜對可以是一對磁敏感薄膜對，也可以是兩對磁敏感薄膜對，磁敏感薄膜對的設置方式如上文所述，在此不再贅述。
[0100]步驟S3，在所述基板的表面形成薄膜焊盤。
[0101]在基板的表面形成薄膜焊盤，薄膜焊盤可以采用銅等導電材料制作。
[0102]在步驟S3中，在形成薄膜焊盤的同時還可以形成導線，用以將所述磁敏感薄膜對連接成惠斯通電橋電路。當然，如上文所述，導線也可以設置在基板的外側。
[0103]本實施例提供的磁傳感器芯片制作方法通過一次工藝形成釘扎方向相同的磁敏感薄膜對，獲得對稱性優(yōu)良的磁敏感薄膜對，從而消除了磁感應薄膜對的差異，進而提高了磁傳感器的靈敏性和分辨率。
[0104]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領域內的普通技術人員而言，在不脫離本發(fā)明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
【權利要求】
1.一種磁傳感器芯片，包括基板、磁敏感薄膜對以及薄膜焊盤，所述磁敏感薄膜對和所述薄膜焊盤設置在所述基板的表面，所述磁敏感薄膜對由所述薄膜焊盤電性連接，其特征在于，所述磁敏感薄膜對的釘扎方向相同，而且相鄰所述磁敏感膜內電流的流向相反。
2.根據權利要求1所述的磁傳感器芯片，其特征在于，包括一對所述磁敏感薄膜對、電壓輸入薄膜焊盤、接地薄膜焊盤、信號輸出薄膜焊盤和導線，借助所述導線、所述電壓輸入薄膜焊盤、接地薄膜焊盤、信號輸出薄膜焊盤將所述第一磁感應膜和所述第二磁感應膜連接成惠斯通半橋電路。
3.根據權利要求2所述的磁傳感器芯片，其特征在于，所述電壓輸入薄膜焊盤設置在第一磁感應膜的尾端，所述信號輸出薄膜焊盤設置在第一磁感應膜的首端和第二磁感應膜的首端，所述接地薄膜焊盤設置在第二磁感應膜的尾端；或者， 所述電壓輸入薄膜焊盤設置在第二磁感應膜的尾端，所述信號輸出薄膜焊盤設置在第一磁感應膜的首端和第二磁感應膜的首端，所述接地薄膜焊盤設置在第一磁感應膜的尾端；或者， 所述電壓輸入薄膜焊盤設置在第一磁感應膜的首端，所述信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第二磁感應膜的尾端，所述接地薄膜焊盤設置在第二磁感應膜的首端；或者， 所述電壓輸入薄膜焊盤設置在第二磁感應膜的首端，所述信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第二磁感應膜的尾端，所述接地薄膜焊盤設置在第一磁感應膜的首端。
4.根據權利要求1所述的磁傳感器芯片，其特征在于，包括兩對相互平行設置的所述磁敏感薄膜對、電壓輸入薄膜焊盤、接地薄膜焊盤、第一信號輸出薄膜焊盤、第二信號輸出薄膜焊盤以及導線，利用所述導線和所述電壓輸入薄膜焊盤、接地薄膜焊盤、第一信號輸出薄膜焊盤、第二信號輸出薄膜焊盤將所述兩對磁敏感薄膜對連接成惠斯通全橋電路。
5.根據權利要求4所述的磁傳感器芯片，其特征在于，第一信號輸出薄膜焊盤設置在所述第一磁感應膜的首端和第四磁感應膜的首端，第二信號輸出薄膜焊盤設置在所述第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在所述第一磁感應膜的尾端和第二磁感應膜的首端，接地薄膜焊盤設置在所述第四磁感應膜的尾端和第三磁感應膜的首端；或者， 第一信號輸出薄膜焊盤設置在第一磁感應膜的首端和第四磁感應膜的首端，第二信號輸出薄膜焊盤設置在所述第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的尾端，接地薄膜焊盤設置在第三磁感應膜的首端，第二磁感應膜的首端與第四磁感應膜的尾端電性連接；或者， 第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第四磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第二磁感應膜的首端，第三磁感應膜的首端與第四感應薄膜的首端電性連接；或者， 第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第三磁感應膜的首端，第二信號輸出薄膜焊盤設置在第二磁感應膜的首端和第四感應薄膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第四感應薄膜的首端，第二磁感應膜的尾端與第三磁感應膜的尾端電性連接；或者， 第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第四磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第三磁感應膜的首端，而且，第四磁感應膜的首端與第二感應薄膜的首端電性連接；或者， 第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第四磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第二磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第二磁感應膜的首端，而且，第四磁感應膜的首端與第三感應薄膜的首端電性連接；或者， 第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第二磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第四磁感應膜的首端和第三磁感應膜的首端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第三磁感應膜的尾端，而且，第二磁感應膜的首端與第四感應薄膜的尾端電性連接；或者， 第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第四磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第二磁感應膜的首端和第三磁感應膜的首端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第二磁感應膜的尾端，而且第四磁感應膜的首端與第三感應薄膜的尾端電性連接；或者， 第一信號輸出薄膜焊盤設置在第一磁感應膜的尾端和第二磁感應膜的尾端，第二信號輸出薄膜焊盤設置在第四磁感應膜的尾端和第三磁感應膜的尾端，電壓輸入薄膜焊盤設置在第一磁感應膜的首端，接地薄膜焊盤設置在第三磁感應膜的首端，而且，第二磁感應膜的首端與第四感應薄膜的尾端電性連接。
6.根據權利要求2或4所述的磁傳感器芯片，其特征在于，所述導線設置在所述基板的表面。`
7.根據權利要求6所述的磁傳感器芯片，其特征在于，還設有保護層，所述導線和/或所述磁敏感薄膜對被所述保護層覆蓋。
8.根據權利要求2或4所述的磁傳感器芯片，其特征在于，所述導線設置在所述基板的外側。
9.根據權利要求1所述的磁傳感器芯片，其特征在于，所述磁敏感薄膜包括巨磁阻磁敏感薄膜、各向異性磁阻磁敏感薄膜、隧穿效應磁阻磁敏感薄膜、巨磁阻抗效應磁阻磁敏感薄膜、霍爾效應薄膜或巨霍爾效應薄膜。
10.根據權利要求1所述的磁傳感器芯片，其特征在于，所述磁敏感薄膜為連續(xù)的不間斷薄膜。
11.根據權利要求1所述的磁傳感器芯片，其特征在于，所述磁敏感薄膜包括多段磁敏感薄膜段，而且任意相鄰兩段所述磁敏感薄膜段由導電材料電性連接。
12.根據權利要求1所述的磁傳感器芯片，其特征在于，所述磁傳感器芯片應用于電流傳感器、金融鑒偽機、速度或加速度傳感器、或位移傳感器。
13.—種磁傳感器芯片的制作方法，其特征在于，包括: 獲取基板； 通過一次工藝在所述基板的表面形成釘扎方向相同的磁敏感薄膜對；在所述基板的表面形成薄膜焊盤。
14.根據權利要求13所述的磁傳感器芯片的制作方法，其特征在于，通過沉積或濺射工藝在所述基板的表面形成釘扎方向相同的磁敏感薄膜對。
15.根據權利要求13所述的磁傳感器芯片的制作方法，其特征在于，在所述基板的表面形成薄膜焊盤的同時，在所述基板表面形成導線，用以將所述磁敏感薄膜對連接成惠斯通電橋 電路。
【文檔編號】G01D5/12GK103791922SQ201210419654
【公開日】2014年5月14日 申請日期:2012年10月29日 優(yōu)先權日:2012年10月29日
【發(fā)明者】時啟猛, 劉樂杰, 曲炳郡 申請人:北京嘉岳同樂極電子有限公司