專(zhuān)利名稱(chēng)：一種輸出短路檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域的一種輸出短路檢測(cè)電路。
背景技術(shù)：
眾所周知，驅(qū)動(dòng)功率負(fù)載的驅(qū)動(dòng)電路，其通常由一個(gè)上拉器件，即第一 NMOS管NI和一個(gè)下拉器件，即第二 NMOS管N2構(gòu)成，兩個(gè)驅(qū)動(dòng)器件各自需要一個(gè)輸出短路檢測(cè)電路，以防止輸出短路燒毀器件。為提高驅(qū)動(dòng)效率，上拉器件和下拉器件往往都采用內(nèi)阻較低的NMOS管。第一 NMOS管NI由于其特殊的電路結(jié)構(gòu)，會(huì)工作在飽和區(qū)驅(qū)動(dòng)模式和線(xiàn)性區(qū)驅(qū)動(dòng)模式兩種驅(qū)動(dòng)模式。對(duì)于第一 NMOS管NI，傳統(tǒng)的短路檢測(cè)電路單純針對(duì)其線(xiàn)性區(qū)驅(qū)動(dòng)模式下進(jìn)行設(shè)計(jì)，往往導(dǎo)致其飽和區(qū)驅(qū)動(dòng)模式下檢測(cè)失效。因此，現(xiàn)有的輸出短路檢測(cè)電路已越來(lái)越不能滿(mǎn)足用戶(hù)的需要。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服現(xiàn)有技術(shù)的不足，提供一種輸出短路檢測(cè)電路，其不僅能在驅(qū)動(dòng)電路處于線(xiàn)性區(qū)驅(qū)動(dòng)模式時(shí)對(duì)驅(qū)動(dòng)電路進(jìn)行短路檢測(cè)，還能在驅(qū)動(dòng)電路處于飽和區(qū)驅(qū)動(dòng)模式時(shí)對(duì)驅(qū)動(dòng)電路進(jìn)行短路檢測(cè)。實(shí)現(xiàn)上述目的的技術(shù)方案是:一種輸出短路檢測(cè)電路，包括檢測(cè)模塊和比較模塊，用于對(duì)驅(qū)動(dòng)電路的輸出短路進(jìn)行檢測(cè)，該驅(qū)動(dòng)電路由漏極接電源端VDD的第一 NMOS管NI和源極接接地端VSS的第二 NMOS管N2串聯(lián)而成，輸出驅(qū)動(dòng)輸出信號(hào)Vtv ；所述的檢測(cè)模塊由連接電源端VDD的檢測(cè)電阻R1、第三NMOS管N3，以及與所述第一 NMOS管NI的源極連接的反饋電阻R2串聯(lián)而成；所述第三NMOS管N3的源極接所述的反饋電阻R2，漏極接所述的檢測(cè)電阻R1，所述第三NMOS管N3的柵極接所述第一 NMOS管NI的柵極，接收上拉柵壓信號(hào)Vhs ；在所述第一 NMOS管NI處于飽和區(qū)驅(qū)動(dòng)模式時(shí)，所述驅(qū)動(dòng)輸出信號(hào)Vtv在所述反饋電阻R2上的分壓為反饋電壓信號(hào)Vde，所述驅(qū)動(dòng)輸出信號(hào)Vdiv在所述檢測(cè)電阻Rl上的分壓為檢測(cè)信號(hào)Vsm;所述比較模塊連接所述第三NMOS管N3的漏極，接收所述檢測(cè)信號(hào)Vsen ;所述比較模塊接收參考電壓信號(hào)Vref ;當(dāng)所述檢測(cè)信號(hào)Vsm的電位低于所述參考電壓信號(hào)Vref的電位時(shí)，所述比較模塊輸出高電平的指示信號(hào)Vs。。進(jìn)一步的，所述比較模塊包括:第一 PMOS管P1、第二 PMOS管P2、第四NMOS管N4、第五NMOS管N5、偏置電阻R3 ；所述偏置電阻R3的一端接電源端VDD，另一端接所述第一PMOS管Pl的源極，所述第四NMOS管N4的源極接接地端VSS，漏極接所述第一 PMOS管Pl的漏極；所述第二 PMOS管P2的源極與所述第三NMOS管N3的漏極連接，接收所述檢測(cè)信號(hào)Vsen,所述第五NMOS管N5的源極接接地端VSS，漏極接所述第二 PMOS管P2的漏極；
所述第四NMOS管N4的柵極和所述第五NMOS管N5的柵極連接，接收偏置電壓Vbias,所述第一 PMOS管Pl的柵極連接所述第二 PMOS管P2的柵極和漏極，使所述第一 PMOS管Pl和所述第二 PMOS管P2構(gòu)成源極輸入的共柵差分對(duì)，使所述偏置電阻R3上生成參考
電壓信號(hào)Vref ;當(dāng)所述檢測(cè)信號(hào)Vsm的電位低于所述參考電壓信號(hào)VMf的電位時(shí)，所述第四NMOS管N4的漏極輸出高電平的指示信號(hào)Vs。。進(jìn)一步的，所述的比較模塊還包括電容Cl，所述電容Cl的一端接電源端VDD，另一端同時(shí)連接所述第一 PMOS管Pl的柵極，所述第二 PMOS管P2的柵極，以及所述第二 PMOS管P2的漏極，所述電容Cl通過(guò)由所述第二 PMOS管P2的漏極輸出的充電信號(hào)Vdl進(jìn)行充電。由于采用了本發(fā)明的一種驅(qū)動(dòng)輸出短路檢測(cè)電路的技術(shù)方案，即在檢測(cè)模塊中增加一個(gè)與第一 NMOS管NI源極和第三NMOS管N3源極連接的反饋電阻R2的技術(shù)方案。本發(fā)明其技術(shù)效果是:反饋電阻R2起到局部負(fù)反饋的作用，當(dāng)所述第一 NMOS管NI處于飽和區(qū)驅(qū)動(dòng)模式時(shí)，所述反饋電阻R2上生成一個(gè)反饋電壓信號(hào)Vde。使所述反饋電阻R2上產(chǎn)生壓降，進(jìn)而使第三NMOS管N3的柵源電壓下降，防止了檢測(cè)信號(hào)Vsm電位的降低，因此本發(fā)明的一種輸出短路檢測(cè)電路，不僅能在驅(qū)動(dòng)電路處于線(xiàn)性區(qū)驅(qū)動(dòng)模式時(shí)對(duì)驅(qū)動(dòng)電路進(jìn)行短路檢測(cè)，還能在驅(qū)動(dòng)電路處于飽和區(qū)驅(qū)動(dòng)模式時(shí)對(duì)驅(qū)動(dòng)電路進(jìn)行短路檢測(cè)而不發(fā)生檢測(cè)失效。


圖1是本發(fā)明的一種輸出短路檢測(cè)電路的最佳實(shí)施例的電路圖。
具體實(shí)施例方式請(qǐng)參閱圖1，本發(fā)明的發(fā)明人為了能更好地對(duì)本發(fā)明的技術(shù)方案進(jìn)行理解，下面通過(guò)具體地實(shí)施例，并結(jié)合附圖進(jìn)行詳細(xì)地說(shuō)明:如圖1所示，本實(shí)施例中，集成電路中用于驅(qū)動(dòng)功率負(fù)載的驅(qū)動(dòng)電路，包括相互串聯(lián)的第一 NMOS管NI和第二 NMOS管N2。第一 NMOS管NI的漏極接電源端VDD，第二 NMOS管N2的漏極接第一 NMOS管NI的源極，第二 NMOS管N2的源極接接地端VSS。其中第一 NMOS管NI為上拉器件,第二 NMOS管N2為下拉器件,該驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)輸出信號(hào)Vtov從第一 NMOS管NI的源極或第二 NMOS管N2的漏極輸出以驅(qū)動(dòng)功率負(fù)載。本發(fā)明的一種驅(qū)動(dòng)輸出短路檢測(cè)電路，包含檢測(cè)模塊101和比較模塊102，其中，檢測(cè)模塊101是與上拉器件，即第一 NMOS管NI并聯(lián)的，包括依次串聯(lián)的檢測(cè)電阻R1，第三NMOS管N3和反饋電阻R2。檢測(cè)電阻Rl的一端連接電源端VDD，檢測(cè)電阻Rl的另一端接第三NMOS管N3的漏極。反饋電阻R2的一端接第三NMOS管N3的源極，反饋電阻R2的另一端連接第一 NMOS管NI的源極。第三NMOS管N3的柵極連接第一 NMOS管NI的柵極。比較模塊102包括第一 PMOS管P1、第二 PMOS管P2、第四NMOS管N4、第五NMOS管N5、偏置電阻R3、電容Cl。偏置電阻R3的一端連接電源端VDD，另一端連接第一 PMOS管Pl的源極，第四NMOS管N4的漏極接第一 PMOS管Pl的漏極，第四匪OS管N4的源極連接接地端VSS。
第二 PMOS管P2的源極接第三NMOS管N3的漏極，第二 PMOS管P2的漏極接第五NMOS管N5的漏極，第五NMOS管N5的源極接接地端VSS。電容Cl的一端接電源端VDD，另一端同時(shí)連接第一 PMOS管Pl的柵極，第二 PMOS管P2的柵極，以及第二 PMOS管P2的漏極。外部控制電路(圖中未顯示)的輸入端連接第一PMOS管Pl的漏極或第四NMOS管的漏極，接收第一 PMOS管Pl輸出的指示信號(hào)Vs。，所述外部控制電路的輸出端連接第一 NMOS管NI的柵極，并向第一 NMOS管NI的柵極輸出上拉柵壓信號(hào)Vhs，控制第一 NMOS管NI的通斷。本發(fā)明的工作原理如下:第一 NMOS管NI和第二 NMOS管N2分別在上拉柵壓信號(hào)Vhs和下拉柵壓信號(hào)Vls的控制下輪流導(dǎo)通，驅(qū)動(dòng)第一 NMOS管NI的源極或第二 NMOS管N2的漏極輸出驅(qū)動(dòng)輸出信號(hào)Vdrv，以驅(qū)動(dòng)功率負(fù)載(圖中未不)。在驅(qū)動(dòng)輸出信號(hào)Vtov的作用下,該功率負(fù)載上生成驅(qū)動(dòng)電流。此時(shí)，由于該功率負(fù)載的電感作用，驅(qū)動(dòng)電流不會(huì)突變。若第二 NMOS管N2導(dǎo)通，驅(qū)動(dòng)電流完全來(lái)自于第二 NMOS管N2的源極流向漏極的電流，此時(shí)驅(qū)動(dòng)電流的絕對(duì)值逐漸減小。當(dāng)?shù)谝?NMOS管NI導(dǎo)通時(shí)，由于第二 NMOS管N2的漏極與襯底間寄生二極管的耦合效應(yīng)，該功率負(fù)載上的驅(qū)動(dòng)電流分為兩部分:一部分仍來(lái)自于由第二NMOS管N2的源極流向漏極的電流，該部分電流絕對(duì)值逐漸減??；另一部分來(lái)自于第一NMOS管NI的漏極流向源極的電流，該部分電流絕對(duì)值逐漸增加。此時(shí)驅(qū)動(dòng)輸出信號(hào)Vtv的電位比接地端VSS的電位低一個(gè)二極管正向?qū)▔航?，因此第?NMOS管NI處于飽和區(qū)驅(qū)動(dòng)模式。當(dāng)由第二 NMOS管N2的源極流向漏極的電流的絕對(duì)值減小到零時(shí)，驅(qū)動(dòng)電流全部來(lái)自于由第一 NMOS管NI的漏極流向源極的電流，該驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)輸出信號(hào)Vto的電位逐漸上升，最終接近電源端VDD的電位，此時(shí)第一 NMOS管NI處于線(xiàn)性區(qū)驅(qū)動(dòng)模式。當(dāng)?shù)谝?NMOS管NI處于線(xiàn)性區(qū)驅(qū)動(dòng)模式時(shí)，第一 NMOS管NI通過(guò)上拉柵壓信號(hào)Vhs檢測(cè)第三NMOS管N3是否導(dǎo)通，同時(shí)驅(qū)動(dòng)輸出信號(hào)Vtv在檢測(cè)電阻Rl上產(chǎn)生一個(gè)分壓，該分壓即為用于檢測(cè)驅(qū)動(dòng)電路是否輸出短路的檢測(cè)信號(hào)Vsm。比較模塊102中的第二 PMOS管P2的源極接受該檢測(cè)信號(hào)Vsen,第一 PMOS管Pl的源極接受參考電壓信號(hào)VMf，由于第二 PMOS端P2的柵極和第一 PMOS管Pl的柵極是連接的，因此比較模塊102可以通過(guò)比較參考電壓信號(hào)VMf的電位和檢測(cè)信號(hào)Vsm的電位，來(lái)判斷檢測(cè)信號(hào)Vsm的電位是否低于設(shè)計(jì)閾值，進(jìn)而判斷驅(qū)動(dòng)輸出信號(hào)Vtev的電位是否低于閾值。若驅(qū)動(dòng)電路出現(xiàn)輸出短路，驅(qū)動(dòng)輸出信號(hào)Vtv的電位會(huì)低于設(shè)計(jì)閾值，相應(yīng)地檢測(cè)信號(hào)Vsen的電位低于參考電壓信號(hào)Vref的電位。當(dāng)比較模塊102檢測(cè)到檢測(cè)信號(hào)Vsen的電位的絕對(duì)值低于參考電壓信號(hào)Vref的電位的絕對(duì)值時(shí)，從第一 PMOS管Pl漏極或者第四NMOS管N4的漏極輸出的指示信號(hào)Vs。為高電平，指示使所述的外部控制電路輸出的一個(gè)低電平的信號(hào)，關(guān)閉第一 NMOS管NI。當(dāng)?shù)谝?NMOS管NI工作在線(xiàn)性區(qū)驅(qū)動(dòng)模式時(shí)，流過(guò)第三NMOS管N3的電流主要由檢測(cè)電阻Rl和反饋電阻R2的阻值決定，第三NMOS管N3的寬長(zhǎng)比會(huì)設(shè)計(jì)得足夠大，使第三NMOS管N3的導(dǎo)通電阻足夠低，以保證檢測(cè)信號(hào)Vsm的電位精確反映驅(qū)動(dòng)輸出信號(hào)Vtv的電位。檢測(cè)信號(hào)Vsm的電位與驅(qū)動(dòng)輸出信號(hào)Vto的電位呈線(xiàn)性增加的關(guān)系。當(dāng)?shù)谝?NMOS管NI工作在飽和區(qū)驅(qū)動(dòng)模式時(shí)，流過(guò)第三NMOS管N3的電流會(huì)鏡像從第一 NMOS管NI漏極流向源極的電流，即流過(guò)第三NMOS管N3的電流正比于從第一 NMOS管NI漏極流向源極的電流。由于第三NMOS管N3的寬長(zhǎng)比通常較大，流過(guò)第三NMOS管N3的鏡像電流會(huì)遠(yuǎn)遠(yuǎn)大于第一 NMOS管NI工作在線(xiàn)性區(qū)驅(qū)動(dòng)模式時(shí)流過(guò)第三NMOS管N3的電流。流過(guò)第三NMOS管N3的電流在電流流過(guò)檢測(cè)電阻Rl時(shí)，會(huì)使檢測(cè)信號(hào)Vsen呈現(xiàn)不期望的低電平。然而反饋電阻R2起到局部負(fù)反饋的作用，流過(guò)反饋電阻R2的電流等于流過(guò)第三NMOS管N3的電流，并使反饋電阻R2上生成一個(gè)反饋電壓信號(hào)Vde。若流過(guò)反饋電阻R2的電流過(guò)大，反饋電阻R2上產(chǎn)生的壓降，使第三NMOS管N3的柵源電壓下降，從而使流過(guò)第三NMOS管N3的鏡像電流顯著下降，防止了檢測(cè)信號(hào)Vsm電位的降低。由于第二 PMOS管P2的柵極和第一 PMOS管Pl的柵極是相連的，第二 PMOS管P2和第一 PMOS管Pl構(gòu)成源極輸入的共柵差分對(duì)，接收檢測(cè)信號(hào)Vsm和參考電壓信號(hào)VMf，當(dāng)檢測(cè)信號(hào)Vsen的電位降低時(shí)，對(duì)電容Cl進(jìn)行充電的充電信號(hào)Vdl的電位隨之降低，指示信號(hào)Vsc的電位隨之升高。第五NMOS管N5和第四NMOS管N4構(gòu)成兩路固定比例的電流源，對(duì)應(yīng)作為第一 PMOS管Pl和第二 PMOS管P2的負(fù)載，提供直流工作點(diǎn)和小信號(hào)增益。同時(shí)，流過(guò)第四NMOS管N4的電流流過(guò)偏置電阻R3產(chǎn)生參考電壓信號(hào)VMf。也就是說(shuō)，第四NMOS管N4 —方面與偏置電阻R3 —起產(chǎn)生參考電壓信號(hào)VMf,另一方面作為第一 PMOS管Pl的負(fù)載,接收該參考電壓信號(hào)進(jìn)行比較。用相對(duì)精簡(jiǎn)的結(jié)構(gòu)實(shí)現(xiàn)了相對(duì)復(fù)雜的功能。當(dāng)檢測(cè)信號(hào)Vsen的電位降低時(shí)，第五NMOS管N5的電流流過(guò)電容Cl，對(duì)電容Cl進(jìn)行充電，電容Cl的電流值和電容值決定了充電信號(hào)Vdl的下降速率。電容Cl可以阻止短暫的檢測(cè)信號(hào)Vsen傳遞到第四NMOS管N4上，產(chǎn)生指示信號(hào)Vs。的輸出，優(yōu)化整體系統(tǒng)響應(yīng)。以上結(jié)合附圖實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域普通技術(shù)人員可根據(jù)上述說(shuō)明對(duì)本發(fā)明做出種種變化。因而，實(shí)施例中的某些細(xì)節(jié)不應(yīng)構(gòu)成對(duì)本發(fā)明的限定，本發(fā)明將以所附權(quán)利要求書(shū)界定的范圍作為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種輸出短路檢測(cè)電路，包括檢測(cè)模塊(101)和比較模塊(102)，用于對(duì)驅(qū)動(dòng)電路的輸出短路進(jìn)行檢測(cè)，該驅(qū)動(dòng)電路由漏極接電源端(VDD)的第一 NMOS管(NI)和源極接接地端(VSS)的第二 NMOS管(N2)串聯(lián)而成，輸出驅(qū)動(dòng)輸出信號(hào)(Vtv)，其特征在于: 所述的檢測(cè)模塊(101)由連接電源端(VDD)的檢測(cè)電阻(Rl )、第三NMOS管(N3)，以及與所述第一 NMOS管(NI)的源極連接的反饋電阻(R2)串聯(lián)而成；所述第三NMOS管(N3)的源極接所述的反饋電阻(R2)，漏極接所述的檢測(cè)電阻(R1)，所述第三NMOS管(N3)的柵極接所述第一 NMOS管(NI)的柵極，接收上拉柵壓信號(hào)(Vhs)； 在所述第一 NMOS管(NI)處于飽和區(qū)驅(qū)動(dòng)模式時(shí)，所述驅(qū)動(dòng)輸出信號(hào)(Vtv)在所述反饋電阻(R2)上的分壓為反饋電壓信號(hào)(Vde)，所述驅(qū)動(dòng)輸出信號(hào)(Vtv)在所述檢測(cè)電阻(Rl)上的分壓為檢測(cè)信號(hào)(Vsm); 所述比較模塊(102)連接所述第三NMOS管(N3)的漏極，接收所述檢測(cè)信號(hào)(Vsen);所述比較模塊(102)接收參考電壓信號(hào)(VMf);當(dāng)所述檢測(cè)信號(hào)(Vsen)的電位低于所述參考電壓信號(hào)(U的電位時(shí)，所述比較模塊(102)輸出高電平的指示信號(hào)(Vs。)。
2.根據(jù)權(quán)利要求1所述的一種輸出短路檢測(cè)電路，其特征在于:所述比較模塊(102)包括:第一 PMOS管(P1)、第二 PMOS管(P2)、第四NMOS管(N4)、第五NMOS管(N5)、偏置電阻(R3)； 所述偏置電阻(R3)的一端接電源端(VDD)，另一端接所述第一 PMOS管(Pl)的源極，所述第四NMOS管(N4)的源極接接地端(VSS)，漏極接所述第一 PMOS管(Pl)的漏極； 所述第二 PMOS管(P2)的源極與所述第三NMOS管(N3)的漏極連接，接收所述檢測(cè)信號(hào)(Vsen),所述第五NMOS管(N5)的源極接接地端(VSS)，漏極接所述第二 PMOS管(P2)的漏極； 所述第四NMOS管(N4 )的柵極和所述第五NMOS管(N5)的柵極連接，接收偏置電壓(Vbias)，所述第一 PMOS管(Pl)的柵極連接所述第二 PMOS管(P2)的柵極和漏極，使所述第一 PMOS管(Pl)和所述第二 PMOS管(P2)構(gòu)成源極輸入的共柵差分對(duì)，使所述偏置電阻(R3)上生成參考電壓信號(hào)(U ； 當(dāng)所述檢測(cè)信號(hào)(Vsm)的電位低于所述參考電壓信號(hào)(VMf)的電位時(shí)，所述第四NMOS管(N4)的漏極輸出高電平的指示信號(hào)(Vs。)。
3.根據(jù)權(quán)利要求2所述的一種輸出短路檢測(cè)電路，其特征在于:所述的比較模塊(102)還包括電容(Cl)，所述電容(Cl)的一端接電源端(VDD)，另一端同時(shí)連接所述第一 PMOS管(PD的柵極，所述第二 PMOS管(P2)的柵極，以及所述第二 PMOS管(P2)的漏極，所述電容(Cl)通過(guò)由所述第二 PMOS管(P2)的漏極輸出的充電信號(hào)(Vdl)進(jìn)行充電。
全文摘要
本發(fā)明公開(kāi)了集成電路領(lǐng)域的一種輸出短路檢測(cè)電路，包括檢測(cè)模塊和比較模塊，所述的檢測(cè)模塊由連接電源端VDD的檢測(cè)電路R1、第三NMOS管N3，以及與第一NMOS管N1的源極連接的反饋電阻R2串聯(lián)而成；所述第三NMOS管N3的源極接所述的反饋電阻R2，漏極接所述的檢測(cè)電阻R1，所述比較模塊連接所述第三NMOS管N3的漏極，接收檢測(cè)模塊輸出的檢測(cè)信號(hào)Vsen；所述比較模塊還接收參考電壓信號(hào)Vref，當(dāng)所述檢測(cè)信號(hào)Vsen的電位低于所述參考電壓信號(hào)Vref的電位時(shí)，所述比較模塊輸出高電平的指示信號(hào)Vsc。其技術(shù)效果是其能在驅(qū)動(dòng)電路處于飽和區(qū)驅(qū)動(dòng)模式時(shí)對(duì)驅(qū)動(dòng)電路進(jìn)行短路檢測(cè)而不發(fā)生檢測(cè)失效。
文檔編號(hào)G01R31/02GK103217615SQ20131010078
公開(kāi)日2013年7月24日 申請(qǐng)日期2013年3月27日 優(yōu)先權(quán)日2013年3月27日
發(fā)明者李淼 申請(qǐng)人:上海貝嶺股份有限公司