專利名稱：一種測試fpga開發(fā)板的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測試FPGA的技術(shù)，特別是指一種測試FPGA開發(fā)板的裝置和方法。
背景技術(shù)：
現(xiàn)場可編程門陣列(FPGA, Field Programmable Gate Array)開發(fā)板中包括兩個FPGA芯片，每一個FPGA芯片通常具有4個單連座，兩個FPGA芯片之間還可以通過4個互連座進行通信。現(xiàn)有技術(shù)存在如下問題:FPGA開發(fā)板中的管腳密集，間距小，非常容易出現(xiàn)焊接不良，而且FPGA開發(fā)板的金屬彈片經(jīng)過一段時間后會出現(xiàn)氧化，接觸不良，影響整個FPGA開發(fā)板的功能。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種測試FPGA開發(fā)板的裝置和方法，用于解決現(xiàn)有技術(shù)中，F(xiàn)PGA開發(fā)板中的管腳密集且間距小，容易出現(xiàn)焊接不良或者接觸不良的缺陷。為解決上述技術(shù)問題，本發(fā)明的實施例提供一種測試FPGA開發(fā)板的裝置，F(xiàn)PGA開發(fā)板包括FPGA芯片，裝·置包括:LED燈板，包括多個LED燈，每一個LED燈的負端接地，且連接一個對應(yīng)的LED管腳，LED燈在對應(yīng)的LED管腳處于高電位時點亮；其中，LED管腳，用于與FPGA開發(fā)板中高速座的通信管腳電連接，其中，高速座的通信管腳與FPGA芯片的功能管腳對應(yīng)電連接；測試單元，與FPGA開發(fā)板的JTAG 口連接，用于設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律，根據(jù)與所述功能管腳和通信管腳對應(yīng)的LED燈的亮滅得到功能管腳和通信管腳的導通情形。所述的裝置中，LED燈板包括至少一個LED區(qū)域；每一個LED區(qū)域中，LED管腳的排列與高速座中對應(yīng)的待測試區(qū)域中通信管腳的排列一致。所述的裝置中，測試單元包括:第一測試模塊，用于設(shè)置所有的功能管腳為高電位；或者，設(shè)置位于FPGA芯片的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位；第二測試模塊，用于設(shè)置位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相異。所述的裝置中，所述測試單元，還用于測試級聯(lián)的兩塊FPGA開發(fā)板時，與第二FPGA開發(fā)板的JTAG 口連接，第二 FPGA開發(fā)板的上方包括第一 FPGA開發(fā)板，第一 FPGA開發(fā)板通過互連座與第二 FPGA開發(fā)板級聯(lián)形成互連FPGA開發(fā)板；LED燈板，與第一 FPGA開發(fā)板的高速座連接。所述的裝置中，測試單元還包括:第三測試模塊，用于設(shè)置第二 FPGA開發(fā)板的所有的功能管腳為高電位；或者，設(shè)置第二FPGA開發(fā)板的位于FPGA芯片的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位；第四測試模塊，用于設(shè)置第二 FPGA開發(fā)板的位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相異。所述的裝置中，測試單元包括:第一測試結(jié)果判定模塊，與第一測試模塊連接，用于當功能管腳處于高電位，且對應(yīng)的LED燈不亮時，判定該功能管腳處，或者與該功能管腳連接的通信管腳處有斷路，當功能管腳處于高電位，且對應(yīng)的LED燈閃爍時，判定該功能管腳處，或者與該功能管腳連接的通信管腳處有虛焊，第二測試結(jié)果判定模塊，與第二測試模塊連接，用于當相鄰的功能管腳對應(yīng)的LED燈始終點亮時，判定所述相鄰的功能管腳處，或者與該功能管腳連接的相鄰的通信管腳處有短路。 一種測試FPGA開發(fā)板的方法，F(xiàn)PGA開發(fā)板包括FPGA芯片，方法包括:在LED燈板中，設(shè)置每一個LED管腳連接一個對應(yīng)的LED燈，全部LED燈的負端接地，LED燈在對應(yīng)的LED管腳處于高電位時點亮；設(shè)置LED管腳的排列與FPGA開發(fā)板中高速座的通信管腳的排列一致，支持與通信管腳實現(xiàn)電連接；將高速座的通信管腳與FPGA芯片的功能管腳對應(yīng)電連接；通過FPGA開發(fā)板的JTAG 口設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律。所述的方法中，將第一 FPGA開發(fā)板設(shè)置于第二 FPGA開發(fā)板的上方，并通過互連座與第二 FPGA開發(fā)板級聯(lián)，形成互連FPGA開發(fā)板。所述的方法中，通過FPGA開發(fā)板的JTAG 口設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律，具體包括:在第一測試場景中，設(shè)置所有的功能管腳為高電位；或者，在第二測試場景中，設(shè)置位于FPGA芯片的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位；或者，在第三測試場景中，設(shè)置位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相異。 所述的方法中，在第一測試場景或者第二測試場景中，當功能管腳處于高電位，且對應(yīng)的LED燈不亮時，該功能管腳處，或者與該功能管腳連接的通信管腳處有斷路，當功能管腳處于高電位，且對應(yīng)的LED燈閃爍時，該功能管腳處，或者與該功能管腳連接的通信管腳處有虛焊，在第三測試場景中，當相鄰的功能管腳對應(yīng)的LED燈始終點亮時，所述相鄰的功能管腳處，或者與該功能管腳連接的相鄰的通信管腳處有短路。本發(fā)明的上述技術(shù)方案的有益效果如下:LED燈板中LED管腳的排列與FPGA開發(fā)板中的通信管腳的排列一致，保證了能夠?qū)Ω咚僮乃型ㄐ殴苣_進行測試，又通信管腳與FPGA芯片的功能管腳是一一對應(yīng)的，當功能管腳根據(jù)導通規(guī)律在高電位與低電位之間切換時，LED燈板中對應(yīng)于功能管腳的LED燈會點亮或滅掉，完成了對該處功能管腳/通信管腳是否接觸良好的檢測。


圖1表示一種測試FPGA開發(fā)板的裝置的結(jié)構(gòu)示意圖；圖2表示LED燈板與LED燈連接的結(jié)構(gòu)示意圖；圖3表示FPGA開發(fā)板中兩個FPGA芯片通過互連座級聯(lián)的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖及具體實施例進行詳細描述。本發(fā)明實施例提供一種測試FPGA開發(fā)板的裝置，如圖1所示，F(xiàn)PGA開發(fā)板包括FPGA芯片，裝置包括:
LED燈板，包括多個LED管腳，每一個LED管腳連接一個對應(yīng)的LED燈，全部LED燈的負端接地，LED燈在對應(yīng)的LED管腳處于高電位時點亮；LED管腳的排列與FPGA開發(fā)板中高速座的通信管腳的排列一致，支持與通信管腳實現(xiàn)電連接；高速座的通信管腳與FPGA芯片的功能管腳對應(yīng)電連接；測試單元，與FPGA開發(fā)板的聯(lián)合測試行動小組(JTAG，聯(lián)合測試行動小組)口連接，用于設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律。應(yīng)用所提供的技術(shù)，LED燈板中LED管腳的排列與FPGA開發(fā)板中的通信管腳的排列一致，保證了能夠?qū)Ω咚僮乃型ㄐ殴苣_進行測試，又通信管腳與FPGA芯片的功能管腳是一一對應(yīng)的，當功能管腳根據(jù)導通規(guī)律在高電位與低電位之間切換時，LED燈板中對應(yīng)于功能管腳的LED燈會點亮或滅掉，完成了對該處功能管腳/通信管腳是否接觸良好的檢測。每塊待測的FPGA開發(fā)板上有兩顆FPGA芯片，測試兩顆FPGA芯片的功能管腳的方式有兩種:采用單連座，與一顆FPGA芯片相連，挨個測試單連座的各個通信管腳；采用互連座，分別與兩顆FPGA芯片(FPGA1和FPGA2)相連，這時需要分時測試。單連座和互連座統(tǒng)稱為高速座，S卩，高速座包括單連座和互連座。如圖1所示，F(xiàn)PGA板上的單連座和互連座均有120個通信管腳。LED燈板具有一個包含120個LED管腳的母頭，母頭可以插在單連座或互連座上；母頭的每個LED管腳均電連接一個LED燈，LED燈通過電阻接地，當FPGA板上一個管腳的信號置高時，由于LED管腳與通信管腳是電連接的，因此與該通信管腳通過LED管腳相連的LED燈會點亮。分時測試過程中-測試單元通過FPGAl執(zhí)行測試時，F(xiàn)PGA2斷開控制，然后斷開FPGA1，測試單元通過FPGA2執(zhí)行測試，這是一個最簡的測試系統(tǒng)，即一個雙FPGA芯片的FPGA開發(fā)板+ —個LED燈板，能夠?qū)PGAl和FPGA2通過互連座同時測試，若測試的結(jié)果表示正常，則表示兩顆FPGA能夠正常互連并工作。在一個優(yōu)選實施例中，LED燈板包括至少一個LED區(qū)域，高速座中包括至少一個待測試區(qū)域；每一個LED區(qū)域中，LED管腳的排列與對應(yīng)的待測試區(qū)域中管腳的排列一致。LED燈板中，LED區(qū)域的數(shù)目應(yīng)用與FPGA開發(fā)板中劃分的待測試區(qū)域的數(shù)目相符。不失一般性，將FPGA芯片的功能管腳分為三個部分，對應(yīng)地，高速座也需要劃分為三個待測試區(qū)域，每一個待測試區(qū)域中包含若干個通信管腳，這些通信管腳與FPGA芯片的功能管腳是一一對應(yīng)的；LED燈板也相應(yīng)的包括三個LED區(qū)域，可以分別稱為:第一燈座、第二燈座和第三燈座。一個LED區(qū)域中，LED管腳的排列與對應(yīng)的待測試區(qū)域中通信管腳的排列應(yīng)當是一致的，又由于這些通信管腳與FPGA芯片的功能管腳是一一對應(yīng)的，因此，實際上是同時測試了功能管腳和通信管腳的狀態(tài)。測試單元用于存放控制代碼，在控制代碼中設(shè)置各個功能管腳的導通規(guī)律，通常，在控制代碼中設(shè)置I代表高電位，設(shè)置O代表低電位； 導通規(guī)律包括:在一個測試周期內(nèi)，在前半個周期，設(shè)置FPGA開發(fā)板中一部分或者全部的功能管腳為高電位，并在后半個周期，設(shè)置FPGA開發(fā)板中一部分或者全部的功能管腳為低電位，反之也然；進一步地，在前半個周期，規(guī)律性的設(shè)置FPGA開發(fā)板中第一部分的功能管腳為高電位，此時，剩余的第二部分功能管腳為低電位，并在后半個周期，規(guī)律性的設(shè)置FPGA開發(fā)板中第一部分的功能管腳為低電位，此時，剩余的第二部分功能管腳為低電位。測試單元與FPGA開發(fā)板的JTAG 口連接，包括不同的測試模塊。在一個優(yōu)選實施例中，測試單元包括:第一測試模塊，用于設(shè)置所有的功能管腳為高電位；或者，設(shè)置位于FPGA芯片的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位；第二測試模塊，用于設(shè)置位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相異。若LED燈板中包括多個LED區(qū)域，高速座中包括對應(yīng)數(shù)目多個待測試區(qū)域，則FPGA芯片對應(yīng)著同樣數(shù)目個功能管腳測試區(qū)。則第一測試模塊，具體用于設(shè)置功能管腳測試區(qū)中所有的功能管腳為高電位；或者，設(shè)置功能管腳測試區(qū)中位于FPGA芯片的第一側(cè)的所有的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的所有的功能管腳為低電位；或者，設(shè)置位于FPGA芯片的第二側(cè)的功能管腳為高電位，同時，設(shè)置位于第一側(cè)的功能管腳為低電位。第二測試模塊，具體用于設(shè)置功能管腳測試區(qū)中位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相異。采用第一測試模塊，可以檢測FPGA開發(fā)板的斷路或者虛焊問題，若FPGA開發(fā)板存在斷路的通信管腳/功能管腳，則無論給予高電位或者低電位，對應(yīng)的LED燈均不會點亮。若FPGA開發(fā)板存在虛焊的通信管腳/功能管腳，則對應(yīng)的LED燈在通信管腳/功能管腳處于高電位時會出現(xiàn)閃爍。第一測試模向所有的功能管腳同時寫入高電位或低電位，若FPGA開發(fā)板沒有任何故障，LED燈板上所有燈應(yīng)當在同時處于高電位時同時點亮，以及在同時處于低電位時同時滅?；蛘撸谝粶y試模塊向第一側(cè)的所有的功能管腳同時寫入高電位，LED燈板上與第一側(cè)對應(yīng)的所有LED燈應(yīng)當在同時處于高電位時同時點亮,與此同時，第一測試模塊還需要向第二側(cè)的所有的功能管腳同時寫入低電位，LED燈板上與第二側(cè)對應(yīng)的所有LED燈應(yīng)當在同時處于低電位時同時滅。FPGA開發(fā)板中，相鄰的功能管腳有可能短路，此時若仍然采用第一測試模塊，則因為所有的LED燈同時點亮和滅，無法發(fā)現(xiàn)短路故障，因此需要采用第二測試模塊，周期性切換每個功能管腳的電位，以此判斷FPGA開發(fā)板是否存在功能管腳間短路。通常短路的功能管腳發(fā)生在同側(cè)相鄰的功能管腳之間，因此第二測試模塊中將同側(cè)相鄰的功能管腳置為不同的電位既可，例如，如圖2所示，當功能管腳01為” I” (表示高電位)時，同側(cè)相鄰的功能管腳03置為”0” (表示低電位)。 在LED燈板上，測試開始后，若FPGA開發(fā)板沒有短路缺陷和斷路缺陷，功能管腳01和功能管腳03對應(yīng)的LED燈應(yīng)當是時刻一亮一滅。同側(cè)的LED燈會交替亮滅，此時，周期性的將功能管腳的電位改變?yōu)橄喾礌顟B(tài)， 則每個LED燈都會出現(xiàn)亮滅交替，即原來點亮的LED燈會滅，原來滅掉的LED燈會點亮。如圖2所示，若FPGA開發(fā)板沒有短路缺陷，功能管腳01和功能管腳03對應(yīng)的LED燈應(yīng)當是一亮一滅，當功能管腳Ol和功能管腳03之間短路時，兩者的電位是時刻相同的，若任意一個功能管腳處于高電位，這時會發(fā)現(xiàn)兩個功能管腳同時亮，而當這兩個功能管腳狀態(tài)反轉(zhuǎn)時，因始終有一個功能管腳處于高電位，因此兩個LED燈也始終點亮。如圖2所示，當這兩個功能管腳-功能管腳01或者功能管腳03斷路時，斷路的功能管腳對應(yīng)的LED燈一直不亮。采用第一測試模塊同樣也可以檢測到斷路。上述實施例以功能管腳為例，描述了檢測功能管腳是否存在焊接缺陷的工作原理，同理，由于高速座的通信管腳與FPGA芯片的功能管腳是一一對應(yīng)的，因此實際上，檢測高速座的通信管腳是否存在焊接缺陷的工作原理與在測試擴展的FPGA開發(fā)板的過程中，將多個FPGA開發(fā)板進行級聯(lián)后，采用一個LED燈板測試兩個FPGA開發(fā)板之間的互連座在連接時的導通情況，這一測試模式的前提是每層的FPGA開發(fā)板均完成了最小系統(tǒng)測試。以兩層的FPGA開發(fā)板為例:將LED燈板放在頂層的FPGA開發(fā)板的互連座上，采用底層的FPGA開發(fā)板控制互連座處的電位，觀測LED燈板的情況。在一個優(yōu)選實施例中，如圖3所示，第一 FPGA開發(fā)板位于第二 FPGA開發(fā)板的上方，通過互連座與第二 FPGA開發(fā)板級聯(lián)形成互連FPGA開發(fā)板；LED燈板，與第一 FPGA開發(fā)板的高速座連接；所述測試單元，與第二 FPGA開發(fā)板的JTAG 口連接。通過互連座將第一 FPGA開發(fā)板和第二 FPGA開發(fā)板進行級聯(lián)，將測試LED燈板放在第一 FPGA開發(fā)板之上，通過下層的第一 FPGA開發(fā)板控制互連FPGA開發(fā)板。

在一個優(yōu)選實施例中，測試單元還包括:第三測試模塊，用于設(shè)置第二 FPGA開發(fā)板的所有的功能管腳為高電位；或者，設(shè)置第二 FPGA開發(fā)板的位于FPGA芯片的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位；第四測試模塊，用于設(shè)置第二 FPGA開發(fā)板的位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相異。觀測LED燈板的情況，LED燈出現(xiàn)的不正?，F(xiàn)象表明存在連接/焊接故障，需要檢測對應(yīng)的高速座是否有老化、損壞或者接觸不緊密的情況。本發(fā)明實施例提供一種測試FPGA開發(fā)板的方法，F(xiàn)PGA開發(fā)板包括FPGA芯片，方法包括:在LED燈板中，設(shè)置每一個LED管腳連接一個對應(yīng)的LED燈，全部LED燈的負端接地，LED燈在對應(yīng)的LED管腳處于高電位時點亮；設(shè)置LED管腳的排列與FPGA開發(fā)板中高速座的通信管腳的排列一致，支持與通信管腳實現(xiàn)電連接；將高速座的通信管腳與FPGA芯片的功能管腳對應(yīng)電連接；通過FPGA開發(fā)板的JTAG 口設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律。 在LED燈板中，設(shè)置每一個LED管腳有一個對應(yīng)的LED燈，全部LED燈的負端接地，其中，每一個LED燈在對應(yīng)的LED管腳處于高電位時點亮；設(shè)置LED管腳的排列與FPGA開發(fā)板中高速座的通信管腳的排列一致，支持與通信管腳實現(xiàn)電連接；
將高速座的通信管腳與FPGA芯片的功能管腳對應(yīng)電連接；通過FPGA開發(fā)板的JTAG 口設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律。在一個優(yōu)選實施例中，將第一 FPGA開發(fā)板設(shè)置于第二 FPGA開發(fā)板的上方,并通過互連座與第二 FPGA開發(fā)板級聯(lián)，形成互連FPGA開發(fā)板。在一個優(yōu)選實施例中，通過FPGA開發(fā)板的JTAG 口設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律，具體包括:在第一測試場景中，設(shè)置所有的功能管腳為高電位；或者，在第二測試場景中，設(shè)置位于高速座的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位；或者，在第三測試場景中，設(shè)置位于高速座的同一側(cè)的相鄰的功能管腳的電位相
巳在一個優(yōu)選實施例中，在第一測試場景或者第二測試場景中，當功能管腳處于高電位，且對應(yīng)的LED燈不亮時，該功能管腳處，或者與該功能管腳連接的通信管腳處有斷路，當功能管腳處于高電位，且對應(yīng)的LED燈閃爍時，該功能管腳處，或者與該功能管腳連接的通信管腳處有虛焊，在第三測試場景中，當相鄰的功能管腳對應(yīng)的LED燈始終點亮時，所述相鄰的功能管腳處，或者與該功能管腳連接的相鄰的通信管腳處有短路。采用本方案 之后的優(yōu)勢是:采用一個包含LED燈板的簡單裝置，LED燈板中LED管腳的排列與FPGA開發(fā)板中的通信管腳的排列一致，保證了能夠?qū)Ω咚僮乃型ㄐ殴苣_進行測試，又通信管腳與FPGA芯片的功能管腳是一一對應(yīng)的，當功能管腳根據(jù)導通規(guī)律在高電位與低電位之間切換時，LED燈板中對應(yīng)于功能管腳的LED燈會點亮或滅掉，能測試出FPGA開發(fā)板可能出現(xiàn)的硬件連接故障，成本低，反映直觀，操作簡便。以上所述是本發(fā)明的優(yōu)選實施方式，應(yīng)當指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種測試FPGA開發(fā)板的裝置，其特征在于，F(xiàn)PGA開發(fā)板包括FPGA芯片， 裝置包括: LED燈板，包括多個LED燈，每一個LED燈的負端接地，且連接一個對應(yīng)的LED管腳，LED燈在對應(yīng)的LED管腳處于高電位時點亮； 其中，LED管腳，用于與FPGA開發(fā)板中高速座的通信管腳電連接，其中，高速座的通信管腳與FPGA芯片的功能管腳對應(yīng)電連接； 測試單元，與FPGA開發(fā)板的JTAG 口連接，用于設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律，根據(jù)與所述功能管腳和通信管腳對應(yīng)的LED燈的亮滅得到功能管腳和通信管腳的導通情形。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，LED燈板包括至少一個LED區(qū)域； 每一個LED區(qū)域中 ，LED管腳的排列與高速座中對應(yīng)的待測試區(qū)域中通信管腳的排列—致。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，測試單元包括: 第一測試模塊，用于設(shè)置所有的功能管腳為高電位；或者，設(shè)置位于FPGA芯片的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位； 第二測試模塊，用于設(shè)置位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相異。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于， 所述測試單元，還用于測試級聯(lián)的兩塊FPGA開發(fā)板時，與第二 FPGA開發(fā)板的JTAG 口連接，第二 FPGA開發(fā)板的上方包括第一 FPGA開發(fā)板，第一 FPGA開發(fā)板通過互連座與第二FPGA開發(fā)板級聯(lián)形成互連FPGA開發(fā)板； LED燈板，與第一 FPGA開發(fā)板的高速座連接。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，測試單元還包括: 第三測試模塊，用于設(shè)置第二 FPGA開發(fā)板的所有的功能管腳為高電位；或者，設(shè)置第二 FPGA開發(fā)板的位于FPGA芯片的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位； 第四測試模塊，用于設(shè)置第二 FPGA開發(fā)板的位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相異。
6.根據(jù)權(quán)利要求3所述的裝置，其特征在于，測試單元包括: 第一測試結(jié)果判定模塊，與第一測試模塊連接，用于當功能管腳處于高電位，且對應(yīng)的LED燈不亮時，判定該功能管腳處，或者與該功能管腳連接的通信管腳處有斷路， 當功能管腳處于高電位，且對應(yīng)的LED燈閃爍時，判定該功能管腳處，或者與該功能管腳連接的通信管腳處有虛焊， 第二測試結(jié)果判定模塊，與第二測試模塊連接，用于當相鄰的功能管腳對應(yīng)的LED燈始終點亮時，判定所述相鄰的功能管腳處，或者與該功能管腳連接的相鄰的通信管腳處有短路。
7.一種測試FPGA開發(fā)板的方法，其特征在于，F(xiàn)PGA開發(fā)板包括FPGA芯片， 方法包括: 在LED燈板中，設(shè)置每一個LED管腳連接一個對應(yīng)的LED燈，全部LED燈的負端接地，LED燈在對應(yīng)的LED管腳處于高電位時點亮；設(shè)置LED管腳的排列與FPGA開發(fā)板中高速座的通信管腳的排列一致，支持與通信管腳實現(xiàn)電連接； 將高速座的通信管腳與FPGA芯片的功能管腳對應(yīng)電連接； 通過FPGA開發(fā)板的JTAG 口設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于， 將第一 FPGA開發(fā)板設(shè)置于第二 FPGA開發(fā)板的上方，并通過互連座與第二 FPGA開發(fā)板級聯(lián)，形成互連FPGA開發(fā)板。
9.根據(jù)權(quán)利要求7或者8所述的方法，其特征在于，通過FPGA開發(fā)板的JTAG口設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律，具體包括: 在第一測試場景中，設(shè)置所有的功能管腳為高電位； 或者，在第二測試場景中，設(shè)置位于FPGA芯片的第一側(cè)的功能管腳為高電位，同時，設(shè)置位于第二側(cè)的功能管腳為低電位； 或者，在第三測試場景中，設(shè)置位于FPGA芯片的同一側(cè)的相鄰的功能管腳的電位相巳
10.根據(jù)權(quán)利要求9所述的方法，其特征在于， 在第一測試場景或者第二測試場景中，當功能管腳處于高電位，且對應(yīng)的LED燈不亮時，該功能管腳處，或者與該功 能管腳連接的通信管腳處有斷路， 當功能管腳處于高電位，且對應(yīng)的LED燈閃爍時，該功能管腳處，或者與該功能管腳連接的通信管腳處有虛焊， 在第三測試場景中，當相鄰的功能管腳對應(yīng)的LED燈始終點亮時，所述相鄰的功能管腳處，或者與該功能管腳連接的相鄰的通信管腳處有短路。
全文摘要
本發(fā)明實施例提供一種測試FPGA開發(fā)板的裝置和方法，包括LED燈板，每一個LED燈的負端接地，連接一個對應(yīng)的LED管腳，LED燈在對應(yīng)的LED管腳處于高電位時點亮；LED管腳，用于與FPGA開發(fā)板中高速座的通信管腳電連接，其中，高速座的通信管腳與FPGA芯片的功能管腳對應(yīng)電連接；測試單元，與FPGA開發(fā)板的JTAG口連接，用于設(shè)置FPGA芯片的各個功能管腳的導通規(guī)律，根據(jù)與功能管腳和通信管腳對應(yīng)的LED燈的亮滅得到功能管腳和通信管腳的導通情形。當功能管腳根據(jù)導通規(guī)律在高電位與低電位之間切換時，LED燈板中對應(yīng)于功能管腳的LED燈會點亮或滅掉，完成對該處功能管腳/通信管腳是否接觸良好的檢測。
文檔編號G01R31/02GK103217618SQ20131013189
公開日2013年7月24日 申請日期2013年4月16日 優(yōu)先權(quán)日2013年4月16日
發(fā)明者林艷芳 申請人:青島中星微電子有限公司