對基于掃描的測試減小掃描移位時局部級峰值功率的系統(tǒng)的制作方法
【專利摘要】提供了用于實施基于掃描的測試的方法。方法包括使用操作在第一頻率的第一時鐘信號將掃描數(shù)據(jù)從多個I/O端口串行路由到集成電路的多個分區(qū)，其中每個分區(qū)包括多個內(nèi)部掃描鏈。方法還包括并行化掃描數(shù)據(jù)以供應(yīng)到內(nèi)部掃描鏈中。此外，方法包括使用第一時鐘信號來生成操作在第二頻率的多個第二時鐘信號，其中每個分區(qū)分別接收多個第二時鐘信號中相應(yīng)的一個并且其中多個第二時鐘信號被交錯，其中每個在不同的時間實施脈沖。最后，方法包括以第二頻率將掃描數(shù)據(jù)移入到多個分區(qū)的內(nèi)部掃描鏈中。
【專利說明】對基于掃描的測試減小掃描移位時局部級峰值功率的系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]根據(jù)本發(fā)明的實施例總體上涉及測試集成電路，更具體地涉及在集成電路上實施基于掃描的測試。
【背景技術(shù)】
[0002]集成電路或者電路組合通常包括在內(nèi)部生成或者由外部控制的一個或多個時鐘。每個時鐘都經(jīng)由偏斜最小化網(wǎng)絡(luò)分布到存儲單元集，其將時鐘脈沖在幾乎相同的時間傳遞到所有存儲單元。這樣的時鐘、其相關(guān)的存儲單元以及由存儲單元界定的組合邏輯框形成時鐘域。
[0003]電路的掃描測試是眾所周知的并且是最廣泛使用的用于測試集成電路的可測試性設(shè)計(DFT)技術(shù)。其用可以鏈接以形成一個或多個掃描鏈的掃描單元來代替所有或部分原始存儲單元?；趻呙璧募呻娐坊蛘唠娐方M合可以通過對移位周期隨后是捕獲周期進(jìn)行重復(fù)來進(jìn)行測試。在移位周期，將偽隨機或者預(yù)定測試刺激源(stimuli)移位到所有掃描鏈中，使得其輸出作為可控制的主要輸入。在捕獲周期，將測試響應(yīng)鎖存在一些或所有掃描鏈中，使得其輸入作為可觀察的主輸出，因為捕獲到掃描鏈中的值可以在下一個周期移位輸出。
[0004]基于掃描的測試由于測試設(shè)備的高資本投入以及可能要求大量的時間來運行因此是昂貴的。用于基于掃描的測試的測試時間取決于測試運行得多快以及測試的容量，例如測試圖案的大小。由于對于減小基于掃描的測試的測試成本和優(yōu)化集成電路發(fā)布的周轉(zhuǎn)期的高要求，因此掃描移位(scan shift)操作需要在不斷提高的時鐘速度下運行。通常掃描移位操作測試時間是芯片所需的總測試時間的50%到75%。
[0005]在較高的時鐘速度下運行移位操作有助于減小總體測試時間。然而，這可能造成功率問題，其導(dǎo)致觸發(fā)器和門在不適當(dāng)電源條件下的不正確表現(xiàn)。這可能造成由于測試下的硅的電或熱應(yīng)力的誤報，其可能導(dǎo)致顯著的成品率損失。因此，測試系統(tǒng)的使用者別無選擇，只有將低時鐘速度以最小化功率相關(guān)的問題，這導(dǎo)致更長的測試時間。
[0006]舉例來說，在移位周期期間所有測試刺激源同時移位到觸發(fā)器中，從而造成芯片上的所有觸發(fā)器在大致相同的時間切換。這造成相當(dāng)高的峰值電流，導(dǎo)致電壓由于導(dǎo)軌電阻而從電源導(dǎo)軌下降。因為峰值電流的要求而導(dǎo)致電壓下降，因此提供給芯片的電壓不在芯片的期望操作范圍內(nèi)，這可能造成其發(fā)生故障。另外，如果掃描移位操作繼續(xù)運行在這些高的操作頻率下，那么芯片上的觸發(fā)器最終會開始出故障。與掃描移位模式相比，在正常功能模式期間將芯片運行在較高的頻率下是沒問題的，這是因為在正常功能模式期間不期望所有觸發(fā)器都在相同時間切換。
[0007]此外，由于在測試掃描移位操作期間的非常高的翻轉(zhuǎn)率和邏輯活動，無論有無測試壓縮，在掃描測試期間的動態(tài)功率消耗總是高于功能模式。超出所設(shè)計用于芯片和封裝的峰值功率，在測試期間可能導(dǎo)致過高熱量耗散，其可能損壞封裝。所增加的動態(tài)功耗可能造成芯片中的穩(wěn)定性問題，這可能導(dǎo)致芯片隨后在實際應(yīng)用中的故障。
【發(fā)明內(nèi)容】

[0008]因此，需要允許掃描移位操作在高速時鐘速度下快速運行，同時減小在DFT期間由于掃描移位模式期間高速翻轉(zhuǎn)率和邏輯活動造成的峰值功率問題的系統(tǒng)。另外進(jìn)行掃描測試模式功率監(jiān)控，以避免在生產(chǎn)測試期間測試模式下對功率分布網(wǎng)絡(luò)加壓是必要的。本發(fā)明的實施例提供用于減小掃描移位模式期間的峰值功率問題的方法和系統(tǒng)。根據(jù)本發(fā)明的一個實施例，使用跨各種電路域的分區(qū)級的移位時鐘交錯，以減小掃描移位模式期間的高于可接受的峰值功率幅度，從而允許掃描移位操作運行在較高的時鐘速度，其最終轉(zhuǎn)而減小生產(chǎn)測試期間的總體測試時間。
[0009]在一個實施例中，提供用于實施基于掃描的測試的方法。方法包括使用操作在第一頻率的第一時鐘信號，將掃描數(shù)據(jù)從多個I/o端口串行路由到集成電路的多個分區(qū)，其中多個分區(qū)的每個分區(qū)包括多個內(nèi)部掃描鏈。方法還包括并行化掃描數(shù)據(jù)以供應(yīng)每個分區(qū)中的內(nèi)部掃描鏈。此外，方法包括使用第一時鐘信號來生成操作在第二頻率的多個第二時鐘信號，其中每個分區(qū)分別接收多個第二時鐘信號中相應(yīng)的一個，并且其中多個第二時鐘信號被交錯，其中每個在不同的時間實施脈沖。最后，方法包括以第二頻率的速率將掃描數(shù)據(jù)移入(shift in)到多個分區(qū)的內(nèi)部掃描鏈中，其中多個分區(qū)的每個分區(qū)使用其接收的相應(yīng)的第二時鐘信號以實施移入。
[0010]在另一個實施例中，公開了用于實施基于掃描的測試的方法。方法包括使用操作在第一頻率的第一時鐘信號，將掃描數(shù)據(jù)從多個I/o端口串行路由到集成電路的多個分區(qū)，其中多個分區(qū)的每個分區(qū)包括多個內(nèi)部掃描鏈。此外，方法包括并行化掃描數(shù)據(jù)用于加載到每個分區(qū)中的內(nèi)部掃描鏈中。方法還包括使用第一時鐘信號來生成操作在第二頻率的多個第二時鐘信號，其中每個掃描鏈分別接收多個第二時鐘信號中相應(yīng)的一個并且其中多個第二時鐘信號被交錯，其中每個在不同的時間實施脈沖。最后，方法包括以第二頻率的速率將掃描數(shù)據(jù)移入到多個分區(qū)的內(nèi)部掃描鏈中，其中多個內(nèi)部掃描鏈的每一個使用其接收的相應(yīng)的第二時鐘信號以實施移入。
[0011]在另一個實施例中，公開了用于實施基于掃描的測試的系統(tǒng)。系統(tǒng)包括包括測試器處理器的計算機系統(tǒng)，其中測試器處理器通信地耦連到多個I/O端口。系統(tǒng)還包括包括多個分區(qū)的在測試下的集成電路，其中每個分區(qū)包括多個內(nèi)部掃描鏈，并且其中多個分區(qū)通信地耦連到多個I/O端口。此外，測試器處理器可操作為使用操作在第一頻率下的第一時鐘信號，將掃描數(shù)據(jù)從多個I/o端口串行地路由到多個分區(qū)。系統(tǒng)還包括多個門控單元，可操作為使用第一時鐘信號以生成操作在第二頻率下的多個第二時鐘信號，其中每個分區(qū)接收多個第二時鐘信號的各自的第二時鐘信號。此外，多個第二時鐘信號被交錯，其中每個在單獨的時間實施脈沖。最后，系統(tǒng)包括并行化模塊，可操作為并行化掃描數(shù)據(jù)用于加載到每個分區(qū)的內(nèi)部掃描鏈中，其中并行化模塊進(jìn)一步可操作為以第二頻率的速率將掃描數(shù)據(jù)移入到多個分區(qū)的內(nèi)部掃描鏈中，其中多個分區(qū)的每個分區(qū)使用其接收的相應(yīng)的第二時鐘信號以實施掃描數(shù)據(jù)的移入。
[0012]以下結(jié)合附圖更詳細(xì)的描述將提供對本發(fā)明的本質(zhì)和優(yōu)點的更好的理解。
【專利附圖】

【附圖說明】[0013]在附圖的圖中以示例而非限制的方式對本發(fā)明的實施例進(jìn)行說明，其中同樣的參考數(shù)字指代類似元件。
[0014]圖1是常規(guī)的基于掃描的測試的示范性掃描移位和掃描捕獲周期的時序圖。
[0015]圖2是常規(guī)的基于掃描的測試的在示范性掃描移位和掃描捕獲周期期間功率活動的時序圖。
[0016]圖3A是用于通過實現(xiàn)掃描時鐘交錯來減小峰值功率問題的示范性現(xiàn)有技術(shù)系統(tǒng)的示意圖。
[0017]圖3B是3A中的示范性現(xiàn)有技術(shù)系統(tǒng)的時序圖。
[0018]圖4A是能夠?qū)崿F(xiàn)本公開的實施例的、計算系統(tǒng)的示例的框圖。
[0019]圖4B是根據(jù)本發(fā)明的一個實施例的、本發(fā)明的實施例可以在其上實現(xiàn)的自動化測試設(shè)備裝置的示意圖。
[0020]圖5是能夠?qū)嵤┍景l(fā)明的實施例的、采用測試壓縮的SerDes掃描架構(gòu)的示例的框圖。
[0021]圖6是示出用于將時鐘路由為網(wǎng)狀結(jié)構(gòu)的示例性系統(tǒng)的示意圖。
[0022]圖7是示出了根據(jù)本發(fā)明一個實施例的、使用時鐘交錯控制邏輯來控制分區(qū)級移位時鐘交錯的不例性電路的聞層次不意圖。
[0023]圖8示出了根據(jù)本發(fā)明一個實施例的、用于使用圖7所示的時鐘交錯控制邏輯來控制分區(qū)級移位時鐘交錯的示例性電路的時序圖。
[0024]圖9是示出了根據(jù)本發(fā)明的一個實施例的、用于生成時鐘交錯使能用于每個分區(qū)掃描時鐘的、示例性交錯控制邏輯的細(xì)節(jié)的示意圖。
[0025]圖10是示出了根據(jù)本發(fā)明一個實施例的、用于每個分區(qū)掃描時鐘的示例性時鐘門控單元的示意框圖。
[0026]圖11描繪了根據(jù)本發(fā)明實施例的、針對基于掃描的測試，解除掃描移位周期期間在局部級的移位峰值功率問題的示例性過程的流程圖。
[0027]圖12是示出了根據(jù)本發(fā)明的一個實施例的、用于將測試時鐘和處理系統(tǒng)中的功能時鐘進(jìn)行復(fù)用的示例性電路的示意框圖。
[0028]圖13是示出了根據(jù)本發(fā)明的一個實施例的、用于將移位時鐘交錯到系統(tǒng)中的處理核心和L2C聞速緩存的不例性電路的不意框圖。
[0029]圖14是根據(jù)本發(fā)明一個實施例的、用于控制圖13所示的移位時鐘交錯的示例性電路的時序圖。
[0030]圖15描繪了根據(jù)本發(fā)明實施例的、針對基于掃描的測試解決在掃描移位周期期間在全局級的峰值功率問題的示例性過程的流程圖。
【具體實施方式】
[0031]現(xiàn)在將對本公開的各實施例加以詳細(xì)參考，其示例在附圖中示出。在結(jié)合這些實施例進(jìn)行描述的同時，應(yīng)理解它們并不意圖將本公開限定于這些實施例。相反，本公開意在涵蓋可以被包括在由所附權(quán)利要求所定義的本公開的精神和范圍內(nèi)的替代、修改或等同物。此外，在下面本公開的詳細(xì)描述中，將闡述大量具體細(xì)節(jié)以提供對本公開更徹底的理解。然而，應(yīng)理解本公開可以在沒有這些具體細(xì)節(jié)的情況下被實施。在其他示例中，未詳細(xì)描述公知的方法、算法、部件和電路以避免對本公開的各方面內(nèi)容造成不必要的混淆。
[0032]接下來的部分詳細(xì)描述以算法、邏輯框、處理以及對計算機存儲器內(nèi)數(shù)據(jù)比特進(jìn)行操作其他象征性表示來提出。這些描述和表示是由數(shù)據(jù)處理領(lǐng)域技術(shù)人員所使用的手段，以向本領(lǐng)域的其他技術(shù)人員最有效地傳達(dá)他們工作的實質(zhì)。在本應(yīng)用中，算法、邏輯框、處理等等，被設(shè)想為得出期望結(jié)果的步驟或指令的自洽序列。步驟利用物理量的物理操縱。通常，盡管不是必要地，這些量采用能在計算機系統(tǒng)中被存儲、轉(zhuǎn)移、組合、對比和另外操縱的電或磁信號的形式。已經(jīng)證明，主要是出于共同使用的原因，將這些信號稱為事務(wù)處理、比特、值、元素、符號、字符、樣本、像素等等有時是方便的。
[0033]然而應(yīng)該牢記，所有這些類似的術(shù)語是與合適的物理量相關(guān)聯(lián)的，并且僅僅是附屬于這些量的方便的標(biāo)簽。除非特別的聲明否則如從以下所述所明確的，應(yīng)該理解，貫穿本公開利用諸如“路由”、“生成”、“移位”、“串行化”、“并行化”、“分配”、“關(guān)聯(lián)”、“移動”、“存取”、“清除”、“確定”、“識別”、“高速緩存”、“維持”、“增量”等等術(shù)語的描述，是指計算機系統(tǒng)，或類似電子計算設(shè)備，或處理器(例如圖4A的系統(tǒng)110)的動作和過程(例如圖15的流程圖1500)。計算機系統(tǒng)或類似電子計算設(shè)備對計算機系統(tǒng)存儲器、寄存器或其他這樣的信息存儲、傳送或顯示設(shè)備中的表示物理量(電的)的數(shù)據(jù)進(jìn)行操作和變化。
[0034]本文描述的實施例可一般圍繞著存在于某一形式的計算機可讀存儲介質(zhì)上的計算機可執(zhí)行指令加以討論，諸如由一臺或多臺計算機或其他設(shè)備執(zhí)行的程序模塊。以示例的方式但非限制，計算機可讀存儲介質(zhì)可以包括非暫時性計算機可讀存儲介質(zhì)和通信介質(zhì)；非暫時性計算機可讀介質(zhì)包括除了暫時性傳播信號之外所有的計算機可讀介質(zhì)。通常，程序模塊包括例程、程序、對象、部件、數(shù)據(jù)結(jié)構(gòu)等等，其執(zhí)行特定任務(wù)或?qū)崿F(xiàn)特定的抽象數(shù)據(jù)類型。程序模塊的功能可以在各種實施例按照期望加以組合或分配。
[0035]計算機存儲介質(zhì)包括易失性和非易失性、可移動的和不可移動的以任何方法或技術(shù)實現(xiàn)的介質(zhì)，用于存儲信息諸如計算機可讀指令、數(shù)據(jù)結(jié)構(gòu)、程序模塊或其他數(shù)據(jù)。計算機存儲介質(zhì)包括但不限于，隨機存取存儲器(RAM)、只讀存儲器(ROM)、電可擦可編程ROM(EEPR0M)、閃速存儲器或其他存儲器技術(shù)、壓縮光盤ROM (⑶-ROM)、數(shù)字多用盤(DVD)或其他光學(xué)存儲、盒式磁帶、磁帶、磁盤存儲或其他磁性存儲設(shè)備、或任何其他可用來存儲期望信息并可訪問以重新得到這些信息的介質(zhì)。
[0036]通信介質(zhì)可體現(xiàn)計算機可執(zhí)行指令、數(shù)據(jù)結(jié)構(gòu)及程序模塊，并包括任何信息遞送介質(zhì)。以示例的方式但非限制于，通信介質(zhì)包括有線介質(zhì)諸如有線網(wǎng)絡(luò)或直接有線連接，以及無線介質(zhì)諸如聲頻、射頻(RF)、紅外線及其他無線介質(zhì)。以上的任意組合也可包括在計算機可讀介質(zhì)范圍內(nèi)。
[0037]圖4A是能夠?qū)崿F(xiàn)本公開的實施例的、測試器計算系統(tǒng)110的示例的框圖。計算系統(tǒng)110寬泛地代表任何能夠執(zhí)行計算機可讀指令的單或者多處理器計算設(shè)備或系統(tǒng)。計算機系統(tǒng)110的示例包括但不限于，工作臺、筆記本電腦、客戶側(cè)終端、服務(wù)器、分布式計算系統(tǒng)、手持設(shè)備或任何其他計算系統(tǒng)或設(shè)備。在其大多數(shù)基本配置中，計算系統(tǒng)110可以包括至少一個處理器114和系統(tǒng)存儲器116。
[0038]測試器處理器114通常代表任何類型或形式的、能處理數(shù)據(jù)或解釋并執(zhí)行指令的處理單元。在某些實施例中，處理器114可以從軟件應(yīng)用或模塊接收指令。這些指令可以使處理器114實施一個或多個本文描述和/或示出的示范性實施例的功能。[0039]系統(tǒng)存儲器116通常代表任何類型或形式的、能存儲數(shù)據(jù)和/或其他計算機可讀指令的易失性或非易失性存儲設(shè)備或介質(zhì)。系統(tǒng)存儲器116的示例包括但不限于，RAM、ROM、閃速存儲器或任何其他適合的存儲器設(shè)備。雖然不加以要求，但在某些實施例中計算系統(tǒng)110可以包括易失性存儲器單元(諸如，系統(tǒng)存儲器116)和非易失性存儲設(shè)備(諸如，主存儲設(shè)備132)這兩者。
[0040]計算系統(tǒng)110除處理器114和系統(tǒng)存儲器116外還可以包括一個或多個部件或元件。例如，在圖4A的實施例中，計算系統(tǒng)110包括存儲器控制器118、輸入/輸出(I/O)控制器120以及通信接口 122，它們每個都可以經(jīng)由通信基礎(chǔ)設(shè)施112互相連接。通信基礎(chǔ)設(shè)施112通常代表任何類型或形式的、能促進(jìn)計算設(shè)備中一個或多個組件之間通信的基礎(chǔ)設(shè)施。通信基礎(chǔ)設(shè)施112的示例包括但不限于，通信總線(諸如工業(yè)標(biāo)準(zhǔn)架構(gòu)(ISA)、外圍部件互連(PCI)、PCI Express (PCIe)或類似總線)和網(wǎng)絡(luò)。
[0041]存儲器控制器118通常代表任何類型或形式的、能處理存儲器或數(shù)據(jù)或者能控制計算系統(tǒng)110的一個或多個部件間通信的設(shè)備。舉例來說，存儲器控制器118可以經(jīng)由通信基礎(chǔ)設(shè)施112來控制處理器114、系統(tǒng)存儲器116及I/O控制器120之間的通信。
[0042]I/O控制器120通常代表任何類型或形式的、能協(xié)調(diào)和/或控制計算設(shè)備的輸入輸出功能的模塊。舉例來說，I/o控制器120可以控制或促進(jìn)計算系統(tǒng)110的一個或多個元件之間的數(shù)據(jù)的轉(zhuǎn)移，諸如處理器114、系統(tǒng)存儲器116、通信接口 122、顯示適配器126、輸入接口 130以及存儲接口 134。
[0043]通信接口 122寬泛地代表任何類型或形式的、能促進(jìn)示范性計算系統(tǒng)110和一個或多個附加設(shè)備之間通信的通信設(shè)備或適配器。舉例來說，通信接口 122可以促進(jìn)計算系統(tǒng)110和包括附加計算系統(tǒng)的私人或公共網(wǎng)絡(luò)之間的通信。通信接口 122的示例包括但不限于，有線網(wǎng)絡(luò)接口(諸如網(wǎng)絡(luò)接口卡)、無線網(wǎng)絡(luò)接口(諸如無線網(wǎng)絡(luò)接口卡)、調(diào)制解調(diào)器以及任何其他適合的接口。在一個實施例中，通信接口 122經(jīng)由至諸如因特網(wǎng)的網(wǎng)絡(luò)的直接鏈路提供了到遠(yuǎn)程服務(wù)器的直接連接。通信接口 122也可以通過任何其他適合的連接來間接提供這種連接。
[0044]通信接口 122也可以代表主機適配器，配置為經(jīng)由外部總線或通信通道來促進(jìn)計算系統(tǒng)110與一個或多個附加網(wǎng)絡(luò)或存儲設(shè)備之間的通信。主機適配器的示例包括但不限于，小型計算機系統(tǒng)接口(SCSI)主機適配器、通用串行總線(USB)主機適配器、IEEE (電氣與電子工程師協(xié)會)1394主機適配器、串行高級技術(shù)附件(SATA)和外部SATA (eSATA)主機適配器、高級技術(shù)附件(ATA)和并行ATA (PATA)主機適配器、光纖通道接口適配器、以太網(wǎng)適配器等等。通信接口 122也可以允許計算系統(tǒng)110參與分布式或遠(yuǎn)程計算。例如，通信接口 122可以從遠(yuǎn)程設(shè)備接收指令，或向遠(yuǎn)程設(shè)備發(fā)送指令用于執(zhí)行。
[0045]如圖4A所示，計算系統(tǒng)110還可以包括至少一個經(jīng)由顯示適配器126耦合到通信基礎(chǔ)設(shè)施112的顯示設(shè)備124。顯示設(shè)備124通常代表任何類型或形式的、能視覺顯示由顯示適配器126所轉(zhuǎn)發(fā)的信息的設(shè)備。類似地，顯示適配器126通常代表任何類型或形式的、配置為轉(zhuǎn)發(fā)圖形、文本和其他數(shù)據(jù)用于在顯示設(shè)備124上顯示的設(shè)備。
[0046]如圖4A所示，計算系統(tǒng)110也可包括至少一個經(jīng)由輸入接口 130耦合到通信基礎(chǔ)設(shè)施112的輸入設(shè)備128。輸入設(shè)備128通常代表任何類型或形式的、能向計算系統(tǒng)110提供計算機生成或人工生成的輸入的輸入設(shè)備。輸入設(shè)備128的示例包括但不限于，鍵盤、定位設(shè)備、語音識別設(shè)備、控制桿、觸摸屏、擴音器或任何其他輸入設(shè)備。
[0047]如圖4A所示，計算系統(tǒng)110也可包括主存儲設(shè)備132和經(jīng)由存儲接口 134耦合到通信基礎(chǔ)設(shè)施112的可選備用存儲設(shè)備133。存儲設(shè)備132和133通常代表任何類型或形式的、能存儲數(shù)據(jù)和/或其他計算機可讀指令的存儲設(shè)備或介質(zhì)。舉例來說，存儲設(shè)備132和133可以是磁盤驅(qū)動器(例如，所謂的硬盤驅(qū)動器)、軟盤驅(qū)動器、磁帶驅(qū)動器、光盤驅(qū)動器、閃盤驅(qū)動器等等。存儲接口 134通常代表任何類型或形式的、用來在存儲設(shè)備132和133與計算系統(tǒng)110的其他部件之間轉(zhuǎn)移數(shù)據(jù)的接口或設(shè)備。
[0048]在一個示例中，數(shù)據(jù)庫140可存儲在主存儲設(shè)備132內(nèi)。數(shù)據(jù)庫140可代表單個數(shù)據(jù)庫或計算設(shè)備的一部分，或者它可代表多個數(shù)據(jù)庫或計算設(shè)備。舉例來說，數(shù)據(jù)庫140可代表(存儲于)計算系統(tǒng)110的一部分，和/或圖2 (下文)中示范性網(wǎng)絡(luò)架構(gòu)200的一部分?；蛘?，數(shù)據(jù)庫140可代表(存儲于)一個或多個能被諸如計算系統(tǒng)110和/或部分網(wǎng)絡(luò)架構(gòu)200所訪問的物理上單獨的設(shè)備。
[0049]繼續(xù)參考圖4A，存儲設(shè)備132和133可配置為，對配置為存儲計算機軟件、數(shù)據(jù)或其他計算機可讀信息的可移動存儲單元進(jìn)行讀取和/或?qū)懭?。適合的可移動存儲單元的示例包括但不限于，軟盤、盒式磁帶、光盤、閃速存儲器設(shè)備等等。存儲設(shè)備132和133還可包括其他類似結(jié)構(gòu)或設(shè)備，以允許計算機軟件、數(shù)據(jù)或其他計算機可讀指令載入計算系統(tǒng)110。舉例來說，存儲設(shè)備132和133可配置為讀取和寫入軟件、數(shù)據(jù)或其他計算機可讀信息。存儲設(shè)備132和133還可以是計算系統(tǒng)110的一部分，或可以是通過其他接口系統(tǒng)訪問的單獨的設(shè)備。
[0050]許多其他設(shè)備或者子系統(tǒng)可以連接到計算系統(tǒng)110。相反，無需提供圖4A所示出的所有部件和設(shè)備以施行本文所述的實施例。以上所引用的設(shè)備和子系統(tǒng)還可以按照不同于圖4A所示的方式來互連。計算系統(tǒng)110還可以采用任何數(shù)目的軟件、固件和/或硬件配置。以舉例來說，本文公開的示范性實施例可在計算機可讀介質(zhì)上編碼為計算機程序(也稱作計算機軟件、軟件應(yīng)用、計算機可讀指令或計算機控制邏輯)。
[0051]包含計算機程序的計算機可讀介質(zhì)可載入計算系統(tǒng)110。存儲于計算機可讀介質(zhì)上的全部或部分計算機程序隨后可存儲于系統(tǒng)存儲器116和/或存儲設(shè)備132和133的各部分中。當(dāng)由處理器114執(zhí)行時，載入計算系統(tǒng)110中的計算機程序可使處理器114實施和/或作為實施本文描述和/或示出的示范性實施例的功能的手段。附加地或替代地，本文描述和/或示出的示范性實施例可在固件和/或硬件中實現(xiàn)。
[0052]以舉例來說，根據(jù)本發(fā)明的實施例的運行基于掃描的測試的計算機程序可以存儲在計算機可讀介質(zhì)上并且隨后存儲在系統(tǒng)存儲器116和/或存儲設(shè)備132和133的不同部分。當(dāng)計算機程序由處理器114執(zhí)行時，使得處理器114執(zhí)行和/或是用于實施實行本發(fā)明的基于掃描的測試的過程所需的功能的手段。
[0053]圖4B是根據(jù)本發(fā)明的一個實施例的、目前基于掃描的測試系統(tǒng)可以在上實現(xiàn)的自動化測試設(shè)備(ATE)裝置的示意圖。在一個實施例中，測試器計算系統(tǒng)110實施與參考圖4A所述的計算系統(tǒng)相同的功能，并且包括一個或多個鏈接的計算機。在其他實施例中，系統(tǒng)控制器通常只包括單個計算機。測試器計算系統(tǒng)110是總體系統(tǒng)控制單元，包括測試器處理器114，其運行負(fù)責(zé)指揮在測試下的經(jīng)連接的設(shè)備例如正在掃描測試的半導(dǎo)體芯片上的測試的用于ATE的軟件。[0054]通信器總線191提供測試器計算系統(tǒng)和測試器硬件之間的高速電子通信信道。通訊器總線還可以稱為背板、模塊連接使能器或者系統(tǒng)總線。物理上，通信器總線191是可能是電的或光的等高速、高帶寬多路連接總線。
[0055]測試器硬件181包括提供測試刺激源給在測試下的設(shè)備(DUT) 189和190并測量DUT對刺激源的反應(yīng)，并且將其與所期望的反應(yīng)進(jìn)行比較所需的電子和電氣部件和連接器的復(fù)雜集。在本發(fā)明中，DUT可以是多個正掃描測試的集成電路。
[0056]針對基于掃描的測試用于減小掃描移位期間局部級峰值功率的系統(tǒng)
[0057]本發(fā)明的實施例提供用于減小在掃描移位模式期間在局部級的峰值功率問題的方法和系統(tǒng)。根據(jù)本發(fā)明一個實施例，分區(qū)級移位時鐘交錯被用于減小在掃描移位模式期間在局部級的高于可接受峰值功率幅度，從而，允許掃描移位操作運行在較高的時鐘速度。在較高的時鐘速度運行掃描移位操作最終減小生產(chǎn)試驗期間的總體測試時間。
[0058]圖1是常規(guī)的基于掃描的測試的示范性掃描移位和掃描捕獲周期的時序圖?；趻呙璧臏y試是測試集成電路的操作的經(jīng)濟有效的方案，其包括諸如觸發(fā)器電路或者鎖存器的功能邏輯元件和寄存器元件，具有不同元件之間的功能互連。集成電路設(shè)計包括用于重新配置集成電路元件的互連的特定規(guī)范，使得在一個或多個輸入引腳串行進(jìn)入的測試數(shù)據(jù)信號可以沿不同于從一個寄存器元件到另一個的正常功能系統(tǒng)的路徑的掃描鏈移位(“掃描”)，以便將測試矢量的信號放置到需要的位置。這在圖1的時期Tl期間發(fā)生，其是掃描移位周期。當(dāng)由掃描進(jìn)入(ScanIn)信號矢量103代表的輸入通過脈沖時鐘(Clock)信號102掃描進(jìn)入時，掃描使能(ScanEnable)信號101被使能并且在該時間期間設(shè)定為高。
[0059]集成電路隨后臨時返回其正常功能系統(tǒng)配置一個或多個時鐘脈沖，以在給定測試矢量值，產(chǎn)生與來自集成電路中的正常邏輯功能的具體邏輯功能結(jié)果對應(yīng)的測試輸出。這些輸出在掃描捕獲周期T2被捕獲。施加兩個脈沖，啟動(Launch) 105和捕獲(Capture)106，以產(chǎn)生在集成電路中的觸發(fā)器和鎖存器的輸出處的具體邏輯功能的測試輸出。
[0060]在T3期間集成電路隨后回復(fù)到掃描移位配置，并移出(shift out)如圖1中由信號矢量掃描出(ScanOut) 104所代表的測試輸出，沿掃描鏈到在該處測試輸出可以被取回并與期望的結(jié)果進(jìn)行比較以診斷故障的一個或多個輸出引腳。
[0061]在較高的時鐘速度下運行掃描移位操作有助于減小總體測試時間。然而，如上所述，這可能造成集成電路中的觸發(fā)器和鎖存器同時切換導(dǎo)致的功率問題。針對基于掃描的測試，測試功率主要分為掃描鏈移位功率和掃描鏈捕獲功率。在掃描移位模式期間，移位時鐘應(yīng)用于貫穿掃描鏈加載掃描數(shù)據(jù)和卸載掃描數(shù)據(jù)。由于與功能模式相比的高的翻轉(zhuǎn)率和邏輯活動，平均的移位功率將支配掃描移位期間的散熱。另外過高峰值功率可能造成由于對于功率導(dǎo)軌的電壓下降的掃描鏈故障，并且導(dǎo)致上述的成品率損失。
[0062]圖2是常規(guī)的基于掃描的測試的在示范性掃描移位和掃描捕獲周期期間功率活動的時序圖。在掃描移位期間的峰值功率取決于在掃描時鐘255的激活沿上的相同時間時控的觸發(fā)器的數(shù)目。從圖2的功率分布圖250的表示可以看出，在時期201和203中的掃描移位周期期間所有觸發(fā)器一起翻轉(zhuǎn)導(dǎo)致過高峰值功率情況。這導(dǎo)致高于功率導(dǎo)軌上的可取的電壓下降，其降低設(shè)備速度并且可能造成誤報。另外這導(dǎo)致由于每個移位時鐘周期的多個過高功率峰值的高的平均移位功率。減小移位時鐘255的每激活沿所翻轉(zhuǎn)的觸發(fā)器的數(shù)目可以有效減小峰值功率。[0063]現(xiàn)有技術(shù)中存在的某些解決方案，用于通過使用可測試性設(shè)計(DFT)技術(shù)以及自動測試模式生成(ATPG)來處理圖2中所示的移位周期期間的功率問題的。所使用的各種DFT包括使用特定觸發(fā)器(flop)以在掃描移位期間禁用觸發(fā)器(flop)輸出、重新排序掃描鏈、掃描鏈分段和選擇性掃描鏈禁用。相鄰填充，O填充和I填充，是用于減小移位入功率的其他ATPG方法。
[0064]圖3A是用于通過實現(xiàn)掃描時鐘交錯來減小峰值功率問題的示范性現(xiàn)有技術(shù)系統(tǒng)的示意圖。圖3B是實現(xiàn)掃描時鐘交錯的圖3B中的示范性現(xiàn)有技術(shù)系統(tǒng)的時序圖。掃描時鐘交錯涉及偏置時鐘到集成電路中的不同的掃描鏈，使得可以在不同的時間對掃描鏈?zhǔn)┘用}沖。通過偏置時鐘到每個掃描鏈，時鐘交錯減少了在任何給定時間一起翻轉(zhuǎn)的觸發(fā)器的數(shù)目。例如，在圖3A的電路中，時鐘和輸出控制模塊380使用時鐘信號CK355以生成兩個時鐘信號CK1350和CK2351，其中CK2351是CK355的稍延遲版本。而CK1350和原始時鐘信號CK355相同。Ckl350用作用于掃描鏈301的掃描測試時鐘，而CK2351用作用于掃描鏈302的掃描測試時鐘。
[0065]因此當(dāng)CK1350施加脈沖時掃描輸入SI380加載到掃描鏈301，并且當(dāng)CK2351施加脈沖時掃描鏈302加載到掃描鏈302。另外，如圖3B所示，當(dāng)SanEnable390激活時，掃描鏈301和302交替在時期303和時期305加載和卸載。因此，通過在單獨的時間在兩個掃描鏈加載和卸載鎖存器和觸發(fā)器，解除了峰值問題。
[0066]本發(fā)明還涉及通過實現(xiàn)分區(qū)級移位時鐘交錯方案來解除掃描移位期間在局部級的峰值功率問題。本發(fā)明針對通過減小高速、高密度集成電路例如具有集成CPU的圖形芯片的基于掃描的邏輯測試期間的掃描移位峰值功率，來提高掃描移位速度。在一個實施例中，本發(fā)明是利用SerDes掃描架構(gòu)中的測試壓縮的掃描移位時鐘交錯技術(shù)。SerDes (串行化器/并行化器)是在高速通信中通常使用以補償有限的輸入/輸出(I/O)的功能框?qū)?。這些框在每個方向的串行數(shù)據(jù)和并行接口之間轉(zhuǎn)換數(shù)據(jù)。在SerDes掃描架構(gòu)中從極少的外部掃描I/O芯片引腳驅(qū)動多個掃描鏈。此外，由于使用SerDes架構(gòu)，將掃描數(shù)據(jù)應(yīng)用到這些掃描鏈所要求的I/O的數(shù)目減少。
[0067]圖5是能夠?qū)嵤┍景l(fā)明的實施例的、采用測試壓縮的SerDes掃描架構(gòu)的示例的框圖。采用測試壓縮，掃描鏈根據(jù)物理層次分組為分區(qū)。圖5示出集成電路的四個分區(qū)，分區(qū)O—分區(qū)3。每個集成電路分為數(shù)個不同的分區(qū)，每個分區(qū)包括自己的掃描鏈。每個分區(qū)例如圖5中的分區(qū)502從并行化模塊504接收數(shù)據(jù)并輸出數(shù)據(jù)到串行化模塊503。并行化模塊504從I/O端口 Scanln0509接收掃描數(shù)據(jù)，并且并行化在掃描移位輸入模式期間通過掃描數(shù)據(jù)管線501進(jìn)入的高速串行數(shù)據(jù)。將掃描數(shù)據(jù)從可以連接到測試下的集成電路的測試器計算系統(tǒng)110的處理器110驅(qū)動到I/O引腳上。
[0068]在一個實施例中，SerDes模塊可以是4位寬并且并行化支持1:4以及串行化支持4:1模式。在該實施例中，并行化模塊可以以達(dá)到分區(qū)中的內(nèi)部核心掃描鏈操作頻率的四倍頻率來取得進(jìn)入數(shù)據(jù)。例如，并行化器可以以250MHz接收到來的高速串行數(shù)據(jù)，并且以62.5MHz將數(shù)據(jù)供應(yīng)給分區(qū)中的內(nèi)部掃描鏈。在正常模式中，內(nèi)部掃描鏈運行在SerDes “4f”的l/4th的測試時鐘上。如圖5中所示，段511操作操作在“4f”時鐘頻率，而內(nèi)部掃描鏈例如掃描鏈515操作在段512內(nèi)的“If”時鐘頻率。因此，通過將數(shù)據(jù)并行化，并行化模塊允許分區(qū)內(nèi)的內(nèi)部掃描鏈在相比通過掃描數(shù)據(jù)管線501傳遞到分區(qū)的高速串行數(shù)據(jù)更低的頻率下運行。
[0069]類似，串行化模塊503將數(shù)據(jù)從操作在段512內(nèi)的“If ”時鐘頻率的內(nèi)部掃描鏈轉(zhuǎn)換到段513的“4f”時鐘頻率，使得其可以重新轉(zhuǎn)換回高速串行數(shù)據(jù)用于掃描移出。串行化器模塊530從掃描數(shù)據(jù)管線輸出數(shù)據(jù)到I/O端口 Scan0ut0508。在以上一個實施例中，對于掃描移出周期，串行器模塊503將把62.5MHz數(shù)據(jù)轉(zhuǎn)換回250MHz高速串行化輸出。
[0070]圖5所示的分區(qū)還實現(xiàn)用于內(nèi)部核心鏈的壓縮器和解壓縮器。解壓縮器507解壓縮并解碼從并行化器504所接收的數(shù)據(jù)，而壓縮器506壓縮將發(fā)送到串行器503的數(shù)據(jù)。
[0071]在常規(guī)的SerDes架構(gòu)中，相同的測試時鐘會驅(qū)動所有分區(qū)中的所有掃描鏈，其導(dǎo)致所有的掃描觸發(fā)器(flop) —起翻轉(zhuǎn)，并且如圖2所示增大了的測試時鐘的激活沿處的峰值功率。這造成針對功率導(dǎo)軌的電壓(或者IR)下降，其可能減慢電路導(dǎo)致誤報。另外圖5中的分區(qū)內(nèi)核分區(qū)周圍的功率導(dǎo)軌并未設(shè)計為經(jīng)得起這樣高的功率活動。
[0072]本發(fā)明通過偏移一定數(shù)目的掃描移位時鐘到每個分區(qū)中的掃描鏈，來解除SerDes掃描架構(gòu)中的峰值功率問題。這將一次允許來自一個分區(qū)的掃描鏈翻轉(zhuǎn)，同時來自其他分區(qū)的掃描鏈保持沉默。此外，這將允許一個分區(qū)加載掃描數(shù)據(jù)同時有效共享該分區(qū)周圍的功率導(dǎo)軌結(jié)構(gòu)，不造成顯著的IR下降。最后，這還將允許在較高頻率下的移位掃描鏈以減小測試時間，而不造成任何誤報。
[0073]然而，偏移每個分區(qū)中的掃描移位時鐘存在一些具體的困難，這是因為，由于相同的功能時鐘還復(fù)用到作為掃描測試時鐘的相同線上，因此增加延遲邏輯(“時鐘定時器”)還會影響電路的功能時序。另外由于用于每個分區(qū)的極高速的時鐘，引入延遲邏輯到時鐘路徑上可能增加用于時序收斂的時鐘的不確定要求。
[0074]使用延遲邏輯偏移掃描移位時鐘的另一個具體困難在于，在極高速CPU核心中時鐘被路由為網(wǎng)狀結(jié)構(gòu)并且不涉及常規(guī)的時鐘樹綜合體。例如，圖6是示出用于將時鐘路由為網(wǎng)狀結(jié)構(gòu)的示例性系統(tǒng)的示意圖。因此在每個分區(qū)添加延遲邏輯是不可能的。
[0075]在一個實施例中，本發(fā)明通過使用時鐘交錯控制邏輯來控制分區(qū)級移位時鐘交錯，以解決這些問題。圖7是示出根據(jù)本發(fā)明一個實施例的、使用時鐘交錯控制邏輯來控制分區(qū)級移位時鐘交錯的示例性電路的高層次示意圖。根據(jù)本發(fā)明的實施例，圖7的示例性電路對圖5中的具有四個分區(qū)的示例性SerDes系統(tǒng)的分區(qū)級移位時鐘交錯進(jìn)行控制。
[0076]根據(jù)本發(fā)明一個實施例，交錯控制模塊740包括用于生成用于四個分區(qū)掃描時鐘的每一個的時鐘交錯使能的交錯控制邏輯。模塊750是時鐘門控單元，其與交錯控制邏輯模塊740結(jié)合工作以生成用于在掃描移位模式期間對四個分區(qū)的每個中的內(nèi)部掃描鏈進(jìn)行時控的經(jīng)交錯的時鐘脈沖Clk0705、Clkl710、Clk2715和Clk3720。Clk0705路由到分區(qū)0，Clkl710路由到分區(qū)l，Clk2715路由到分區(qū)2并且Clk3720路由到分區(qū)3，其中分區(qū)O-分區(qū)3實質(zhì)上實施其在圖5中所進(jìn)行的相同的功能。在掃描移位模式期間ScanEnable725和shift_stagger_mode785 兩者被使能。
[0077]在一個實施例中，可以使用JTAG位來編程交錯控制模塊740，因此使用者可以配置分區(qū)將移入的序列。例如，如果使用者希望阻止在鄰近分區(qū)中的觸發(fā)器(flop)連續(xù)切換，那么使用者可以編程JTAG位以單獨出鄰近分區(qū)的移位周期。
[0078]圖8示出了根據(jù)本發(fā)明一個實施例的、用于使用圖7所示的時鐘交錯控制邏輯來控制分區(qū)級移位時鐘交錯的示例性電路的時序圖800。在一個實施例中，本發(fā)明利用SerDes掃描架構(gòu)“4f”時鐘以時控外部掃描鏈從芯片I/O例如圖5中的Scanln0509到并行化器模塊504，并且從串行化器模塊503到芯片I/O例如San0ut0508。圖8中SerDes4f時鐘780和內(nèi)部掃描鏈時鐘(Clk0705、Clkl710、Clk2715和Clk3720)的關(guān)系是4:1，如圖8的波形中所示。針對SerDes4f時鐘780的每四個時鐘脈沖，內(nèi)部掃描鏈測試時鐘的每個將僅實施一次脈沖，以允許經(jīng)并行化的數(shù)據(jù)被加載到掃描鏈并且經(jīng)串行化的數(shù)據(jù)正確移出掃描鏈。如圖7所示，每個分區(qū)級掃描測試時鐘使用時鐘門控單元750來進(jìn)行門控，同時當(dāng)ScanEnable725使能時，SerDes4f時鐘780是到這些時鐘門控單元的輸入。
[0079]再如圖8所不，在掃描移位期間，SanEnabIe725和shift_stagger_mode785兩者被使能。作為響應(yīng)，模塊740將生成四個時鐘交錯使能信號用每個分區(qū)時鐘。圖9是示出了根據(jù)本發(fā)明的一個實施例的、用于生成時鐘交錯使能用于每個分區(qū)掃描時鐘的、來自圖7的示例性交錯控制邏輯模塊740的細(xì)節(jié)的示意圖。模塊740中的控制邏輯創(chuàng)建四個交錯時鐘使能信號以用于控制每個區(qū)的時鐘門控單元。如圖9所示，在掃描移位期間，SanEnable725和Shif_Stagger_m0de785控制模塊740。當(dāng)兩個信號激活時，模塊740的電路系統(tǒng)創(chuàng)建用于每個分區(qū)時鐘的四個時鐘交錯使能信號(Stagger_clk_en0816、Stagger_clk_enl817、Stagger_clk_en2818、Stagger_clk_en3819)。這些時鐘交錯使能信號按以下方式控制時鐘門控單元750:使得SerDes4f時鐘780的每四個時鐘脈沖中的只一個時鐘脈沖被提供給分區(qū)O—分區(qū)3的四個分區(qū)的每一個的內(nèi)部掃描鏈。
[0080]圖8中的clk0705、clkl710、clk2715和clk3720信號的波形示出了，分區(qū)時鐘的每一個在SerDes4f時鐘780的每4個周期僅實施一次脈沖，并且分區(qū)時鐘被交錯使得四個分區(qū)中沒有任何一個被一起時控。交錯使能信號(如圖8所示的Stagger_clk_en0816、Stagger_clk_enl817>Stagger_clk_en2818>Stagger_clk_en3819)的每一個控制四個分區(qū)的每一個的時鐘門控單元，其依次允許每個分區(qū)中的掃描鏈在包括SerDes4f時鐘780的4個周期的期間的不同時間移位。以該方式使用交錯實現(xiàn)使能信號，允許每個分區(qū)的分區(qū)時鐘脈沖被交錯，而未使用任何引入到時鐘路徑的延遲邏輯。
[0081]在一個實施例中，SerDes架構(gòu)是可縮放的，使得SerDes模塊可以大于4位的寬度。另外，可以使用系統(tǒng)中的高速串行時鐘來生成4個以上的掃描測試時鐘，并且可以使用高速串行時鐘支持4個以上的分區(qū)。
[0082]如圖8所示，在本發(fā)明的該實施例中，僅在掃描移位期間使用時鐘交錯。相比之下，在捕獲周期將高速捕獲時鐘提供到所有分區(qū)中的掃描鏈用于在相同時間過渡延遲測試。
[0083]通過使用本發(fā)明的時鐘交錯機制來偏移不同分區(qū)中的掃描鏈的加載-卸載周期的結(jié)果是，如從“具有時鐘交錯的功率活動”波形799所看到的，掃描移位期間的峰值功率減小。這允許分區(qū)中的掃描鏈在較高的速度下移位，這在沒有時鐘交錯支持的情況將是不可能的。掃描期間的分區(qū)級時鐘交錯的最終效果是，通過減少在芯片的較小和較局部性區(qū)域中的掃描鏈翻轉(zhuǎn)來減小局部IR下降。
[0084]為了比較，圖8還提供沒有時鐘交錯的分區(qū)的波形814，以及相關(guān)聯(lián)的功率活動的波形815。如圖所示，如果所有分區(qū)在相同時間時控，那么815中的峰值功率幅度顯著大于波形799中的，在波形799中時鐘交錯被實現(xiàn)。
[0085]在本發(fā)明的一個實施例中，只要每個分區(qū)中存在多個掃描鏈組并且交錯這些鏈的移位時鐘將不影響加載-卸載操作，則使得通過進(jìn)一步交錯每個分區(qū)中一個或多個掃描鏈的掃描移位時鐘來進(jìn)一步減小局部IR下降是可能的。另外只有在分區(qū)中的一個或多個掃描鏈可以使用與分區(qū)中其他掃描鏈分開的掃描測試時鐘運行時，才可以實現(xiàn)分區(qū)中的交錯。
[0086]圖10是根據(jù)本發(fā)明一個實施例的、示出了用于每個分區(qū)掃描時鐘的示例性時鐘門控單元的示意框圖。模塊1010和1020是圖7所示的時鐘門控模塊750的不同的實施例。模塊1020實現(xiàn)具有由測試禁用信號1050激活的測試禁用模式的時鐘門控單元，測試禁用信號1050允許當(dāng)單元連接到如圖7所示的系統(tǒng)時如果ScanEnable725信號為低則單元被禁用。另一方面模塊1010不包括測試禁用模式。
[0087]圖11描繪了根據(jù)本發(fā)明實施例的、解除移位峰值功率問題的移位時鐘交錯的示例性過程的流程圖1100。然而發(fā)明不限于由流程圖1100提供的描述。當(dāng)然，相關(guān)領(lǐng)域技術(shù)人員從本文所提供的教導(dǎo)應(yīng)該理解其他功能流在本發(fā)明的范圍和精神內(nèi)。將繼續(xù)參考上述示例性實施例來描述流程圖1100，雖然方法不限于那些實施例。
[0088]在框1102，掃描數(shù)據(jù)由測試器計算系統(tǒng)110的測試器處理器114從多個I/O端口例如Scanln0509路由到正在使用SerDes4f時鐘測試的集成電路中的分區(qū)例如分區(qū)0502。SerDes4f時鐘可以操作在250MHz或250MHz以上的高頻率。
[0089]在步驟1104，并行化模塊例如504將到達(dá)分區(qū)的串行數(shù)據(jù)并行化，以準(zhǔn)備供給分區(qū)內(nèi)部的掃描鏈中的掃描數(shù)據(jù)。
[0090]在步驟1106，門控單元750生成用于將掃描數(shù)據(jù)脈沖進(jìn)入每個各自的分區(qū)的掃描測試時鐘。每個掃描測試時鐘操作在If時鐘頻率，并且以在任何給定時間不超過一個掃描測試時鐘實施脈沖的方式來實施脈沖。圖8中的掃描測試時鐘信號clk0705、clkl710、clk2715和clk3720的波形示出了，分區(qū)時鐘的每一個在SerDes4f時鐘780的每4個周期僅脈沖一次，即操作在If時鐘頻率。還示出了分區(qū)時鐘被交錯使得四個分區(qū)中沒有任何一個被一起定時。
[0091]時鐘門控單元750由時鐘交錯控制模塊740中的邏輯來控制，交錯控制模塊740的邏輯生成使能信號以按以下方式控制門控單元:使得SerDeMf時鐘780的每四個時鐘脈沖的只一個時鐘脈沖被提供給分區(qū)O—分區(qū)3的四個分區(qū)的每一個的內(nèi)部掃描鏈。
[0092]在步驟1108，掃描數(shù)據(jù)由并行化器模塊使用掃描測試時鐘以If時鐘頻率移入分區(qū)的內(nèi)部掃描鏈。
[0093]在步驟1110，掃描數(shù)據(jù)輸出由串行化器模塊例如模塊503進(jìn)行串行化，以準(zhǔn)備將移出各自分區(qū)并路由回I/O端口的數(shù)據(jù)。最后在步驟1112，掃描數(shù)據(jù)輸出以SerDes4f的時鐘頻率串行移出。
[0094]使用采用上述方法的SerDes掃描架構(gòu)的分區(qū)的交錯掃描移位時鐘，可以通過阻止芯片的局部化區(qū)域中的掃描鏈的所有觸發(fā)器(flop)同時切換，來幫助減小局部級的掃描移位峰值功率問題。取決于在設(shè)計中存在多少掃描鏈組以及在任何給定的時間多少掃描鏈組被使能，在峰值移位功率中可以有顯著的改善。例如，如果存在兩個掃描鏈組并且在每次一個組被使能，那么在峰值移位功率中大約有50%的減小。
[0095]針對基于掃描的測試減小掃描移位期間在全局級的峰值功率的系統(tǒng)
[0096]本發(fā)明還提供用于減小在掃描移位期間在全局級的峰值功率問題的方法和系統(tǒng)。根據(jù)本發(fā)明的不同實施例，通過將測試時鐘交錯到CPU核心和L2C高速緩存，從而減小來自功率導(dǎo)軌的全局電壓下降，來減小掃描移位周期期間在全局級的峰值功率。這允許掃描移位操作運行在較高的時鐘速度下，其最終轉(zhuǎn)而減小生產(chǎn)測試期間的總體測試時間。
[0097]圖12是根據(jù)本發(fā)明的一個實施例的、示出了用于將測試時鐘和處理系統(tǒng)例如正使用掃描測試技術(shù)測試的CPU或GPU芯片的中的功能時鐘進(jìn)行復(fù)用的示例性電路的示意框圖。如圖12所示，測試時鐘1110和功能時鐘1105在時鐘樹的根處復(fù)用，用于較早的時序收斂并且保存路由資源。測試時鐘1110和功能時鐘1105通過耦連到系統(tǒng)110中的測試器處理器114的I/O引腳來外部驅(qū)動。信號TeSt_m0delll5用于在功能時鐘和測試時鐘之間進(jìn)行選擇。所選擇的時鐘隨后路由到系統(tǒng)中的三個核心，核心11120、核心21130和L2C1125。
[0098]高速性能CPU或者GPU中的功能時鐘具有非常嚴(yán)格的時鐘偏移要求，通常在幾十皮秒(pico second)。雖然嚴(yán)格的偏移要求對于CPU復(fù)合體的功能性能有積極影響,但是由于時鐘沿在大約相同的時間到達(dá)CPU復(fù)合體中的所有觸發(fā)器(flop)因此從峰值測試功率的角度看這具有負(fù)面的影響。由于掃描移位期間在給定時鐘沿上的過渡的數(shù)目可能大于正常操作期間，因此移位期間的峰值功率高于設(shè)計用于部件的正常操作的功率。隨著測試失敗這可能造成部件的熱量的熱點和不穩(wěn)定性問題，造成制造產(chǎn)量損失。
[0099]根據(jù)發(fā)明的一個實施例，通過交錯到達(dá)CPU核心和L2C高速緩存的測試時鐘沿，來減小掃描移位周期期間在全局級的峰值功率。通過跨CPU復(fù)合體中的不同核心和L2高速緩存分開測試時鐘沿，減小了全局IR下降。減小在全局級的峰值功率問題的方法可以結(jié)合前面所述的減小局部級峰值功率問題的方法來使用。如果發(fā)現(xiàn)先前的方法太干擾或者因為任何其他原因而不工作，那么該方法還可以單獨使用。
[0100]圖13是根據(jù)本發(fā)明的一個實施例的、示出用于將移位時鐘交錯到系統(tǒng)中的處理核心和L2C高速緩存的示例性電路的示意框圖。如圖13所述，在測試時鐘和功能時鐘復(fù)用之后，具有不同延遲值的組合延遲元件例如延遲緩沖區(qū)1150被添加，以跨不同的核心和L2高速緩存故意偏移時鐘。延遲的數(shù)量可以基于之前的硅數(shù)據(jù)來確定，或者可以是可在硅初啟的時間設(shè)定的可編程的延遲值。
[0101]如圖13所示，核心11120和核心21130都有到和自L2C的路徑，其需要被測試。在這種情況下，由于存在需要測試的在不同的核心和L2C之間的路徑，因此測試時鐘1110不應(yīng)該在捕獲周期期間偏移以使能這些路徑的測試和捕獲路徑的正確的功能輸出。此外，如果跨不同的核心和L2C共享掃描鏈，那么由于考慮到交錯，需要在核心和L2C之間移位路徑的足夠的持有余裕，以在時鐘線中采取延遲。
[0102]圖13示出了如何使用時鐘定時器框例如模塊1190來交錯測試時鐘到核心和L2C。用于諸如緩沖區(qū)1150的延遲值可以由JTAG位來控制，其可以編程為初始設(shè)置過程的一部分。用于這些JTAG位的初始值將來自于時序/功率分析并且在針對最優(yōu)值在自動化測試設(shè)備(ATE)上被表征。
[0103]圖14是根據(jù)本發(fā)明一個實施例的、用于控制圖13所示的移位時鐘交錯的示例性電路的時序圖。波形1440示出了原始測試時鐘。波形1430是提供到核心11120的時鐘信號。波形1420是提供到L2C1125的時鐘信號。波形1410是提供到核心21130的時鐘信號。如圖14所示，核心11120在移位周期期間將得到未經(jīng)延遲的測試時鐘。L2C1125將接收由DELl延遲的測試時鐘。同時核心21130將接收由DEL1+DEL2延遲的測試時鐘。這些時鐘僅在移位周期期間而非捕獲周期期間交錯。
[0104]圖15描繪了根據(jù)本發(fā)明實施例的、對基于掃描的測試解決在掃描移位周期期間在全局級的峰值功率問題的示例性過程的流程圖1500。然而發(fā)明不限于由流程圖1500提供的描述。當(dāng)然，相關(guān)領(lǐng)域技術(shù)人員從本文所提供的教導(dǎo)應(yīng)該理解其他功能流在本發(fā)明的范圍和精神內(nèi)。將繼續(xù)參考上述示例性實施例來描述流程圖1100，雖然方法不限于那些實施例。
[0105]在步驟1502，如上所述測試時鐘與功能時鐘在時鐘樹的根處復(fù)用。
[0106]在步驟1504，測試時鐘通過時鐘定時器框例如包括變化的延遲值的組合延遲元件的模塊1190來路由測試時鐘。這些延遲在測試時鐘與功能時鐘復(fù)用之后但在測試時鐘到達(dá)CPU核心或L2C之前插入到設(shè)計中。
[0107]最后在步驟1506，如上所述，延遲元件的值可以使用JTAG位來編程。
[0108]同時，前述公開闡述了使用特定框圖、流程圖和示例的各種實施例，每個框圖部件、流程圖步驟、操作和/或本文描述和/或示出的部件均可單獨地和/或共同地，通過使用各種不同的硬件、軟件或固件(或其任意組合)配置來實現(xiàn)。另外，對包含在其他部件內(nèi)的部件的任何公開均應(yīng)視為示例，因為可實現(xiàn)許多其他架構(gòu)來達(dá)到相同的功能。
[0109]本文描述和/或示出的工藝參數(shù)和步驟序列僅以示例方式給出。舉例來說，雖然本文示出和/或描述的步驟可能以特定的順序顯示或論述，但這些步驟不是必須按所示出或論述的順序來實施。本文描述和/或示出的各種示范性方法也可以省略一個或多個本文描述或示出的步驟，或包括附加步驟作為那些所公開步驟的補充。
[0110]雖然本文已圍繞全功能計算系統(tǒng)描述和/或示出了各種實施例，但這些示范性實施例中的一個或多個可分配為各種各樣的形式的程序產(chǎn)品，而與用來實際執(zhí)行分配的計算機可讀介質(zhì)的特定類型無關(guān)。本文公開的實施例也可以使用實施某些任務(wù)的軟件模塊來實現(xiàn)。這些軟件模塊可包括腳本、批處理或其他可被存儲在計算機可讀存儲介質(zhì)上或計算系統(tǒng)內(nèi)的可執(zhí)行文件。這些軟件模塊可以配置計算系統(tǒng)來實施一個或多個本文公開的示范性實施例。本文公開的軟件模塊中的一個或多個可在云計算環(huán)境中實現(xiàn)。云計算環(huán)境可經(jīng)由因特網(wǎng)提供各種服務(wù)和應(yīng)用。這些基于云的服務(wù)(例如，軟件即服務(wù)、平臺即服務(wù)、基礎(chǔ)設(shè)施即服務(wù)等等)可通過Web瀏覽器或其他遠(yuǎn)程接口訪問。本文描述的各種功能可通過遠(yuǎn)程桌面環(huán)境或任何其他基于云計算的環(huán)境提供。
[0111]前述的描述，出于解釋的目的，已參考特定實施例進(jìn)行了描述。然而，上述說明性的論述不旨在窮舉或?qū)⒈景l(fā)明限制在所公開的明確形式上。鑒于以上教導(dǎo)，許多修改和變形是可能的。實施例被選擇和描述以最好地解釋本發(fā)明的原理及其實際應(yīng)用，從而使其他的本領(lǐng)域技術(shù)人員采用各種適用于特定預(yù)期用途的修改來最好地利用本發(fā)明和各種實施例。
[0112]根據(jù)本發(fā)明的實施例因此被描述。雖然本公開已在特定實施例中加以描述，但應(yīng)理解本發(fā)明不應(yīng)被解釋為限于這些實施例，而應(yīng)根據(jù)以下的權(quán)利要求來進(jìn)行解釋。
【權(quán)利要求】
1.一種用于實施基于掃描的測試的方法，所述方法包括: 使用操作在第一頻率的第一時鐘信號將掃描數(shù)據(jù)從多個I/o端口串行路由到集成電路的多個分區(qū)，其中所述多個分區(qū)的每個分區(qū)包括多個內(nèi)部掃描鏈； 并行化所述掃描數(shù)據(jù)用于加載到每個分區(qū)中的內(nèi)部掃描鏈中； 使用所述第一時鐘信號來生成操作在第二頻率的多個第二時鐘信號，其中每個分區(qū)分別接收所述多個第二時鐘信號中相應(yīng)的一個，并且其中所述多個第二時鐘信號被交錯，其中每個在不同的時間實施脈沖；以及 以所述第二頻率的速率將所述掃描數(shù)據(jù)移入到所述多個分區(qū)的所述內(nèi)部掃描鏈中，其中所述多個分區(qū)的每個分區(qū)使用其接收的相應(yīng)的第二時鐘信號來實施所述移入。
2.根據(jù)權(quán)利要求1所述的方法，包括: 串行化輸出掃描數(shù)據(jù)以將所述輸出掃描數(shù)據(jù)從所述多個分區(qū)路由到所述多個I/O端口 ；以及 以所述第一頻率的速率將所述輸出掃描數(shù)據(jù)從所述多個分區(qū)的所述內(nèi)部掃描鏈串行移出，其中所述多個分區(qū)的每個分區(qū)使用所述第一時鐘信號以實施所述移出。
3.根據(jù)權(quán)利要求1所述的方法，其中所述第一頻率是所述第二頻率的倍數(shù)。
4.根據(jù)權(quán)利要求1所述的方法，其中所述生成進(jìn)一步包括使用時鐘交錯使能信號來使能所述多個第二時鐘信號，其中每個時鐘交錯使能信號用于控制用于每個分區(qū)的時鐘門控單元。
5.根據(jù)權(quán)利要求4所述的方法，其中每個時鐘交錯使能信號控制用于分區(qū)的所述時鐘門控單元，其中在所述第一時鐘信號的每N個周期生成第二時鐘信號的僅一個脈沖，其中N是所述第一頻率和所述第二頻率的商值。
6.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在將所述掃描數(shù)據(jù)移入到所述多個分區(qū)的所述內(nèi)部掃描鏈中之前解壓縮經(jīng)并行化的掃描數(shù)據(jù)。
7.一種用于實施基于掃描的測試的方法，所述方法包括: 使用操作在第一頻率的第一時鐘信號將掃描數(shù)據(jù)從多個I/O端口串行路由到集成電路的多個分區(qū)，其中所述多個分區(qū)的每個分區(qū)包括多個內(nèi)部掃描鏈； 并行化所述掃描數(shù)據(jù)用于加載到每個分區(qū)中的內(nèi)部掃描鏈中； 使用所述第一時鐘信號來生成操作在第二頻率的多個第二時鐘信號，其中每個掃描鏈分別接收所述多個第二時鐘信號中相應(yīng)的一個并且其中所述多個第二時鐘信號被交錯，其中每個在不同的時間實施脈沖；以及 以所述第二頻率的速率將所述掃描數(shù)據(jù)移入到所述多個分區(qū)的所述內(nèi)部掃描鏈中，其中所述多個內(nèi)部掃描鏈的每個掃描鏈?zhǔn)褂闷浣邮盏南鄳?yīng)的第二時鐘信號來實施所述移入。
8.根據(jù)權(quán)利要求7所述的方法，包括: 串行化輸出掃描數(shù)據(jù)以將所述輸出掃描數(shù)據(jù)從所述多個內(nèi)部掃描鏈路由到所述多個I/O端口 ；以及 以所述第一頻率的速率將所述輸出掃描數(shù)據(jù)從所述多個分區(qū)的所述內(nèi)部掃描鏈串行移出，其中所述多個分區(qū)的每個分區(qū)使用所述第一時鐘信號以實施所述移出。
9.根據(jù)權(quán)利要求7所述的方法，其中所述第一頻率是所述第二頻率的倍數(shù)。
10.根據(jù)權(quán)利要求7所述的方法，其中所述生成進(jìn)一步包括使用時鐘交錯使能信號來使能所述多個第二時鐘信號，其中每個時鐘交錯使能信號用于控制用于每個內(nèi)部掃描鏈的時鐘門控單元。
11.根據(jù)權(quán)利要求10所述的方法，其中每個時鐘交錯使能信號控制用于內(nèi)部掃描鏈的所述時鐘門控單元，其中在所述第一時鐘信號的每N個周期生成第二時鐘信號的僅一個脈沖，其中N是所述第一頻率和所述第二頻率的商值。
12.根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括在將所述掃描數(shù)據(jù)移入到所述多個分區(qū)的所述內(nèi)部掃描鏈中之前解壓縮經(jīng)并行化的掃描數(shù)據(jù)。
13.—種用于實施基于掃描的測試的系統(tǒng),所述系統(tǒng)包括: 包括測試器處理器的計算機系統(tǒng)，其中所述測試器處理器通信地耦連到多個I/O端口 ； 包括多個分區(qū)的在測試下的集成電路，其中每個分區(qū)包括多個內(nèi)部掃描鏈，并且其中所述多個分區(qū)通信地耦連到所述多個I/O端口，并且進(jìn)一步其中所述測試器處理器可操作為使用操作在第一頻率下的第一時鐘信號將掃描數(shù)據(jù)從所述多個I/O端口串行地路由到所述多個分區(qū)； 多個門控單元，可操作為使用所述第一時鐘信號以生成操作在第二頻率下的多個第二時鐘信號，其中每個分區(qū)分別接收所述多個第二時鐘信號中的相應(yīng)的第二時鐘信號并且其中所述多個第二時鐘信號被交錯，其中每個在單獨的時間實施脈沖；以及 并行化模塊，可操作為并行化所述掃描數(shù)據(jù)用于加載到每個分區(qū)的內(nèi)部掃描鏈中，其中所述并行化模塊進(jìn)一步可操作為以所述第二頻率的速率將所述掃描數(shù)據(jù)移入到所述多個分區(qū)的內(nèi)部掃描鏈中，其中所述多個分區(qū)的每個分區(qū)使用其接收的相應(yīng)的第二時鐘信號以對所述掃描數(shù)據(jù)進(jìn)行移入。
14.根據(jù)權(quán)利要求13所述的系統(tǒng)，進(jìn)一步包括串行化模塊，其可操作為串行化輸出掃描數(shù)據(jù)以將所述輸出掃描數(shù)據(jù)從所述多個分區(qū)路由到所述多個I/O端口 ；以及其中所述串行化模塊進(jìn)一步可操作為，以所述第一頻率的速率將所述輸出數(shù)據(jù)從所述多個分區(qū)的所述多個內(nèi)部掃描鏈串行移出，其中所述多個分區(qū)的每個分區(qū)使用所述第一時鐘信號以實施所述移出。
15.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中所述第一頻率是所述第二頻率的倍數(shù)。
16.根據(jù)權(quán)利要求13所述的系統(tǒng)，進(jìn)一步包括交錯控制模塊，其中所述交錯控制模塊使用時鐘交錯使能信號來使能所述多個第二時鐘信號，以及其中每個時鐘交錯使能信號用于控制用于每個分區(qū)的時鐘門控單元。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中每個時鐘交錯使能信號控制用于分區(qū)的所述時鐘門控單元，其中在所述第一時鐘信號的每N個周期生成第二時鐘信號的僅一個脈沖，其中N是所述第一頻率和所述第二頻率的商值。
18.根據(jù)權(quán)利要求13所述的方法，其中所述系統(tǒng)進(jìn)一步包括解壓縮模塊，其可操作為在將所述掃描數(shù)據(jù)移入到所述多個分區(qū)的所述內(nèi)部掃描鏈中之前解壓縮經(jīng)并行化的掃描數(shù)據(jù)。
【文檔編號】G01R31/303GK103913702SQ201310745669
【公開日】2014年7月9日 申請日期:2013年12月30日 優(yōu)先權(quán)日:2012年12月28日
【發(fā)明者】米林得·索納瓦樂, 薩蒂亞·普瓦達(dá), 阿米特·桑加尼 申請人:輝達(dá)公司