一種對電感式傳感器進行激勵的交流電流源的制作方法
【專利摘要】本發(fā)明涉及一種對電感式傳感器進行激勵的交流電流源，其包括基于FPGA的正弦波發(fā)生器，基于FPGA的正弦波發(fā)生器輸出端輸出兩路正弦波信號和四路脈沖信號，兩路正弦波信號輸入波形放大器，放大后輸入驅(qū)動電路內(nèi)由驅(qū)動電路向電感式傳感器傳輸激勵信號；正弦波發(fā)生器輸出的四路脈沖信號輸入至傳感器采集電路作為參考時鐘；基于FPGA的正弦波發(fā)生器包括FPGA芯片，F(xiàn)PGA芯片輸出端通過SPI總線分別連接DA轉(zhuǎn)換器，DA轉(zhuǎn)換器的輸出端都連接低通濾波器。本發(fā)明采用該交變的電流信號激勵電感式傳感器線圈，能有效提高電感式傳感器的測量精度，提高電流激勵信號的抗干擾程度，同時提高傳輸距離。本發(fā)明可以廣泛在各種機械設(shè)備潤滑油油液的在線監(jiān)測領(lǐng)域中應(yīng)用。
【專利說明】一種對電感式傳感器進行激勵的交流電流源

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種交流電流源，特別是關(guān)于一種對機械設(shè)備潤滑油油液進行在線監(jiān) 測使用的電感式傳感器進行激勵的交流電流源。

【背景技術(shù)】
[0002] 潤滑油是很多機械設(shè)備運行過程中必不可少的組成部分，機器在長時間的運轉(zhuǎn)過 程中，機械部件的磨損一直存在。磨損是影響機械設(shè)備使用壽命和工作可靠性的主要原因， 約80%的設(shè)備故障由機械磨損所致，且以磨料磨損造成的經(jīng)濟損失最為嚴(yán)重。機械設(shè)備 經(jīng)過長時間運行，磨損產(chǎn)生的細小磨粒逐漸使?jié)櫥臀蹞p，降低潤滑效果，潤滑油污染達到 一定程度時，如果不及時更換潤滑油，對設(shè)備會造成程度較大的磨損，嚴(yán)重時會造成機械故 障，甚至?xí)斐墒鹿?。對于大型或超大型機械設(shè)備，很多處于連續(xù)運轉(zhuǎn)過程中，如果出現(xiàn)故 障停機將會造成重大的損失，為了實現(xiàn)對該類型設(shè)備的科學(xué)維護，保證其安全運行，除了對 其運行狀態(tài)進行監(jiān)測及故障診斷外，對其使用潤滑油液進行在線監(jiān)測及分析十分必要，且 具有巨大經(jīng)濟價值。對油液進行在線監(jiān)測使用的傳感器有電感式傳感器、旋轉(zhuǎn)激光型傳感 器、光電型傳感器及電化學(xué)型傳感器等。由于電感式傳感器可以制作成不同口徑的管型，可 以直接安裝在油路中，具有安裝方便，不改變原先機械結(jié)構(gòu)的優(yōu)點，并且電感式傳感器測量 精度高，能夠?qū)崿F(xiàn)在線對油液質(zhì)量進行監(jiān)測，統(tǒng)計流過的金屬磨粒的數(shù)目。
[0003] 電感式傳感器直接安裝在油路中，通過制作精良的屏蔽線纜與控制單元連接。如 圖1(a)所示，電感式傳感器內(nèi)部結(jié)構(gòu)是在非磁性管狀骨架上繞制有三個線圈，線圈材料為 漆包線，其中外部兩個線圈由一根漆包線繞制，但繞制方向相反，中間的線圈與外部兩個線 圈沒有連接關(guān)系，相互隔離。外部兩個繞制方向相反的線圈為激勵線圈，兩個有變化的電 流流過時，由于兩個線圈繞線方向相反，其感應(yīng)出的磁場方向相反，在兩個線圈之間的中點 上，兩個激勵線圈產(chǎn)生的磁場相互抵消。當(dāng)帶有金屬磨粒的油液流過傳感器骨架內(nèi)部的管 道時，造成磁場的擾動，打破中心點原有磁場的平衡，此時位于同一骨架上中部的線圈由于 磁場的變化感應(yīng)出電動勢，該該應(yīng)電動勢通過屏蔽線纜傳輸至檢測單元進行分析可以確定 流過管道的金屬磨粒的大小及性質(zhì)（如圖1 (b)所示）。
[0004] 激勵線圈的激勵方式對提高電感式傳感器的測量精度具有很大影響。由于傳感器 安裝在機械設(shè)備的管路中，激勵信號的傳輸線纜一般比較長，有3?15米的長度，如果采用 電壓信號進行傳輸，傳輸過程中容易受到電磁干擾，最終導(dǎo)致激勵線圈產(chǎn)生的激勵磁場發(fā) 生變化。因此，如何提高激勵信號的抗干擾程度，并提高傳輸距離是目前亟待解決的技術(shù)問 題。


【發(fā)明內(nèi)容】

[0005] 針對上述問題，本發(fā)明的目的是提供一種對電感式傳感器進行激勵的交流電流 源，采用該交變的電流信號激勵電感式傳感器線圈，能有效提高電感式傳感器的測量精度， 提高電流激勵信號的抗干擾程度，同時提高傳輸距離。
[0006] 為實現(xiàn)上述目的，本發(fā)明采取以下技術(shù)方案：一種對電感式傳感器進行激勵的交 流電流源，其特征在于：它包括基于FPGA的正弦波發(fā)生器、波形放大器、驅(qū)動電路、電感式 傳感器和傳感器采集電路；所述基于FPGA的正弦波發(fā)生器輸出端輸出兩路正弦波信號和 四路脈沖信號，所述兩路正弦波信號輸入所述波形放大器內(nèi)進行放大，放大后的正弦波信 號輸入所述驅(qū)動電路內(nèi)進行功率放大，由所述驅(qū)動電路向所述電感式傳感器傳輸激勵信 號；所述傳感器采集電路用于采集所述電感式傳感器的測量信號，且所述正弦波發(fā)生器輸 出的四路脈沖信號輸入至所述傳感器采集電路作為參考時鐘；所述基于FPGA的正弦波發(fā) 生器包括一個FPGA芯片、兩個DA轉(zhuǎn)換器和兩個低通濾波器；所述FPGA芯片輸出端通過 SPI總線分別連接一個所述DA轉(zhuǎn)換器，每個所述DA轉(zhuǎn)換器的輸出端都連接一個所述低通濾 波器；所述FPGA芯片內(nèi)包括一個系統(tǒng)時鐘、一個正弦波形相位時鐘產(chǎn)生模塊、一個正弦波 形頻率時鐘產(chǎn)生模塊、兩個相位累加器、一個正弦向量表、兩個SPI接口模塊和兩個脈沖產(chǎn) 生模塊；所述正弦波形相位時鐘產(chǎn)生模塊產(chǎn)生的正弦波相位時鐘是由所述系統(tǒng)時鐘分頻獲 得，所述正弦波形頻率時鐘產(chǎn)生模塊產(chǎn)生的正弦波頻率時鐘是由所述正弦波相位時鐘分頻 獲得；所述正弦波形相位時鐘產(chǎn)生模塊和正弦波形頻率時鐘產(chǎn)生模塊產(chǎn)生的正弦波相位時 鐘、正弦波頻率時鐘分別輸入兩個所述相位累加器內(nèi)，每個所述相位累加器在每次相位脈 沖到來時，所述相位累加器增加一個累加值；以累加值為索引，從預(yù)置在所述FPGA芯片內(nèi) 的所述正弦向量表中選取出數(shù)值，所述數(shù)值經(jīng)一個所述SPI接口模塊送入一個所述DA轉(zhuǎn)換 器，由所述DA轉(zhuǎn)換器將該數(shù)值轉(zhuǎn)換為電壓值后輸入一個所述低通濾波器；根據(jù)每個所述相 位累加器中的累加值，從所述正弦向量表中選取數(shù)值輸入一個所述脈沖產(chǎn)生模塊內(nèi)，每個 所述脈沖產(chǎn)生模塊輸出兩路TTL電平的脈沖信號；所述低通濾波器采用由電感及電容構(gòu)成 的LC低通7階濾波器。
[0007] 所述波形放大器由依次連接的第一級放大電路、第二級放大電路和第三級放大電 路構(gòu)成三級放大電路；所述第一級放大電路采用2倍增益放大，其包括兩個運算放大器U1、 U2和五個電阻R1?R5 ;所述基于FPGA的正弦波發(fā)生器輸出的一路正弦信號經(jīng)第一個所述 電阻R1輸入第一個所述運算放大器U1的反相端，所述基于FPGA的正弦波發(fā)生器1輸出的 另一路正弦信號經(jīng)第二個所述電阻R2輸入第二個所述運算放大器U2的反相端；第三個所 述電阻R3至第五個所述電阻R5依次串聯(lián)后，并聯(lián)在第一個所述運算放大器U1與第二個所 述運算放大器U2輸出端之間；第一個所述運算放大器U1的正向端連接在第三個所述電阻 R3與第四個所述電阻R4之間，第二個所述運算放大器U2的正向端連接在第四個所述電阻 R4與第五個所述電阻R5之間；第二級放大電路采用1倍增益放大，其包括第三個運算放大 器U3和四個電阻R6?R9 ;所述第一級放大電路的一輸出端連接第六個所述電阻R6 -端， 第六個所述電阻R6另一端分別連接第七個所述電阻R7 -端和第三個所述運算放大器U3 的反相端；第七個所述電阻R7的另一端連接第三個所述運算放大器U3的輸出端構(gòu)成所述 第二級放大電路的輸出端；所述第一級放大電路的另一輸出端連接由第八個所述電阻R8 和第九個所述電阻R9構(gòu)成的串聯(lián)支路，第三個所述運算放大器U3的正向端連接在第八個 所述電阻R8和第九個所述電阻R9之間，且第九個所述電阻R9接地；所述第三級放大電路 采用2倍增益放大，其包括第四個、第五個運算放大器U4和U5、四個電阻R10?R13 ;所述 第二級放大電路的一輸出端連接第四個所述運算放大器U4的正向端，所述第二級放大電 路的另一輸出端連接第五個所述運算放大器U5的負向端；第四個所述運算放大器U4的負 向端經(jīng)第十個所述電阻R10接地，在該運算放大器負向端與第十個所述電阻R10之間連接 第十一個所述電阻R11 -端，所述電阻R11另一端連接至第四個所述運算放大器U4的輸出 端形成負反饋放大后輸出；第五個所述運算放大器U5的正向端經(jīng)第12個所述電阻R12接 地，在該運算放大器正向端與第12個所述電阻R12之間連接第13個所述電阻R13 -端，所 述電阻R13另一端連接至第五個所述運算放大器U5的輸出端形成正反饋放大后輸出。
[0008] 五個所述運算放大器U1?U5都采用0P37運算放大器。
[0009] 所述驅(qū)動電路包括三個運算放大器U6?U8、兩個達林頓管T1和T2、十個電阻 R14?R23、一個電感L和一個電容C，所述兩個達林頓管T1和T2構(gòu)成A類推挽放大電路； 所述波形放大器輸出的信號經(jīng)所述電阻R14輸入第六個所述運算放大器U6正向端，第六個 所述運算放大器U6的輸出端經(jīng)所述電阻R15連接至所述兩個達林頓管T1和T2的基極；第 一個所述達林頓管T1的集電極連接第六個所述運算放大器U6的正向供電端，該達林頓管 T1的發(fā)射極連接所述電阻R16 -端；第二個所述達林頓管T2的集電極連接第六個所述運 算放大器U6的負向供電端，該達林頓管T1的發(fā)射極連接所述電阻R17-端，所述電阻R16 另一端與所述電阻R17另一端并聯(lián)后連接至第七個所述運算放大器U7的正向端；第七個所 述運算放大器U7為負反饋結(jié)構(gòu)，其輸出端依次串聯(lián)所述電阻R18和R19,并接地；第六個所 述運算放大器U6的負向端連接在所述電阻R18和R19之間；在所述電阻R16與R17之間連 接所述電阻R20，所述電阻R20輸出端分別連接所述電感L 一端和電阻R21 -端，所述電感L 另一端作為輸出連接至所述電感式傳感器，所述電感L與所述電感式傳感器之間并聯(lián)一由 所述電阻R22和電容C串聯(lián)后接地構(gòu)成的支路，在所述電感L兩端還并聯(lián)有所述電阻R23 ; 所述電阻R21另一端連接第八個所述運算放大器U8的正向端，第八個所述運算放大器U8 負向端與輸出端連接形成負反饋結(jié)構(gòu)，且輸出端連接第六個所述運算放大器U6的正向端。
[0010] 三個所述運算放大器U6?U8都采用型號為TL081的運算放大器，其單位增益帶 寬積為2MHz。
[0011] 所述電感L為luH，所述電阻R23為10Ω，所述電阻R22也為10Ω，所述電容C為 0. luF〇
[0012] 本發(fā)明由于采取以上技術(shù)方案，其具有以下優(yōu)點：1、本發(fā)明由于采用交變的電流 信號對激勵線圈進行激勵，可以有效提高激勵信號的抗干擾程度及傳輸距離。2、由于傳統(tǒng) 的交變恒流源電路一般采用模擬電路來實現(xiàn)，通過分頻、正弦轉(zhuǎn)換、恒流控制達到交變恒流 源的設(shè)計，低頻輸出的頻率穩(wěn)定度和精度等指標(biāo)都不高，往往應(yīng)用于要求不是很高的場合。 而本發(fā)明在電路中加入直接數(shù)字頻率合成（DDS)技術(shù)，采用FPGA及高速DA轉(zhuǎn)換器實現(xiàn)正 弦波形輸出，輸出的正弦波經(jīng)過放大后驅(qū)動后一級穩(wěn)流變換電路，最終實現(xiàn)正弦電流源輸 出，具有快速轉(zhuǎn)換、分辨率高、相位可控的特點，可以獲得高性能的交變恒流源。3、本發(fā)明 采用基于FPGA的正弦波發(fā)生器，由于正弦波形的頻率越高，則一個波形的插值點數(shù)就會減 少，正弦波形的合成精度也會相對較低，因此本發(fā)明在基于FPGA的正弦波發(fā)生器中采用兩 個相位累加器同時輸出相位相差為90度的兩個正弦波信號，有效提高了正弦波的合成精 度，進而提高電感式傳感器的測量精度。4、本發(fā)明驅(qū)動電路中采用達林頓管搭建A類推挽 放大器，可以驅(qū)動低阻抗負載，輸出電流最高可達2A。本發(fā)明可以廣泛在各種機械設(shè)備潤滑 油油液的在線監(jiān)測領(lǐng)域中應(yīng)用。

【專利附圖】

【附圖說明】
[0013] 圖1是電感式傳感器結(jié)構(gòu)示意圖，其中圖1(a)是現(xiàn)有技術(shù)中電感式傳感器結(jié)構(gòu)示 意圖，圖1(b)是通過電感式傳感器的感應(yīng)信號分析確定流過管道的金屬磨粒的大小及性 質(zhì)不意圖；
[0014] 圖2是本發(fā)明的整體結(jié)構(gòu)示意圖；
[0015] 圖3是本發(fā)明的正弦波形發(fā)生器結(jié)構(gòu)示意圖；
[0016] 圖4是本發(fā)明的濾波器結(jié)構(gòu)示意圖；
[0017] 圖5是本發(fā)明的差分放大電路結(jié)構(gòu)示意圖；
[0018] 圖6是本發(fā)明的大功率交變電流源電路結(jié)構(gòu)示意圖。

【具體實施方式】
[0019] 下面結(jié)合附圖和實施例對本發(fā)明進行詳細的描述。
[0020] 如圖2所示，本發(fā)明提供一種對電感式傳感器進行激勵的交流電流源，其包括基 于FPGA的正弦波發(fā)生器1、波形放大器2、驅(qū)動電路3、電感式傳感器4和傳感器采集電路 5?；贔PGA的正弦波發(fā)生器1的輸出端輸出兩路正弦波信號和四路脈沖信號，兩路正弦 波信號輸入波形放大器2內(nèi)進行放大，放大后的正弦波信號輸入驅(qū)動電路3內(nèi)進行功率放 大，由驅(qū)動電路3向電感式傳感器4傳輸激勵信號。傳感器采集電路5用于采集電感式傳 感器4的測量信號，且正弦波發(fā)生器1輸出的四路脈沖信號輸入至傳感器采集電路5,作為 傳感器采集電路5的參考時鐘。
[0021] 上述實施例中，如圖3所示，基于FPGA的正弦波發(fā)生器1包括一個FPGA芯片6、兩 個DA轉(zhuǎn)換器7和兩個低通濾波器8。FPGA芯片6輸出端通過SPI總線分別連接一個DA轉(zhuǎn) 換器7,每個DA轉(zhuǎn)換器7的輸出端都連接一個低通濾波器8。其中：
[0022] FPGA芯片6內(nèi)包括一個系統(tǒng)時鐘61、一個正弦波形相位時鐘產(chǎn)生模塊62、一個正 弦波形頻率時鐘產(chǎn)生模塊63、兩個相位累加器64、一個正弦向量表65、兩個SPI接口模塊 66和兩個脈沖產(chǎn)生模塊67。正弦波形相位時鐘產(chǎn)生模塊62產(chǎn)生的正弦波相位時鐘是由系 統(tǒng)時鐘61分頻獲得，正弦波形頻率時鐘產(chǎn)生模塊63產(chǎn)生的正弦波頻率時鐘是由正弦波相 位時鐘分頻獲得。正弦波形相位時鐘產(chǎn)生模塊62和正弦波形頻率時鐘產(chǎn)生模塊63產(chǎn)生的 正弦波相位時鐘、正弦波頻率時鐘分別輸入兩個相位累加器64內(nèi)，每個相位累加器64在每 次相位脈沖到來時，相位累加器64增加一個累加值Np ;以相位累加器64中的累加值為索 弓丨，從預(yù)置在FPGA芯片6內(nèi)的正弦向量表65中選取出數(shù)值，將該數(shù)值經(jīng)一個SPI接口模塊 66送入一個DA轉(zhuǎn)換器7,由DA轉(zhuǎn)換器7將該數(shù)值轉(zhuǎn)換為電壓值，輸入一個低通濾波器8,由 低通濾波器8向波形放大器2輸入正弦波形信號。經(jīng)兩個相位累加器64同時輸出的兩路 正弦波信號的相位差為90度。例如：系統(tǒng)時鐘61為fc，則正弦波相位時鐘fp為fp = fc/ Nc，其中Nc為分頻數(shù)。正弦波相位時鐘的分頻數(shù)由正弦波相位時鐘的頻率除以正弦波形的 頻率獲得，相位時鐘的頻率為fp，正弦波形的頻率為fs，則分頻數(shù)Nf為Nf = fp/fs，如fp =lOMhz，fs = ΙΟΟΚΗζ，則Nf = 100。一個完整的正弦波形是有若干離散點的數(shù)值經(jīng)過擬 合獲得，如選擇向量表的總的插值點數(shù)為Nm = 200,則一個完整的正弦波形由200個插值 點擬合而成。為了輸出一個完整的波形，則每一個相位脈沖到來時，相位累加器中的累加值 Np 為 Np = Nm/Nf。
[0023] 同時，根據(jù)每個相位累加器64中的累加值，從正弦向量表65中選取數(shù)值輸入一個 脈沖產(chǎn)生模塊67內(nèi)，每個脈沖產(chǎn)生模塊67輸出兩路TTL電平的脈沖信號，為了后續(xù)傳感器 采集電路5的使用。其中，第1路脈沖信號的起始相位與正弦波信號相同，第2路脈沖信號 與第1路脈沖信號相位相差180度，第3路脈沖信號與第1路脈沖信號相位相差90度，第 4路脈沖信號與第3路脈沖信號相位相差180度。
[0024] 低通濾波器8用于將DA轉(zhuǎn)換器7離散模擬信號中混雜的高頻諧波分量濾除，以提 高輸出正弦波信號的質(zhì)量。如圖4所示，本發(fā)明的低通濾波器8采用由電感及電容構(gòu)成的 LC低通7階濾波器，該濾波器的3dB截止頻率為1MHz，通帶波紋小于0. 2dB，阻帶截止頻率 為1. 3MHz，其衰減值為62. 45dB，輸入輸出阻抗都為200 Ω。該濾波器的傳遞公式為：
[0025] T

【權(quán)利要求】
1. 一種對電感式傳感器進行激勵的交流電流源，其特征在于：它包括基于FPGA的正弦 波發(fā)生器、波形放大器、驅(qū)動電路、電感式傳感器和傳感器采集電路；所述基于FPGA的正弦 波發(fā)生器輸出端輸出兩路正弦波信號和四路脈沖信號，所述兩路正弦波信號輸入所述波形 放大器內(nèi)進行放大，放大后的正弦波信號輸入所述驅(qū)動電路內(nèi)進行功率放大，由所述驅(qū)動 電路向所述電感式傳感器傳輸激勵信號；所述傳感器采集電路用于采集所述電感式傳感器 的測量信號，且所述正弦波發(fā)生器輸出的四路脈沖信號輸入至所述傳感器采集電路作為參 考時鐘； 所述基于FPGA的正弦波發(fā)生器包括一個FPGA芯片、兩個DA轉(zhuǎn)換器和兩個低通濾波 器；所述FPGA芯片輸出端通過SPI總線分別連接一個所述DA轉(zhuǎn)換器，每個所述DA轉(zhuǎn)換器的 輸出端都連接一個所述低通濾波器；所述FPGA芯片內(nèi)包括一個系統(tǒng)時鐘、一個正弦波形相 位時鐘產(chǎn)生模塊、一個正弦波形頻率時鐘產(chǎn)生模塊、兩個相位累加器、一個正弦向量表、兩 個SPI接口模塊和兩個脈沖產(chǎn)生模塊；所述正弦波形相位時鐘產(chǎn)生模塊產(chǎn)生的正弦波相位 時鐘是由所述系統(tǒng)時鐘分頻獲得，所述正弦波形頻率時鐘產(chǎn)生模塊產(chǎn)生的正弦波頻率時鐘 是由所述正弦波相位時鐘分頻獲得；所述正弦波形相位時鐘產(chǎn)生模塊和正弦波形頻率時鐘 產(chǎn)生模塊產(chǎn)生的正弦波相位時鐘、正弦波頻率時鐘分別輸入兩個所述相位累加器內(nèi)，每個 所述相位累加器在每次相位脈沖到來時，所述相位累加器增加一個累加值；以累加值為索 弓丨，從預(yù)置在所述FPGA芯片內(nèi)的所述正弦向量表中選取出數(shù)值，所述數(shù)值經(jīng)一個所述SPI 接口模塊送入一個所述DA轉(zhuǎn)換器，由所述DA轉(zhuǎn)換器將該數(shù)值轉(zhuǎn)換為電壓值后輸入一個所 述低通濾波器；根據(jù)每個所述相位累加器中的累加值，從所述正弦向量表中選取數(shù)值輸入 一個所述脈沖產(chǎn)生模塊內(nèi)，每個所述脈沖產(chǎn)生模塊輸出兩路TTL電平的脈沖信號； 所述低通濾波器采用由電感及電容構(gòu)成的LC低通7階濾波器。
2. 如權(quán)利要求1所述的一種對電感式傳感器進行激勵的交流電流源，其特征在于：所 述波形放大器由依次連接的第一級放大電路、第二級放大電路和第三級放大電路構(gòu)成三級 放大電路； 所述第一級放大電路采用2倍增益放大，其包括兩個運算放大器U1、U2和五個電阻 R1?R5 ;所述基于FPGA的正弦波發(fā)生器輸出的一路正弦信號經(jīng)第一個所述電阻R1輸入第 一個所述運算放大器U1的反相端，所述基于FPGA的正弦波發(fā)生器1輸出的另一路正弦信 號經(jīng)第二個所述電阻R2輸入第二個所述運算放大器U2的反相端；第三個所述電阻R3至第 五個所述電阻R5依次串聯(lián)后，并聯(lián)在第一個所述運算放大器U1與第二個所述運算放大器 U2輸出端之間；第一個所述運算放大器U1的正向端連接在第三個所述電阻R3與第四個所 述電阻R4之間，第二個所述運算放大器U2的正向端連接在第四個所述電阻R4與第五個所 述電阻R5之間； 第二級放大電路采用1倍增益放大，其包括第三個運算放大器U3和四個電阻R6?R9 ; 所述第一級放大電路的一輸出端連接第六個所述電阻R6 -端，第六個所述電阻R6另一端 分別連接第七個所述電阻R7 -端和第三個所述運算放大器U3的反相端；第七個所述電阻 R7的另一端連接第三個所述運算放大器U3的輸出端構(gòu)成所述第二級放大電路的輸出端； 所述第一級放大電路的另一輸出端連接由第八個所述電阻R8和第九個所述電阻R9構(gòu)成的 串聯(lián)支路，第三個所述運算放大器U3的正向端連接在第八個所述電阻R8和第九個所述電 阻R9之間，且第九個所述電阻R9接地； 所述第三級放大電路采用2倍增益放大，其包括第四個、第五個運算放大器U4和U5、四 個電阻R10?R13 ;所述第二級放大電路的一輸出端連接第四個所述運算放大器U4的正向 端，所述第二級放大電路的另一輸出端連接第五個所述運算放大器U5的負向端；第四個所 述運算放大器U4的負向端經(jīng)第十個所述電阻R10接地，在該運算放大器負向端與第十個所 述電阻R10之間連接第十一個所述電阻R11 -端，所述電阻R11另一端連接至第四個所述 運算放大器U4的輸出端形成負反饋放大后輸出；第五個所述運算放大器U5的正向端經(jīng)第 12個所述電阻R12接地，在該運算放大器正向端與第12個所述電阻R12之間連接第13個 所述電阻R13-端，所述電阻R13另一端連接至第五個所述運算放大器U5的輸出端形成正 反饋放大后輸出。
3. 如權(quán)利要求2所述的一種對電感式傳感器進行激勵的交流電流源，其特征在于：五 個所述運算放大器U1?U5都采用0P37運算放大器。
4. 如權(quán)利要求1或2或3所述的一種對電感式傳感器進行激勵的交流電流源，其特征 在于：所述驅(qū)動電路包括三個運算放大器U6?U8、兩個達林頓管T1和T2、十個電阻R14? R23、一個電感L和一個電容C，所述兩個達林頓管T1和T2構(gòu)成A類推挽放大電路；所述波 形放大器輸出的信號經(jīng)所述電阻R14輸入第六個所述運算放大器U6正向端，第六個所述運 算放大器U6的輸出端經(jīng)所述電阻R15連接至所述兩個達林頓管T1和T2的基極；第一個所 述達林頓管T1的集電極連接第六個所述運算放大器U6的正向供電端，該達林頓管T1的發(fā) 射極連接所述電阻R16-端；第二個所述達林頓管T2的集電極連接第六個所述運算放大器 U6的負向供電端，該達林頓管T1的發(fā)射極連接所述電阻R17 -端，所述電阻R16另一端與 所述電阻R17另一端并聯(lián)后連接至第七個所述運算放大器U7的正向端；第七個所述運算放 大器U7為負反饋結(jié)構(gòu)，其輸出端依次串聯(lián)所述電阻R18和R19,并接地；第六個所述運算放 大器U6的負向端連接在所述電阻R18和R19之間；在所述電阻R16與R17之間連接所述電 阻R20,所述電阻R20輸出端分別連接所述電感L 一端和電阻R21 -端，所述電感L另一端 作為輸出連接至所述電感式傳感器，所述電感L與所述電感式傳感器之間并聯(lián)一由所述電 阻R22和電容C串聯(lián)后接地構(gòu)成的支路，在所述電感L兩端還并聯(lián)有所述電阻R23 ;所述電 阻R21另一端連接第八個所述運算放大器U8的正向端，第八個所述運算放大器U8負向端 與輸出端連接形成負反饋結(jié)構(gòu)，且輸出端連接第六個所述運算放大器U6的正向端。
5. 如權(quán)利要求4所述的一種對電感式傳感器進行激勵的交流電流源，其特征在于：三 個所述運算放大器U6?U8都采用型號為TL081的運算放大器，其單位增益帶寬積為2MHz。
6. 如權(quán)利要求4所述的一種對電感式傳感器進行激勵的交流電流源，其特征在于：所 述電感L為luH，所述電阻R23為10Ω，所述電阻R22也為10Ω，所述電容C為0. luF。
7. 如權(quán)利要求5所述的一種對電感式傳感器進行激勵的交流電流源，其特征在于：所 述電感L為luH，所述電阻R23為10Ω，所述電阻R22也為10Ω，所述電容C為0. luF。
【文檔編號】G01N27/74GK104270011SQ201410494117
【公開日】2015年1月7日 申請日期:2014年9月24日 優(yōu)先權(quán)日:2014年9月24日
【發(fā)明者】谷玉海, 王立勇, 王少紅, 馬超 申請人:北京信息科技大學(xué)