一種具有高通用性的芯片測試設(shè)備的制作方法
【專利摘要】本發(fā)明的具有高通用性的芯片測試設(shè)備，包括芯片連接器、芯片壓合器和芯片測試設(shè)備，特征在于：包括測試轉(zhuǎn)接板，測試轉(zhuǎn)接板的一個(gè)表面上設(shè)置有與測試連接點(diǎn)相配合的下表面接觸點(diǎn)，另一個(gè)表面上設(shè)置有與待測試芯片的外界引腳分布相一致的上表面觸點(diǎn)，下表面觸點(diǎn)與上表面觸點(diǎn)相連接。本發(fā)明的芯片電性能測試設(shè)備，不僅可有效地完成對(duì)芯片的測試，而且在芯片的封裝類型、封裝尺寸、引腳數(shù)量發(fā)生變化，而導(dǎo)致待測試芯片的外界引腳的坐標(biāo)和數(shù)目發(fā)生變化時(shí)，只需更換相應(yīng)的測試轉(zhuǎn)接板即可，提高了測試機(jī)臺(tái)產(chǎn)品通用性，避免了針對(duì)每種產(chǎn)品改裝測試機(jī)臺(tái)所需的大量時(shí)間、資金投入，較為快速的實(shí)現(xiàn)芯片測試。
【專利說明】一種具有高通用性的芯片測試設(shè)備

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有高通用性的芯片測試設(shè)備，更具體的說，尤其涉及一種通過測試轉(zhuǎn)接板來實(shí)現(xiàn)芯片外界引腳轉(zhuǎn)接的具有高通用性的芯片測試設(shè)備。

【背景技術(shù)】
[0002]隨著半導(dǎo)體行業(yè)的蓬勃發(fā)展，芯片種類、引腳數(shù)量、分布、封裝類型、封裝尺寸均存在較大差異性。晶片封裝完畢需要進(jìn)行電性能測試，以篩選功能良好芯片。
[0003]一般而言，在已知的芯片測試技術(shù)中，常見測試設(shè)備的結(jié)構(gòu)如圖1所示，針對(duì)芯片封裝類型不同、封裝尺寸不同、外引腳數(shù)目不同、外引腳位置坐標(biāo)差異，需專門設(shè)計(jì)加工與之匹配測試部件芯片連接器1，實(shí)現(xiàn)產(chǎn)品的電性能測試。其主要包含芯片連接器I和芯片壓合器2，芯片連接器與測試設(shè)備相連接，芯片連接器I上設(shè)置有與待測試芯片3上的外界引腳4相配合的測試連接點(diǎn)9。
[0004]使用時(shí)，待測試芯片3以外界引腳4與測試連接點(diǎn)9相配合的形式放置，芯片壓合器2壓在待測試芯片的上方，以保證待測試芯片3的外界引腳4與測試連接點(diǎn)9始終具有良好的電氣連接，通過芯片測試設(shè)備實(shí)現(xiàn)對(duì)芯片的測試、篩選。
[0005]在上述測試方法及結(jié)構(gòu)中，芯片放置壓合后即可實(shí)現(xiàn)與測試設(shè)備的電氣連接，方便快捷。此種結(jié)構(gòu)優(yōu)良，成為使用較為普遍的芯片測試結(jié)構(gòu)方法。但此種結(jié)構(gòu)中，一方面需要大量資金投入進(jìn)行單獨(dú)的測試設(shè)備改裝，使之適合特定尺寸、特定外引腳數(shù)、特定封裝類型的芯片，即針對(duì)不同尺寸的測試，通用性差；另一方面，針對(duì)不同芯片進(jìn)行改裝測試設(shè)備，需要時(shí)間較長，投放市場時(shí)間較長，并不適合大投入的去改裝測試設(shè)備，工程驗(yàn)證階段芯片，數(shù)量較少，因此較難實(shí)現(xiàn)芯片的電性能測試。
[0006]由此可見，現(xiàn)有的芯片測試方法并不具備高通用性，每進(jìn)行一款芯片的測試，需要設(shè)計(jì)與之相匹配的芯片測試設(shè)備，成本高、周期長、適用性差，不利于芯片的測試、研發(fā)。


【發(fā)明內(nèi)容】

[0007]本發(fā)明為了克服上述技術(shù)問題的缺點(diǎn)，提供了一種具有高通用性的芯片測試設(shè)備。
[0008]本發(fā)明的具有高通用性的芯片測試設(shè)備，包括芯片連接器、芯片壓合器和芯片測試設(shè)備，芯片連接器上設(shè)置有測試連接點(diǎn)，測試連接點(diǎn)與芯片測試設(shè)備電氣連接；其特別之處在于:包括用于放置于待測試芯片與芯片連接器之間的測試轉(zhuǎn)接板，所述測試轉(zhuǎn)接板的一個(gè)表面上設(shè)置有與測試連接點(diǎn)相配合的下表面接觸點(diǎn)，另一個(gè)表面上設(shè)置有與待測試芯片的外界引腳分布相一致的上表面觸點(diǎn)，下表面觸點(diǎn)與上表面觸點(diǎn)相連接；使用時(shí)，芯片壓合器施壓在待測試芯片的上方，以保證外界引腳與上表面接觸點(diǎn)、下表面接觸點(diǎn)與測試連接點(diǎn)的電氣連接。
[0009]芯片連接器上的測試連接點(diǎn)與芯片測試設(shè)備相連接，而且還通過轉(zhuǎn)接板與待測試芯片的外界引腳相連接，這樣，就相當(dāng)于將待測試芯片與芯片測試設(shè)備連接起來了，已完成對(duì)芯片的測試。由于測試轉(zhuǎn)接板的一個(gè)表面上設(shè)置有與測試連接點(diǎn)相匹配的下表面接觸點(diǎn)，另一個(gè)表面上設(shè)置有與待測試芯片相匹配的外界引腳，這樣，即使待測試芯片的封裝類型、封裝尺寸、引腳數(shù)量發(fā)生變化，導(dǎo)致待測試芯片的外界引腳的坐標(biāo)和數(shù)目發(fā)生變化，繼續(xù)設(shè)計(jì)并更換測試轉(zhuǎn)接板即可，降低了芯片測試成本，加快了測試過程。
[0010]本發(fā)明的具有高通用性的芯片測試設(shè)備，所述測試轉(zhuǎn)接板上開設(shè)有過孔，上表面接觸點(diǎn)與下表面接觸點(diǎn)經(jīng)過孔實(shí)現(xiàn)電氣連接。
[0011]本發(fā)明的有益效果是:本發(fā)明的芯片電性能測試設(shè)備，通過在芯片連接器與待測試芯片之間設(shè)置測試轉(zhuǎn)接板，依靠測試轉(zhuǎn)接板上的下表面接觸點(diǎn)實(shí)現(xiàn)與測試連接點(diǎn)的匹配接觸，上表面接觸點(diǎn)與待測試芯片的外界引腳匹配連接，不僅可有效地完成對(duì)芯片的測試，而且在芯片的封裝類型、封裝尺寸、引腳數(shù)量發(fā)生變化，而導(dǎo)致待測試芯片的外界引腳的坐標(biāo)和數(shù)目發(fā)生變化時(shí)，只需更換相應(yīng)的測試轉(zhuǎn)接板即可。
[0012]本發(fā)明的芯片電性能測試設(shè)備，解決了芯片尺寸、外引腳數(shù)目、位置坐標(biāo)等信息與測試設(shè)備測試連接點(diǎn)不匹配的問題，提高了測試機(jī)臺(tái)產(chǎn)品通用性。避免了針對(duì)每種產(chǎn)品改裝測試機(jī)臺(tái)所需的大量時(shí)間、資金投入，較為快速的實(shí)現(xiàn)芯片測試。

【專利附圖】

【附圖說明】
[0013]圖1為現(xiàn)有芯片電性能測試設(shè)備的結(jié)構(gòu)示意圖；
圖2為本發(fā)明的具有高通用性的芯片測試設(shè)備的結(jié)構(gòu)示意圖；
圖3為本發(fā)明中芯片連接器上的測試連接點(diǎn)的分布圖；
圖4為本發(fā)明中待測試芯片上的外界引腳的分布圖；
圖中:1芯片連接器，2芯片壓合器，3待測試芯片，4外界引腳，5測試轉(zhuǎn)接板，6上表面接觸點(diǎn)，7下表面接觸點(diǎn)，8過孔，9測試連接點(diǎn)。

【具體實(shí)施方式】
[0014]下面結(jié)合附圖與實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。
[0015]如圖1所示，給出了現(xiàn)有芯片電性能測試設(shè)備的結(jié)構(gòu)示意圖，其由芯片連接器I和芯片壓合器2組成，芯片連接器I上設(shè)置有測試連接點(diǎn)9，測試連接點(diǎn)9與芯片測試設(shè)備相連接。測試連接點(diǎn)9在芯片連接器I上的分布位置，與待測試芯片3上的外界引腳4的分布相一致，芯片壓合器2壓在待測試芯片3的上方，以保證外界引腳4與測試連接點(diǎn)9穩(wěn)定的電氣連接，以實(shí)現(xiàn)芯片測試。
[0016]對(duì)于圖1中給出的測試設(shè)備來說，對(duì)于不同型號(hào)的芯片，由于其封裝類型、封裝尺寸、引腳數(shù)量不同，使得待測試芯片的外界引腳的坐標(biāo)和數(shù)目發(fā)生變化時(shí)，需重新設(shè)計(jì)與之相匹配的芯片連接器1，成本高、設(shè)計(jì)周期長，不利于芯片的研發(fā)測試。
[0017]如圖2所示，給出了本發(fā)明的具有高通用性的芯片測試設(shè)備的結(jié)構(gòu)示意圖，其包括芯片連接器1、芯片壓合器2和測試轉(zhuǎn)接板5，所示芯片連接器I的上表面上設(shè)置有若干測試連接點(diǎn)9，測試連接點(diǎn)9與芯片測試設(shè)備相連接，以完成對(duì)芯片的測試功能。測試轉(zhuǎn)接板5的下表面上設(shè)置有若干下表面接觸點(diǎn)7，下表面接觸點(diǎn)7的分布與測試連接點(diǎn)9的分布相一致，當(dāng)測試轉(zhuǎn)接板5放置于芯片連接器I上之后，保證下表面接觸點(diǎn)7與測試連接點(diǎn)9的接觸和電氣連接。
[0018]所示測試轉(zhuǎn)接板5的上表面上設(shè)置有若干上表面接觸點(diǎn)6，測試轉(zhuǎn)接板5上開設(shè)有過孔8，上表面接觸點(diǎn)6經(jīng)過孔8與下表面接觸點(diǎn)7相連接。上表面接觸點(diǎn)6的分布形狀，與外界引腳4在待測試芯片3的分布形狀相同，以便待測試芯片3放置于測試轉(zhuǎn)接板5上時(shí)，外界引腳4與測試轉(zhuǎn)接板5的接觸和電氣連接。芯片壓合器2壓在待測試芯片3的上部，以保證外界引腳4與上表面接觸點(diǎn)6、下表面接觸點(diǎn)7與測試連接點(diǎn)9良好接觸和電器連接，實(shí)現(xiàn)芯片測試。
[0019]相對(duì)于現(xiàn)有的芯片測試設(shè)備來說，由于在芯片連接器I與待測試芯片3之間設(shè)置了測試轉(zhuǎn)接板5，如果待測試芯片3的封裝類型、封裝結(jié)構(gòu)、管腳數(shù)目發(fā)生變化，只需更換與之匹配的測試轉(zhuǎn)接板即可，無需對(duì)整個(gè)測試設(shè)備進(jìn)行重新設(shè)計(jì)，降低了成本，縮短了產(chǎn)品研發(fā)周期。
[0020]因此，本發(fā)明的芯片電性能測試設(shè)備，作為待測芯片與測試設(shè)備的中介，實(shí)現(xiàn)待測芯片與測試設(shè)備的引腳匹配，故可避免測試設(shè)備調(diào)整、修改所需的時(shí)間、資金投入，實(shí)現(xiàn)快速測試驗(yàn)證，降低成本，縮短產(chǎn)品投放市場時(shí)間。
[0021]上述結(jié)構(gòu)測試方法，不因芯片外引腳數(shù)目、尺寸、位置、封裝類型的改變而調(diào)整，表面貼裝類產(chǎn)品均可通過該轉(zhuǎn)接板在該測試設(shè)備上實(shí)現(xiàn)測試驗(yàn)證，調(diào)節(jié)轉(zhuǎn)接板上表面接觸點(diǎn)尺寸及分布，即可完成不同封裝類型、不同外引腳的芯片測試。待測芯片尺寸不超過測試設(shè)備最大容納芯片尺寸即可，另外待測芯片外引腳數(shù)不應(yīng)超過測試設(shè)備最多引腳數(shù)，滿足此條件表面貼裝類芯片均可通過此種方法實(shí)現(xiàn)快速測試驗(yàn)證。
【權(quán)利要求】
1.一種具有高通用性的芯片測試設(shè)備，包括芯片連接器(I)、芯片壓合器(2)和芯片測試設(shè)備，芯片連接器上設(shè)置有測試連接點(diǎn)(9)，測試連接點(diǎn)與芯片測試設(shè)備電氣連接；其特征在于:包括用于放置于待測試芯片(3)與芯片連接器之間的測試轉(zhuǎn)接板(5)，所述測試轉(zhuǎn)接板的一個(gè)表面上設(shè)置有與測試連接點(diǎn)相配合的下表面接觸點(diǎn)(7)，另一個(gè)表面上設(shè)置有與待測試芯片的外界引腳(4)分布相一致的上表面觸點(diǎn)(6)，下表面觸點(diǎn)與上表面觸點(diǎn)相連接；使用時(shí)，芯片壓合器施壓在待測試芯片的上方，以保證外界引腳與上表面接觸點(diǎn)、下表面接觸點(diǎn)與測試連接點(diǎn)的電氣連接。
2.根據(jù)權(quán)利要求1所述的具有高通用性的芯片測試設(shè)備，其特征在于:所述測試轉(zhuǎn)接板(5 )上開設(shè)有過孔(8 )，上表面接觸點(diǎn)(6 )與下表面接觸點(diǎn)(7 )經(jīng)過孔實(shí)現(xiàn)電氣連接。
【文檔編號(hào)】G01R31/26GK104316859SQ201410619039
【公開日】2015年1月28日 申請(qǐng)日期:2014年11月6日 優(yōu)先權(quán)日:2014年11月6日
【發(fā)明者】喬帥, 栗振超, 劉昭麟, 王璐, 孟新玲 申請(qǐng)人:山東華芯半導(dǎo)體有限公司