本發(fā)明涉及集成電路的可靠性檢測(cè)領(lǐng)域，特別是涉及一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)方法、裝置和平臺(tái)。

背景技術(shù)：

引線鍵合因工藝實(shí)現(xiàn)簡(jiǎn)單、成本低廉、適用多種封裝形式而在連接方式中占主導(dǎo)地位。在高密度封裝領(lǐng)域，80％以上管腳均采用引線鍵合連接。隨著封裝的高度集成，特別是疊層芯片集成電路的廣泛應(yīng)用，推動(dòng)了引線鍵合技術(shù)向細(xì)線徑、窄間距、長(zhǎng)距離和低線弧鍵合方向發(fā)展。引線鍵合技術(shù)的發(fā)展給高密度氣密封裝的可靠性帶來(lái)了嚴(yán)峻的挑戰(zhàn)。在極限機(jī)械應(yīng)力環(huán)境的工程應(yīng)用中，出現(xiàn)過(guò)鑒定合格后的高密度引線鍵合的氣密集成電路在整機(jī)試驗(yàn)測(cè)試中出現(xiàn)鍵合絲瞬時(shí)觸碰短路現(xiàn)象，嚴(yán)重時(shí)可能引起系統(tǒng)的失效。

現(xiàn)有的一種基于脈沖捕獲的鍵合絲觸碰短路檢測(cè)方法，通過(guò)配置被測(cè)集成電路芯片的所有輸出引腳為高阻態(tài)；設(shè)置被測(cè)集成電路芯片的所有引腳施加N+1種電壓，然后對(duì)被測(cè)集成電路芯片供電，通過(guò)示波器實(shí)時(shí)監(jiān)控電流脈沖信號(hào)檢測(cè)振動(dòng)環(huán)境下集成電路芯片鍵合絲的觸碰短路現(xiàn)象。該方法雖然理論上可以實(shí)現(xiàn)所有鍵合絲的瞬時(shí)觸碰監(jiān)測(cè)，但仍存在漏檢的可能。一方面，雖然給每個(gè)引腳分配了一種電壓，對(duì)于較多管腳數(shù)量的集成電路，存在相鄰的鍵合絲電壓差極小的情況，即使瞬時(shí)觸碰也會(huì)因?yàn)樾盘?hào)微弱而漏檢。另一方面，集成電路芯片內(nèi)部電路設(shè)計(jì)屬于商業(yè)保密范疇，用戶不可能獲取內(nèi)鍵合絲所對(duì)應(yīng)的管腳信息，相鄰的鍵合絲存在配置相同電壓的可能，易引起誤判和漏檢。

技術(shù)實(shí)現(xiàn)要素：

基于此，有必要提供一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)方法、裝置和平臺(tái)，能夠避免出現(xiàn)鍵合絲瞬時(shí)觸碰的漏檢。

一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)方法，包括：

將待測(cè)集成電路的任意一個(gè)管腳配置為第一電平，將剩余管腳配置為與第一電平相反的第二電平；

掃描被配置為第二電平的各管腳是否發(fā)生電平跳變；

若掃描到任意一個(gè)管腳發(fā)生電平跳變，則判定所述待測(cè)集成電路的鍵合絲發(fā)生瞬時(shí)觸碰；

輸出檢測(cè)結(jié)果。

在一個(gè)實(shí)施例中，當(dāng)被配置為第二電平的各管腳均未發(fā)生電平跳變時(shí)，若所述待測(cè)集成電路存在未被配置過(guò)為第一電平的管腳，則選擇一個(gè)未被配置過(guò)為第一電平的管腳并將其配置為第一電平，同時(shí)將其它管腳配置為第二電平；

返回所述掃描被配置為第二電平的各管腳是否發(fā)生電平跳變的步驟，直至掃描到任意一個(gè)管腳發(fā)生電平跳變或所述待測(cè)集成電路的全部管腳均被配置過(guò)為第一電平。

在一個(gè)實(shí)施例中，若所述待測(cè)集成電路全部管腳均被配置過(guò)為第一電平仍未掃描到任意一個(gè)管腳發(fā)生電平跳變，則判定所述待測(cè)集成電路的鍵合絲未發(fā)生瞬時(shí)觸碰。

一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)裝置，包括：配置模塊、掃描模塊、判定模塊和輸出模塊；

所述配置模塊，用于將待測(cè)集成電路的任意一個(gè)管腳配置為第一電平，將剩余管腳配置為與第一電平相反的第二電平；

所述掃描模塊，用于掃描被配置為第二電平的各管腳是否發(fā)生電平跳變；

所述判定模塊，用于在所述掃描模塊掃描到任意一個(gè)管腳發(fā)生電平跳變時(shí)，判定所述待測(cè)集成電路的鍵合絲發(fā)生瞬時(shí)觸碰；

所述輸出模塊，用于輸出檢測(cè)結(jié)果。

在一個(gè)實(shí)施例中，還包括判斷模塊，用于在所述掃描模塊掃描到被配置為第二電平的各管腳均未發(fā)生電平跳變時(shí)，判斷所述待測(cè)集成電路的全部管腳中是否存在未被配置過(guò)為第一電平的管腳；

所述配置模塊，還用于在所述判斷模塊的判斷結(jié)果為是時(shí)，選擇一個(gè)未被配置過(guò)為第一電平的管腳并將其配置為第一電平，同時(shí)將其它管腳配置為第二電平。

在一個(gè)實(shí)施例中，所述判定模塊，用于在所述判斷模塊的判斷結(jié)果為否時(shí)，判定所述待測(cè)集成電路的鍵合絲未發(fā)生瞬時(shí)觸碰。

一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)平臺(tái)，包括：測(cè)試電路板、測(cè)試芯片、上位機(jī)和電源；所述待測(cè)集成電路的管腳和所述測(cè)試芯片的管腳一一對(duì)應(yīng)連接；所述測(cè)試芯片和所述待測(cè)集成電路安裝在所述測(cè)試電路板上；所述測(cè)試芯片與所述上位機(jī)連接；所述測(cè)試芯片包括上述的鍵合絲瞬時(shí)觸碰的檢測(cè)裝置。

在一個(gè)實(shí)施例中，所述測(cè)試芯片通過(guò)RS232接口與所述上位機(jī)連接。

在一個(gè)實(shí)施例中，所述測(cè)試芯片基于所述待測(cè)集成電路的各管腳的功能確定，所述測(cè)試芯片為FPGA。

在一個(gè)實(shí)施例中，所述測(cè)試電路板被放置在設(shè)定的應(yīng)力測(cè)試環(huán)境中，所述測(cè)試芯片的主頻滿足所述待測(cè)集成電路的應(yīng)力測(cè)試條件。

上述的基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)方法，通過(guò)對(duì)待測(cè)集成電路的任意一個(gè)管腳配置第一電平，將剩余管腳配置為與第一電平相反的第二電平，當(dāng)掃描到被配置為第二電平的任意一個(gè)管腳發(fā)生電平跳變時(shí)，判定待測(cè)集成電路的鍵合絲發(fā)生瞬時(shí)觸碰現(xiàn)象，并輸出檢測(cè)結(jié)果。該方法通過(guò)捕捉待測(cè)集成電路的設(shè)定的管腳的電平變化，實(shí)現(xiàn)對(duì)鍵合絲瞬時(shí)觸碰現(xiàn)象的捕獲，不會(huì)發(fā)生漏檢，并且無(wú)需開(kāi)封獲取待測(cè)集成電路內(nèi)部鍵合絲的連接方式，適應(yīng)性廣。

附圖說(shuō)明

圖1為一個(gè)實(shí)施例的一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)平臺(tái)結(jié)構(gòu)示意圖；

圖2為一個(gè)實(shí)施例的一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)方法的流程圖；

圖3為一個(gè)實(shí)施例的一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)裝置的功能模塊示意圖；

圖4為另一個(gè)實(shí)施例的一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)裝置的功能模塊示意圖。

具體實(shí)施方式

一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)的平臺(tái)，如圖1所示，包括：測(cè)試電路板110、測(cè)試芯片120、上位機(jī)130和電源140。測(cè)試芯片120和待測(cè)集成電路100安裝在測(cè)試電路板110上，實(shí)現(xiàn)待測(cè)集成電路100的管腳和測(cè)試芯片120的管腳一一對(duì)應(yīng)連接，測(cè)試芯片120通過(guò)RS232接口與上位機(jī)130連接。

具體的，測(cè)試人員基于待測(cè)集成電路100(DUT，Device under Test)的數(shù)據(jù)表確定待測(cè)集成電路100各管腳的功能，選擇合適主頻和管腳的FPGA(Field－Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)作為測(cè)試芯片120。FPGA的管腳大于待測(cè)集成電路的管腳。FPGA的主頻滿足待測(cè)集成電路極限應(yīng)力測(cè)試條件，可實(shí)現(xiàn)在環(huán)境應(yīng)力峰值停留時(shí)間內(nèi)能完成所有管腳的逐一掃描。

測(cè)試人員結(jié)合待測(cè)集成電路100和測(cè)試芯片120的技術(shù)資料，設(shè)計(jì)并制備測(cè)試電路板110，將測(cè)試芯片120和待測(cè)集成電路組100裝到測(cè)試電路板110上，實(shí)現(xiàn)將待測(cè)集成電路管腳與測(cè)試芯片管腳一一對(duì)應(yīng)，輸入端和輸出端之外，保證每個(gè)管腳之間處于開(kāi)路狀態(tài)，電源140為測(cè)試電路板供電。

檢測(cè)時(shí)，將測(cè)試電路板置于應(yīng)力測(cè)試環(huán)境中，由電源140為測(cè)試電路板供電。測(cè)試芯片120通過(guò)RS232接口與上位機(jī)130連接，測(cè)試人員通過(guò)上位機(jī)130進(jìn)行測(cè)試操作，測(cè)試結(jié)果通過(guò)上位機(jī)130的顯示屏顯示。

一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)方法運(yùn)行在測(cè)試芯片120上，通過(guò)測(cè)試芯片實(shí)現(xiàn)對(duì)待測(cè)集成電路的管腳的逐一掃描，以檢測(cè)待測(cè)集成電路是否存在鍵合絲觸碰短路。具體的，如圖2所示，包括以下步驟：

S202：將待測(cè)集成電路的任意一個(gè)管腳配置為第一電平，將剩余管腳配置為與第一電平相反的第二電平。

本實(shí)施例中的第一電平可以為高電平，與第一電平相反的第二電平為低電平。第一電平也可以為低電平，與第一電平相反的第二電平為高電平。

S204：掃描被配置為第二電平的各管腳是否發(fā)生電平跳變。

S206：若掃描到任意一個(gè)管腳發(fā)生電平跳變，則判定待測(cè)集成電路的鍵合絲發(fā)生瞬時(shí)觸碰。

電平跳變是指被配置為第二電平的管腳的電平信號(hào)發(fā)生變化，即從第二電平跳變?yōu)榈谝浑娖?。?dāng)掃描到被配置為第二電平的管腳發(fā)生電平跳變時(shí)，則表示待測(cè)集成電路的鍵合絲存在瞬時(shí)觸碰現(xiàn)象。

具體的，在一個(gè)具體的實(shí)施方式中，第一電平為高電平，第二電平為低電平。當(dāng)掃描到原本為低電平的管腳發(fā)生高電平跳變時(shí)，則判定待測(cè)集成電路的鍵合絲發(fā)生瞬時(shí)觸碰。

S208：輸出檢測(cè)結(jié)果。

具體的，檢測(cè)結(jié)果輸出至上位機(jī)130進(jìn)行顯示，以供測(cè)試人員查看。具體的，測(cè)試芯片和上位機(jī)的通信通過(guò)Labview或串口調(diào)試助手實(shí)現(xiàn)。

上述基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)方法，通過(guò)對(duì)待測(cè)集成電路的任意一個(gè)管腳配置第一電平，將剩余管腳配置為與第一電平相反的第二電平，當(dāng)掃描到被配置為第二電平的任意一個(gè)管腳發(fā)生電平跳變時(shí)，判定待測(cè)集成電路的鍵合絲發(fā)生瞬時(shí)觸碰，并輸出檢測(cè)結(jié)果。該方法通過(guò)捕捉待測(cè)集成電路的設(shè)定的管腳的電平變化，實(shí)現(xiàn)對(duì)鍵合絲的瞬時(shí)觸碰進(jìn)行檢測(cè)，不會(huì)發(fā)生漏檢，并且無(wú)需開(kāi)封獲取待測(cè)集成電路內(nèi)部鍵合絲的連接方式，適應(yīng)性廣。

在另一個(gè)實(shí)施例中，當(dāng)被配置為第二電平的各管腳均未發(fā)生電平跳變時(shí)，判斷待測(cè)集成電路是否存在未被配置過(guò)為第一電平的管腳。若是，則執(zhí)行步驟S205：選擇一個(gè)未被配置過(guò)為第一電平的管腳并將其配置為第一電平，同時(shí)將其它管腳配置為第二電平。

本實(shí)施例中的其它管腳是指待測(cè)集成電路中，除選擇的未被配置過(guò)為第一電平的管腳外的其它管腳。

在步驟S205之后，返回步驟S204，掃描被配置為第二電平的各管腳是否發(fā)生電平跳變，直至掃描到任意一個(gè)管腳發(fā)生電平跳變或待測(cè)集成電路的全部管腳均被配置過(guò)為第一電平。

若待測(cè)集成電路的全部管腳均被配置過(guò)為第一電平仍未掃描到任意一個(gè)管腳發(fā)生電平跳變，則執(zhí)行步驟S207：判定待測(cè)集成電路未的鍵合絲發(fā)生瞬時(shí)觸碰。

上述基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)方法，通過(guò)逐一捕捉待測(cè)集成電路的設(shè)定的管腳的電平變化，實(shí)現(xiàn)對(duì)鍵合絲觸碰短路進(jìn)行檢測(cè)，不會(huì)發(fā)生漏檢，并且無(wú)需開(kāi)封獲取待測(cè)集成電路內(nèi)部鍵合絲的連接方式，適應(yīng)性廣。

在一個(gè)實(shí)施例中，提供一種基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)裝置，如圖3所示，包括：配置模塊301、掃描模塊302、判定模塊303和輸出模塊304。

配置模塊301，用于將待測(cè)集成電路的任意一個(gè)管腳配置為第一電平，將剩余管腳配置為與第一電平相反的第二電平；

掃描模塊302，用于掃描被配置為第二電平的各管腳是否發(fā)生電平跳變。

判定模塊303，用于在掃描模塊掃描到任意一個(gè)管腳發(fā)生電平跳變時(shí)，判定待測(cè)集成電路的鍵合絲發(fā)生瞬時(shí)觸碰。

輸出模塊304，用于輸出檢測(cè)結(jié)果。

在一個(gè)實(shí)施例中，如圖4所示，還包括判斷模塊305，用于在掃描模塊302掃描到被配置為第二電平的各管腳均未發(fā)生電平跳變時(shí)，判斷待測(cè)集成電路的全部管腳中是否存在未被配置過(guò)為第一電平的管腳。

配置模塊301，還用于在判斷模塊的判斷結(jié)果為是時(shí)，選擇一個(gè)未被配置過(guò)為第一電平的管腳并將其配置為第一電平，同時(shí)將其它管腳配置為第二電平。

在另一個(gè)實(shí)施例中，判定模塊303，用于在判斷模塊305的判斷結(jié)果為否時(shí)，判定待測(cè)集成電路的鍵合絲未發(fā)生瞬時(shí)觸碰。

上述基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)裝置，通過(guò)對(duì)待測(cè)集成電路的任意一個(gè)管腳配置第一電平，將剩余管腳配置為與第一電平相反的第二電平，當(dāng)掃描到被配置為第二電平的任意一個(gè)管腳發(fā)生電平跳變時(shí)，判定待測(cè)集成電路的鍵合絲發(fā)生瞬時(shí)觸碰，并輸出檢測(cè)結(jié)果。該裝置通過(guò)捕捉待測(cè)集成電路的設(shè)定的管腳的電平變化，實(shí)現(xiàn)對(duì)鍵合絲瞬時(shí)觸碰進(jìn)行檢測(cè)，不會(huì)發(fā)生漏檢，并且無(wú)需開(kāi)封獲取待測(cè)集成電路內(nèi)部鍵合絲的連接方式，適應(yīng)性廣。

上述基于電學(xué)法的鍵合絲瞬時(shí)觸碰的檢測(cè)裝置，可實(shí)現(xiàn)極限應(yīng)力峰值觸發(fā)時(shí)間內(nèi)實(shí)現(xiàn)氣密封裝高密度全部鍵合絲觸碰風(fēng)險(xiǎn)在線檢測(cè)，利用高頻FPGA，基于RS232總線接口，通過(guò)Labview編程或PC助手實(shí)現(xiàn)上位機(jī)與測(cè)試芯片F(xiàn)PGA的通信，實(shí)現(xiàn)待測(cè)集成電路全部管腳的電參數(shù)的數(shù)據(jù)采集和實(shí)時(shí)監(jiān)控。相對(duì)于其他鍵合絲觸碰風(fēng)險(xiǎn)評(píng)估方法，本發(fā)明適用性好，不需要開(kāi)封獲取器件內(nèi)部鍵合絲的連接方式。通過(guò)捕捉設(shè)定的鍵合絲電平變化，實(shí)現(xiàn)鍵合絲觸碰短路風(fēng)險(xiǎn)在線評(píng)估，不會(huì)發(fā)生漏檢。

以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡(jiǎn)潔，未對(duì)上述實(shí)施例中的各個(gè)技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當(dāng)認(rèn)為是本說(shuō)明書(shū)記載的范圍。

以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。