用于集成無源器件的測試板以及測試方案的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電子裝置，特別是涉及一種能夠適用于測量集成無源器件(iro)的高頻LCR參數(shù)測試的測試板、以及應(yīng)用了該測試板的電子測試方案。
【背景技術(shù)】
[0002]消費(fèi)電子類產(chǎn)品發(fā)展迅速，要求制造商提提供尺寸小、速率快、價(jià)格低廉的元器件產(chǎn)品。例如，在手機(jī)通信等電子裝置中，需要在小面積的電路板上集成形成高性能的高頻器件(例如800MHz以上、乃至2.4GHz以上)、諸如射頻(RF)器件。IPD(集成無源器件)因?yàn)闈M足這些所有要求，近來成為研究開發(fā)熱點(diǎn)。
[0003]研發(fā)工作中，經(jīng)常情況是很多器件集成在一個(gè)很小面積的iro芯片上(例如
0.5mmX Imm或更小)，例如在高電阻R的半導(dǎo)體襯底中(例如采取摻雜阱區(qū)電阻)或者之上(例如薄膜電阻、電感或電容)提供高Q值的電感L以及高介電常數(shù)薄膜構(gòu)成的電容C。然而，通常采用離子注入摻雜或者金屬、絕緣膜的沉積來形成這些高密度的無源器件，工藝參數(shù)的波動(dòng)將極大影響iro的精度，使得電子裝置整體性能下降。為此，除了在制造工藝前端精確調(diào)整工藝參數(shù)，還必需在制造iro之后、最終封裝iro之前對電路板上搭載的iro做必要的板上測試以便控制器件的最終電學(xué)性能。
[0004]然而，受制于PCB板或者芯片襯底的集成度要求，IPD的測試接口密度更大、尺寸更小，不同于傳統(tǒng)電子器件的大尺寸接線柱端子，無法采用萬用表、示波器等常規(guī)儀器用常規(guī)方法測量，使得準(zhǔn)確測試iro芯片上器件的高頻電特性成為一個(gè)難點(diǎn)。

【發(fā)明內(nèi)容】

[0005]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種能夠適用于測量集成無源器件(IPD)的高頻LCR參數(shù)測試的測試板、以及應(yīng)用了該測試板的測試方案。
[0006]為此，本發(fā)明提供了一種用于集成無源器件的測試板，包括測試結(jié)構(gòu)和校準(zhǔn)結(jié)構(gòu)，其特征在于:所述校準(zhǔn)結(jié)構(gòu)與所述測試結(jié)構(gòu)位于同一塊PCB板上，并且與所述測試結(jié)構(gòu)的布局相同。
[0007]其中，所述測試結(jié)構(gòu)包括第一端子、第二端子以及第一互連布線，所述第二端子位于所述第一端子外圍、并且通過所述互連布線與所述第一端子電連接。
[0008]其中，所述校準(zhǔn)結(jié)構(gòu)包括第三端子、第四端子以及第二互連布線，所述第三端子和第四端子的相對位置關(guān)系、與所述第一端子和第二端子的相對位置關(guān)系相同，所述第二互連布線與所述第一互連布線長度以及方向相同。
[0009]其中，所述校準(zhǔn)結(jié)構(gòu)位于所述測試板的角落或者側(cè)邊處，或者與所述測試結(jié)構(gòu)間隔排列。
[0010]其中，所述校準(zhǔn)結(jié)構(gòu)包括開路校準(zhǔn)結(jié)構(gòu)和短路校準(zhǔn)結(jié)構(gòu)，所述短路校準(zhǔn)結(jié)構(gòu)的端子之間具有短路布線。
[0011 ] 其中，所述校準(zhǔn)結(jié)構(gòu)與所述測試結(jié)構(gòu)的形成工藝以及材料相同。
[0012]本發(fā)明另一方面還提供了一種用于集成無源器件的測試系統(tǒng)，包括:測試板，包括測試結(jié)構(gòu)和校準(zhǔn)結(jié)構(gòu)，所述校準(zhǔn)結(jié)構(gòu)位于所述測試結(jié)構(gòu)周圍、并且與所述測試結(jié)構(gòu)的布局相同；測試儀，通過電纜和探針與所述測試板電連接；待測的集成無源器件，通過所述測試結(jié)構(gòu)與所述測試板電連接。
[0013]其中，所述測試結(jié)構(gòu)包括第一端子、第二端子以及第一互連布線，所述校準(zhǔn)結(jié)構(gòu)包括第三端子、第四端子以及第二互連布線，所述第三端子和第四端子的相對位置關(guān)系、與所述第一端子和第二端子的相對位置關(guān)系相同，所述第二互連布線與所述第一互連布線長度以及方向相同。
[0014]其中，所述測試儀倒裝安裝在所述測試板的測試結(jié)構(gòu)上。
[0015]其中，所述校準(zhǔn)結(jié)構(gòu)包括開路校準(zhǔn)結(jié)構(gòu)和短路校準(zhǔn)結(jié)構(gòu)，所述短路校準(zhǔn)結(jié)構(gòu)的端子之間具有短路布線。
[0016]依照本發(fā)明的用于集成無源器件的測試結(jié)構(gòu)，在測試板上設(shè)計(jì)了 iro芯片的高頻測試連接端口和誤差校準(zhǔn)結(jié)構(gòu)，實(shí)現(xiàn)了測試點(diǎn)的連接，又通過校準(zhǔn)結(jié)構(gòu)的設(shè)計(jì)巧妙地消除測試鏈路中的誤差，方便地進(jìn)行iro高頻測試的校準(zhǔn)和測試，提供了一種便捷準(zhǔn)確的測量方式，滿足足iro芯片研發(fā)工作中的測試需求。
【附圖說明】
[0017]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中:
[0018]圖1為依照本發(fā)明的測試系統(tǒng)的結(jié)構(gòu)示意圖；
[0019]圖2為依照本發(fā)明的測試系統(tǒng)中寄生參數(shù)的等效電路圖；以及
[0020]圖3為依照本發(fā)明的測試板的布線示意圖。
【具體實(shí)施方式】
[0021]以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了能夠適用于測量集成無源器件(IPD)的高頻LCR參數(shù)測試的測試板、以及應(yīng)用了該測試板的電子測試系統(tǒng)。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等、刻蝕等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹夑P(guān)系。
[0022]如圖1所示，示出了依照本發(fā)明的測試系統(tǒng)的結(jié)構(gòu)示意圖。其中，測試系統(tǒng)100包括測試板110、待測的IPD芯片120以及測試儀130。其中，待測的IPD芯片120通過倒裝(Flip—chip)方式安裝在測試板110上。例如在測試板110的絕緣基底上通過電鍍等工藝，形成了焊料凸塊的多個(gè)第一端子111。第一端子111的材質(zhì)優(yōu)選以Cu為主(例如在未示出的粘附層之上的電鍍Cu凸點(diǎn))，例如含有95?97重量％的Cu，還可以含有少量的N1、P, Cr, Ag, Au, Pt以改善界面特性，提高其浸潤性、減小接觸電阻。然后通過熱擠壓、超聲焊接、焊球接合等方式將待測的IB)芯片120倒裝覆蓋在第一端子111之上，并借由芯片120下底面的焊盤(未示出)而形成與測試板110的電接觸、電耦合。如圖3所示，測試板110上的多個(gè)第一端子111相互間距較小，構(gòu)成了內(nèi)部端子區(qū)Tl，僅適用于耦合芯片120，通常無法采用導(dǎo)電夾或探針直接接觸。為此，在測試板110上第一端子111的外圍，設(shè)置了多個(gè)第二端子112以構(gòu)成外部端子區(qū)T2，以用作測試點(diǎn)。第二端子112的數(shù)目與第一端子111的數(shù)目相同，并且在第一端子111和第二端子112之間設(shè)置了多個(gè)第一互連布線113。第二端子112例如設(shè)置成面積較大的焊盤或者導(dǎo)體柱形式，材質(zhì)與第一端子111相同。多個(gè)互連布線113設(shè)置在一一對應(yīng)的第一端子111和第二端子112之間并且使得兩者電連接。
[0023]測試儀130采用高精度的LCR測試儀，例如可以從安捷倫等公司商業(yè)購得的型號為4294、4991等測試儀，以用于測量高頻信號下的電容、電感和電阻的精確數(shù)值。具體地，測試儀130通過電纜131、探針132而接觸測試板110上的多個(gè)第二端子112，形成了測試鏈路。為了提高精度，需要使得測試儀130的測試參考面位于儀器端口處，