專利名稱：一種高精度脈沖時(shí)間間隔測(cè)量電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，是一種由集成電路構(gòu)成的高精度脈沖時(shí)間 間隔測(cè)量電路。
背景技術(shù)：
脈沖時(shí)間間隔測(cè)量在傳感器信號(hào)處理領(lǐng)域廣泛存在。在通訊、醫(yī)療電子、自動(dòng)控制 和瞬態(tài)測(cè)量等系統(tǒng)中使用的脈沖時(shí)間間隔測(cè)量精度要求時(shí)間差在納秒量級(jí)以內(nèi)，對(duì)此傳統(tǒng) 電路采用時(shí)鐘采樣脈沖的方式進(jìn)行測(cè)量。這在電路的設(shè)計(jì)過程中并不是很難，但當(dāng)脈沖的 寬度較小，且時(shí)間間隔的精度要求很高時(shí)，不僅需要測(cè)量脈沖間隔時(shí)間中的整數(shù)個(gè)時(shí)鐘周 期數(shù)，還需要測(cè)量待測(cè)脈沖與時(shí)鐘邊沿的偏移量。如果采用傳統(tǒng)方案，根據(jù)數(shù)字電路的采樣原理，需要有至少2倍于測(cè)量精度的時(shí) 鐘源才可以完成高精度的脈沖時(shí)間間隔測(cè)量。而提高時(shí)鐘頻率將帶來的是功耗上升、時(shí)鐘 基準(zhǔn)抖動(dòng)等一系列問題。為解決上述問題，可以采用外部較低的時(shí)鐘輸入，在內(nèi)部進(jìn)行時(shí)鐘 倍頻的方式解決，但也引入了內(nèi)部倍頻電路需要較大的硬件開支，同時(shí)也增加了電路設(shè)計(jì) 難度。公開號(hào)為C擬672698的“新型時(shí)間間隔測(cè)量?jī)x”由偽隨機(jī)碼產(chǎn)生電路和相關(guān)檢測(cè)電 路、微處理器、數(shù)字頻率綜合器構(gòu)成，測(cè)量?jī)x器相當(dāng)復(fù)雜，系統(tǒng)構(gòu)建也很難保證測(cè)量誤差的 一致性。公開號(hào)為CN2736821的專利“基于可編程邏輯器件的短時(shí)間間隔測(cè)量器”采用一 種基于可編程邏輯器件(CPLD)的時(shí)間間隔測(cè)量器，由可編程邏輯器件CPLD和單片機(jī)相連 接構(gòu)成的測(cè)量器，結(jié)構(gòu)復(fù)雜，且需要編寫相關(guān)的軟件；公開號(hào)為CN101369205的專利“電容 檢測(cè)系統(tǒng)、方法及時(shí)間間隔測(cè)量模塊、方法”采用模擬電路設(shè)計(jì)的電容檢測(cè)系統(tǒng)、及電容檢 測(cè)的時(shí)間間隔測(cè)量模塊完成時(shí)間間隔測(cè)量，難以實(shí)現(xiàn)對(duì)高速脈沖時(shí)間間隔測(cè)量。

發(fā)明內(nèi)容
本發(fā)明的目的就是為了解決現(xiàn)有脈沖時(shí)間間隔測(cè)量電路存在的硬件開支大，同時(shí) 電路結(jié)構(gòu)復(fù)雜設(shè)計(jì)難度大，且需要編寫相關(guān)的軟件，難以實(shí)現(xiàn)對(duì)高速脈沖時(shí)間間隔測(cè)量等 缺點(diǎn)，提供一種具有高精度脈沖時(shí)間間隔測(cè)量電路，該電路既實(shí)現(xiàn)了高精度又簡(jiǎn)化了相關(guān) 硬件，降低了時(shí)鐘資源成本；同時(shí)由于集成電路的高可靠性，測(cè)量系統(tǒng)一致性等保證了測(cè)量 的高可靠性和高精度。為了實(shí)現(xiàn)本上述的目的，本發(fā)明所采用如下技術(shù)方案一種高精度脈沖時(shí)間間隔測(cè)量電路，包括壓控延遲線電路，它由一組延時(shí)緩沖器串聯(lián)構(gòu)成，壓控延遲線電路接收輸入的待 測(cè)脈沖信號(hào)，并輸出延時(shí)脈沖信號(hào)作為脈沖偏移測(cè)量電路的輸入，壓控延遲線電路由10到 100級(jí)延時(shí)緩沖器串聯(lián)構(gòu)成；整數(shù)時(shí)鐘間隔測(cè)量電路，它由二級(jí)采樣電路、邏輯比對(duì)電路以及時(shí)鐘計(jì)數(shù)器狀態(tài) 機(jī)組成，二級(jí)采樣電路接收輸入的待測(cè)脈沖信號(hào)，經(jīng)邏輯比對(duì)電路處理后傳輸至?xí)r鐘計(jì)數(shù) 器狀態(tài)機(jī)，其輸出的整數(shù)周期數(shù)據(jù)作為數(shù)據(jù)組合模塊的輸入；
脈沖偏移測(cè)量電路，它由一組采樣邏輯電路、邏輯比對(duì)電路以及延時(shí)級(jí)數(shù)譯碼輸 出邏輯電路組成，壓控延遲線的每級(jí)延時(shí)輸出信號(hào)作為對(duì)應(yīng)的每級(jí)采樣邏輯電路的輸入， 經(jīng)相應(yīng)的邏輯比對(duì)電路處理后傳輸至延時(shí)級(jí)數(shù)譯碼輸出邏輯電路，主要測(cè)量待測(cè)脈沖邊沿 與時(shí)鐘邊沿之間的時(shí)間偏移量，其輸出的偏移量數(shù)據(jù)作為數(shù)據(jù)組合模塊的輸入；數(shù)據(jù)組合模塊，它由2個(gè)D觸發(fā)器和一個(gè)32位寄存器組成，將整數(shù)時(shí)鐘間隔測(cè)量 電路輸出的整數(shù)周期數(shù)據(jù)及脈沖偏移測(cè)量電路輸出的偏移量數(shù)據(jù)通過D觸發(fā)器在時(shí)鐘信 號(hào)的控制下緩存在32位寄存器中，其中整數(shù)周期數(shù)據(jù)作為32位寄存器的高16位，偏移量 數(shù)據(jù)作為32位寄存器的低16位，通過串并轉(zhuǎn)換模塊，在移位寄存器的驅(qū)動(dòng)下，最后將時(shí)鐘 間隔測(cè)量結(jié)果串行輸出。本發(fā)明的優(yōu)點(diǎn)本發(fā)明主要是實(shí)現(xiàn)了低頻時(shí)鐘測(cè)量高精度時(shí)間間隔，可以在較低的時(shí)鐘下(比如 50MHz，周期20ns)，利用延時(shí)參數(shù)較小的延時(shí)線(Ins)測(cè)量脈沖信號(hào)的精度達(dá)到可以與延 時(shí)參數(shù)一致的級(jí)別(Ins)，大大提高了在低時(shí)鐘下的時(shí)間測(cè)量精度，相比現(xiàn)有方案，既實(shí)現(xiàn) 了高精度又簡(jiǎn)化了相關(guān)硬件，降低了時(shí)鐘資源成本而且節(jié)省了電路資源；同時(shí)由于集成電 路的高可靠性，測(cè)量系統(tǒng)一致性等保證了測(cè)量的高可靠性和高精度。


圖1高精度脈沖時(shí)間間隔測(cè)量電路總體框圖；圖2壓控延時(shí)線電路原理框圖；圖3整數(shù)時(shí)鐘間隔測(cè)量電路原理框圖；圖4整數(shù)時(shí)鐘計(jì)數(shù)狀態(tài)機(jī)轉(zhuǎn)換原理圖；圖5脈沖偏移測(cè)量電路原理框圖；圖6數(shù)據(jù)組合模塊框圖。
具體實(shí)施例方式參考圖1本發(fā)明所采用的電路主體結(jié)構(gòu)包括壓控延遲線電路、整數(shù)時(shí)鐘間隔測(cè)量 電路、脈沖偏移測(cè)量電路以及輸出數(shù)據(jù)組合模塊。壓控延遲線電路簡(jiǎn)單而言，可以采用延時(shí)緩沖邏輯門電路就可實(shí)現(xiàn)信號(hào)延時(shí)；整 數(shù)時(shí)鐘間隔測(cè)量電路采用時(shí)鐘多次采樣脈沖，并進(jìn)行邏輯處理的方式，從而得到脈沖間隔 了的整數(shù)時(shí)鐘周期；脈沖偏移測(cè)量電路通過檢測(cè)待測(cè)脈沖經(jīng)過多級(jí)延時(shí)線能平移到與時(shí)鐘 同步，則可以將延時(shí)的級(jí)數(shù)與平均每級(jí)延時(shí)時(shí)間相乘得到待測(cè)脈沖的偏移量。更進(jìn)一步的方案是，參考圖2，延遲電路采用的是延時(shí)緩沖邏輯門，且壓控延遲線 電路由延時(shí)緩沖邏輯門串聯(lián)構(gòu)成開環(huán)形式，由壓控電壓的不同產(chǎn)生不同的延時(shí)值。同時(shí)，還 設(shè)計(jì)了帶隙基準(zhǔn)源，給延時(shí)鎖相環(huán)電路提供一個(gè)不受工藝、電壓和溫度影響的電壓基準(zhǔn)，進(jìn) 一步提高了延時(shí)器的精確度。參考圖3，整數(shù)時(shí)鐘間隔測(cè)量電路由二級(jí)采樣電路和邏輯比對(duì)電路以及時(shí)鐘計(jì)數(shù) 器狀態(tài)機(jī)組成。采樣通過在時(shí)鐘的邊沿采樣輸入脈沖，得到相鄰2個(gè)時(shí)鐘的輸入脈沖狀態(tài)， 并保持；邏輯比對(duì)電路則對(duì)采樣結(jié)果作邏輯處理，以確定是否采樣到輸入脈沖的邊沿，如果 采樣到待測(cè)脈沖的邊沿則開始啟動(dòng)狀態(tài)機(jī)開始計(jì)數(shù)；而時(shí)鐘計(jì)數(shù)器狀態(tài)機(jī)則在確定輸入脈沖的邊沿到來后開始計(jì)數(shù)，直到發(fā)現(xiàn)下一個(gè)脈沖的邊沿到來，這時(shí)停止計(jì)數(shù)并得到相鄰2 個(gè)脈沖的時(shí)間間隔的整數(shù)時(shí)鐘計(jì)數(shù)部分?jǐn)?shù)據(jù)。更為具體，參考圖4，時(shí)鐘計(jì)數(shù)器狀態(tài)機(jī)一直處于空閑狀態(tài)，當(dāng)監(jiān)測(cè)發(fā)現(xiàn)有待測(cè)脈 沖的邊沿到來后，狀態(tài)機(jī)跳轉(zhuǎn)到啟動(dòng)狀態(tài)并在下一次時(shí)鐘邊沿到來后開始啟動(dòng)計(jì)數(shù)；當(dāng)計(jì) 數(shù)狀態(tài)發(fā)現(xiàn)有新的待測(cè)脈沖的邊沿到來后，狀態(tài)機(jī)跳轉(zhuǎn)到停止1狀態(tài)并記下當(dāng)前的計(jì)數(shù) 值，并轉(zhuǎn)入停止2狀態(tài)等待下一個(gè)脈沖邊沿的到來進(jìn)入啟動(dòng)計(jì)數(shù)。參考圖5，通過壓控延時(shí)線電路輸出的多級(jí)延時(shí)脈沖信號(hào)將做為脈沖偏移測(cè)量電 路的輸入，脈沖偏移測(cè)量電路由采樣電路、邏輯比對(duì)電路以及延時(shí)級(jí)數(shù)譯碼輸出邏輯電路 組成。延時(shí)線的各級(jí)輸出的脈沖信號(hào)在時(shí)鐘的邊沿被采樣，得到相鄰2個(gè)時(shí)鐘的延時(shí)脈沖 狀態(tài)并給后續(xù)的邏輯比對(duì)電路；邏輯比對(duì)電路則對(duì)采樣的脈沖延時(shí)信號(hào)做邏輯比對(duì)，以確 定是否監(jiān)測(cè)到了脈沖的邊沿與時(shí)鐘的邊沿對(duì)齊的狀態(tài)，如果對(duì)齊則發(fā)送信號(hào)給延時(shí)計(jì)數(shù)譯 碼輸出邏輯電路；延時(shí)計(jì)數(shù)譯碼電路通過譯碼邏輯記下當(dāng)前的延時(shí)級(jí)數(shù)，并結(jié)合延時(shí)線的 平均每級(jí)延時(shí)參數(shù)輸出脈沖信號(hào)的偏移量數(shù)據(jù)。參考圖6，整數(shù)周期數(shù)據(jù)與偏移量數(shù)據(jù)通過D觸發(fā)器緩存在一個(gè)32位寄存器中 (整數(shù)周期數(shù)為高16位，偏移量為低16位)，通過串并轉(zhuǎn)換模塊，在移位寄存器的驅(qū)動(dòng)下， 最后將時(shí)鐘間隔測(cè)量結(jié)果串行輸出，完成整個(gè)測(cè)量過程。
權(quán)利要求
1.一種高精度脈沖時(shí)間間隔測(cè)量電路，其特征在于包括壓控延遲線電路，它由一組延時(shí)緩沖器串聯(lián)構(gòu)成，壓控延遲線電路接收輸入的待測(cè)脈 沖信號(hào)，并輸出延時(shí)脈沖信號(hào)作為脈沖偏移測(cè)量電路的輸入；整數(shù)時(shí)鐘間隔測(cè)量電路，它由二級(jí)采樣電路、邏輯比對(duì)電路以及時(shí)鐘計(jì)數(shù)器狀態(tài)機(jī)組 成，二級(jí)采樣電路接收輸入的待測(cè)脈沖信號(hào)，經(jīng)邏輯比對(duì)電路處理后傳輸至?xí)r鐘計(jì)數(shù)器狀 態(tài)機(jī)，其輸出的整數(shù)周期數(shù)據(jù)作為數(shù)據(jù)組合模塊的輸入；脈沖偏移測(cè)量電路，它由一組采樣邏輯電路、邏輯比對(duì)電路以及延時(shí)級(jí)數(shù)譯碼輸出邏 輯電路組成，壓控延遲線的每級(jí)延時(shí)輸出信號(hào)作為對(duì)應(yīng)的每級(jí)采樣邏輯電路的輸入，經(jīng)相 應(yīng)的邏輯比對(duì)電路處理后傳輸至延時(shí)級(jí)數(shù)譯碼輸出邏輯電路，其輸出的偏移量數(shù)據(jù)作為數(shù) 據(jù)組合模塊的輸入；數(shù)據(jù)組合模塊，它由2個(gè)D觸發(fā)器和一個(gè)32位寄存器組成，將整數(shù)時(shí)鐘間隔測(cè)量電路 輸出的整數(shù)周期數(shù)據(jù)及脈沖偏移測(cè)量電路輸出的偏移量數(shù)據(jù)通過D觸發(fā)器在時(shí)鐘信號(hào)的 控制下緩存在32位寄存器中，其中整數(shù)周期數(shù)據(jù)作為32位寄存器的高16位，偏移量數(shù)據(jù) 作為32位寄存器的低16位，通過串并轉(zhuǎn)換模塊，在移位寄存器的驅(qū)動(dòng)下，最后將時(shí)鐘間隔 測(cè)量結(jié)果串行輸出。
2.根據(jù)權(quán)利要求1的一種高精度脈沖時(shí)間間隔測(cè)量電路，其特征在于壓控延遲線由 10到100級(jí)延時(shí)緩沖器串聯(lián)構(gòu)成。
全文摘要
本發(fā)明涉及一種由集成電路構(gòu)成的高精度脈沖時(shí)間間隔測(cè)量電路，包括壓控延遲線電路、整數(shù)時(shí)鐘間隔測(cè)量電路、脈沖偏移測(cè)量電路以及數(shù)據(jù)組合模塊，整數(shù)時(shí)鐘間隔測(cè)量電路由采樣電路和邏輯比對(duì)以及時(shí)鐘計(jì)數(shù)狀態(tài)機(jī)組成，主要測(cè)量待測(cè)信號(hào)間隔的整數(shù)個(gè)時(shí)鐘周期數(shù)；壓控延遲線電路輸出的一系列脈沖信號(hào)將作為脈沖偏移測(cè)量電路的輸入，脈沖偏移測(cè)量電路主要測(cè)量待測(cè)脈沖邊沿與時(shí)鐘邊沿之間的時(shí)間偏移量；最后由數(shù)據(jù)組合模塊將時(shí)鐘間隔測(cè)量結(jié)果串行輸出。本發(fā)明的優(yōu)點(diǎn)在于，可以在較低的時(shí)鐘下(比如50MHz，周期20ns)，利用延時(shí)參數(shù)較小的延時(shí)線(1ns)測(cè)量脈沖信號(hào)的精度到可以與延時(shí)參數(shù)一致的級(jí)別(1ns)，大大提高了在低時(shí)鐘下的時(shí)間測(cè)量精度，而且節(jié)省了電路資源。
文檔編號(hào)G04F10/00GK102073268SQ20091018561
公開日2011年5月25日 申請(qǐng)日期2009年11月24日 優(yōu)先權(quán)日2009年11月24日
發(fā)明者何汪來, 劉彬, 劉霞, 陳遠(yuǎn)金 申請(qǐng)人:華東光電集成器件研究所