專利名稱：多串行總線無源背板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及自動控制領(lǐng)域中分散控制站、DCS(分布式控制系統(tǒng))、PLC(可編程邏輯控制器)等的背板組件，具體的說是一種多串行總線無源背板，用于上述產(chǎn)品的電源模塊、控制器模塊、各種I/O模塊的連接，實(shí)現(xiàn)模塊間的供電和通信功能。
背景技術(shù)：
目前，國內(nèi)外用于自動控制的分散控制站、DCS(分布式控制系統(tǒng))、PLC(可編程邏輯控制器)基本都采用背板和模塊的組成方式。背板按有無有源器件可分為有源背板和無源背板；按可插接的模塊數(shù)量可分為單模塊背板和多模塊背板；按安裝方式可分為機(jī)柜架式和導(dǎo)軌式背板；按總線形式可分為并行總線和串行總線。下面對各種形式背板的優(yōu)缺點(diǎn)作一個簡單介紹。

上述各種形式背板在很多相關(guān)產(chǎn)品上都有采用。如美國NI公司的FP3000分散控制站上采用的是有源、單模塊、導(dǎo)軌式、并行背板，美國MTL的MOST系統(tǒng)采用的是無源、多模塊、導(dǎo)軌式、低速串行背板。
然而，目前已有的技術(shù)方案均無法在所有方面進(jìn)行較好的權(quán)衡，還沒有專利或文獻(xiàn)在同時兼顧可靠性、支持模塊數(shù)量、支持模塊種類、通信速度、成本等方面做過相關(guān)介紹。

發(fā)明內(nèi)容
為了解決現(xiàn)有設(shè)計中不能同時兼顧可靠性、支持模塊數(shù)量、支持模塊種類、通信速度、成本等方面的問題，本發(fā)明目的在于提供一種同時具有可靠性高、支持模塊數(shù)量多、支持模塊種類全、通信速度高、成本低等特點(diǎn)的多串行總線無源背板。
為了實(shí)現(xiàn)上述目的，本發(fā)明的具體技術(shù)方案包括-電源背板，與其他背板電連接，用于安裝電源模塊；-控制器背板，與I/O背板及電源背板相連，用于安裝控制器模塊；-I/O背板，用于安裝I/O模塊，與控制器背板、及電源背板相連；所述I/O背板具有電源通路、背板地址移位電路、模塊相對地址形成電路、串行總線通路；-背板延長器用于實(shí)現(xiàn)I/O背板的連接；還包括終端匹配模塊，與未端I/O背板相連，用于I/O背板內(nèi)部差分串行總線的終端匹配；總體采用多串行總線技術(shù)，低速串行總線與中速串行總線混合設(shè)計，多種串行總線同時工作；具體體現(xiàn)在I/O背板的3種串行總線通路，3種串行總線通路分別連接不同的I/O模塊，具體為1)第1串行總線，采用1Mbps半雙工異步通信，具有一對差分串行總線，通信方式為485通信方式，控制器與I/O模塊通信為主從查詢方式，控制器發(fā)送讀寫請求，I/O模塊返回相應(yīng)的響應(yīng)；用于常規(guī)的低速I/O模塊；2)第2串行總線，采用6Mbps半雙工同步通信；具有兩對差分串行總線，即一對用于傳輸同步時鐘，另一對用于傳輸數(shù)據(jù)；通過可編程邏輯器件實(shí)現(xiàn)控制器與I/O模塊的數(shù)據(jù)傳輸；用于高速DI、DO(數(shù)字量輸入、數(shù)字量輸出模塊)；3)第3串行總線，采用6Mbps全雙工同步自仲裁通信方式，適用于各種協(xié)議轉(zhuǎn)換模塊；利用CPU(中央處理器)的高速同步串行通信功能，同時加入優(yōu)先級仲裁機(jī)制；其中所述第2串行總線有兩種操作模式，其通信格式如下1)控制器讀操作由命令幀和數(shù)據(jù)幀組成，控制器發(fā)送命令幀，I/O模塊返回數(shù)據(jù)幀；2)控制器寫操作由命令幀、數(shù)據(jù)幀、I/O返回值構(gòu)成，控制器發(fā)送命令幀、數(shù)據(jù)幀，I/O模塊發(fā)送返回值；
所述第3串行總線通路具體由時鐘信號、I/O模塊數(shù)據(jù)發(fā)送、I/O模塊數(shù)據(jù)接收、總線忙四對差分信號組成，其中時鐘信號提供數(shù)據(jù)通信同步時鐘，由控制器產(chǎn)生；I/O模塊數(shù)據(jù)發(fā)送信號由控制器接收，與控制器數(shù)據(jù)接收線相連；I/O模塊數(shù)據(jù)接收信號由控制器發(fā)送，與控制器數(shù)據(jù)發(fā)送線相連；總線忙信號在I/O模塊發(fā)送前檢測，總線空閑則發(fā)送數(shù)據(jù)；同時有多個模塊請求發(fā)送時，根據(jù)優(yōu)先級決定哪個模塊先發(fā)送；所述第3串行總線的優(yōu)先級仲裁機(jī)制實(shí)現(xiàn)流程如下I/O模塊發(fā)送數(shù)據(jù)時先檢測總線忙信號，在檢測到總線忙時，等待并繼續(xù)檢測；當(dāng)檢測到總線閑后，將總線設(shè)為忙，在規(guī)定的時間片內(nèi)(時間片由I/O模塊優(yōu)先級決定)I/O模塊反復(fù)檢測總線中的I/O模塊數(shù)據(jù)發(fā)送線是否有信號，直到時間片結(jié)束；如果I/O模塊數(shù)據(jù)發(fā)送線沒有信號可馬上占用總線，通過I/O模塊數(shù)據(jù)發(fā)送線發(fā)送起始信號；如果I/O模塊數(shù)據(jù)發(fā)送線有信號則表示有別的高優(yōu)先級的I/O模塊要占用總線，該I/O模塊退出競爭；將總線設(shè)為忙后的一段時間規(guī)定為仲裁時間，仲裁時間長度為(N-1)×Δt，其中N為第3串行總線上參與競爭的I/O模塊個數(shù)，Δt為一個時間片的周期；按優(yōu)先級順序給I/O模塊分配不同個數(shù)的時間片，每個I/O模塊的優(yōu)先級由模塊的地址決定，地址越低優(yōu)先級越高；優(yōu)先級最高的I/O模塊在檢測到總線空閑時直接發(fā)送起始位；優(yōu)先級為次高的I/O模塊在檢測到總線空閑后，等待檢測一個時間片周期Δt，在Δt期間內(nèi)I/O模塊數(shù)據(jù)發(fā)送線上一直為高，即等待確認(rèn)比它高優(yōu)先級的I/O模塊不使用總線后情況下占用總線，發(fā)送起始信號；優(yōu)先級最低的I/O模塊，要等待檢測2個時間片周期2Δt，只有當(dāng)高優(yōu)先級的I/O模塊、優(yōu)先級為次高I/O模塊都不占用總線時，即在I/O模塊數(shù)據(jù)發(fā)送線一直保持為高電位的情況下，優(yōu)先級最低的I/O模塊才能占用總線發(fā)送起始信號。
本發(fā)明采用多串行總線技術(shù)，低速串行總線與中速串行總線混合設(shè)計，根據(jù)不同模塊的特點(diǎn)采用不同的總線，滿足不同模塊的要求。多種串行總線可同時工作，提高通信速度。更具有如下優(yōu)點(diǎn)1.可靠性高。采用無源背板設(shè)計，僅由少數(shù)接插件和無源器件組成，極大的降低了背板的故障率；采用多模塊背板設(shè)計，減少了背板數(shù)量，從而減少了背板間的連接故障；采用串行設(shè)計，大大減少了信號數(shù)量，提高了系統(tǒng)的可靠性。
2.電磁兼容性好。無源背板本身不會產(chǎn)生任何輻射；串行設(shè)計由于信號數(shù)量少，所以輻射自然??；差分設(shè)計也保證了每對差分信號的低輻射，同時提高了信號的抗干擾能力。
3.靈活性強(qiáng)?？芍С指鞣NI/O模塊，本發(fā)明不但支持普通的數(shù)據(jù)采集和輸出模塊，還支持各種協(xié)議轉(zhuǎn)換模塊，便于系統(tǒng)的功能擴(kuò)充。
4.成本低。無源背板設(shè)計大大簡化背板的成本；多串行總線的設(shè)計保證各種模塊采用最合適的串行總線，所以也降低了相應(yīng)模塊的成本。
5.可支持模塊數(shù)量多。本發(fā)明在保證模塊通信速度的同時，每個背板可安裝8個I/O模塊，一個分散控制站可最多安裝8個背板，一套分散控制站總共可安裝64個I/O模塊。
6.自然支持熱插拔。與現(xiàn)有技術(shù)中有源背板需專用電路或結(jié)構(gòu)支持熱插拔相比，本發(fā)明采用無源設(shè)計，與相關(guān)的模塊配合，可輕松支持熱插拔，熱插拔功能可方便的對模塊進(jìn)行在線維護(hù)。
7.溫度適應(yīng)性好。本發(fā)明采用無源背板可輕易工作在工業(yè)級溫度范圍(-40℃～85℃)甚至更寬的溫度范圍。


圖1為本發(fā)明的硬件總體結(jié)構(gòu)圖。
圖2為I/O背板原理框圖。
圖3為I/O背板地址移位電路原理圖。
圖4為I/O模塊相對地址形成電路原理圖。
圖5為控制器讀操作命令幀格式。
圖6為控制器讀操作I/O模塊返回數(shù)據(jù)幀格式。
圖7為控制器寫操作命令幀格式。
圖8為控制器寫操作數(shù)據(jù)幀格式。
圖9為控制器寫操作I/O模塊返回值格式。
圖10為第3串行總線仲裁機(jī)制。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)說明。
如圖1所示，本發(fā)明由電源背板、控制器背板、背板延長器、終端匹配模塊、I/O背板組成，其中-電源背板，與其他背板電連接，用于安裝電源模塊。
-控制器背板，與I/O背板及電源背板相連，用于安裝控制器模塊，控制器背板支持控制器冗余、熱插拔等功能，實(shí)現(xiàn)控制器模塊與I/O模塊的通訊功能。
-I/O背板，用于安裝I/O模塊，是本發(fā)明的核心部分；與控制器背板、及電源背板相連，I/O背板支持I/O模塊的熱插拔，相互連接的任何一個I/O背板的任何一個槽位都可產(chǎn)生一個唯一的地址，用于I/O模塊的定位。模塊地址是自動產(chǎn)生的，不需額外的跳線配置。
-背板延長器用于實(shí)現(xiàn)I/O背板的連接，在安裝空間受限時使用，如安裝在機(jī)柜中。
-終端匹配模塊，與未端I/O背板相連，用于I/O背板內(nèi)部差分串行總線的終端匹配。
如圖2所示，I/O背板在硬件上由三部分組成，左連接器、I/O模塊插槽、右連接器。左/右連接器用于I/O背板之間及與控制器背板或電源背板的連接。I/O模塊插槽可為1～8個，本實(shí)施例為8個，用于安裝I/O模塊，由于空間原因圖2未全部畫出。
如圖2所示，I/O背板在原理上由4部分構(gòu)成電源通路、背板地址移位電路、模塊相對地址形成電路、串行總線通路。其中電源通路負(fù)責(zé)將電源傳輸?shù)絀/O模塊及下一個背板。
如圖3所示，背板地址移位電路采用PCB走線循環(huán)移位方法，實(shí)現(xiàn)I/O背板地址的自動改變，每一個I/O背板都有一個唯一的背板地址。以4個I/O背板為例，位于最左側(cè)即第1個I I/O背板的起始地址為0001，該地址由控制器背板提供。0001地址直接提供給I/O模塊，給下一個I/O背板的地址經(jīng)過循環(huán)移位，移位后地址變成0010。依此類推，第4個I/O背板的地址變成1000。需要支持更多的I/O背板只需增加I/O背板地址信號數(shù)即可。
如圖4所示，模塊相對地址形成電路采用對I/O模塊地址信號直接接地或懸空的方式，對于懸空的地址，由I/O模塊利用上拉電阻進(jìn)行上拉。以8模塊背板為例，設(shè)有第1～第8 I/O模塊插槽，第1 I/O模塊的相對地址為000，只需將對應(yīng)0的地址信號接邏輯地即可，此例全接地，第2 I/O模塊的相對地址為001，將對應(yīng)1的地址信號懸空，I/O模塊地址以二進(jìn)制遞增，依此類推。
串行總線通路共設(shè)3種，分別連接不同的I/O模塊。
1、第1串行總線，采用1Mbps半雙工異步通信，用于常規(guī)的低速I/O模塊，如AI(模擬輸入)、AO(模擬輸入)、RTD(熱電阻)、TC(熱電偶)、交流DI(數(shù)字量輸入)、交流DO(數(shù)字量輸出)。這些模塊自身的采集或輸出速度較低，所以使用本通信方式可以最大程度簡化設(shè)計，降低成本，提高可靠性。
所述第1串行總線僅使用一對差分串行總線，采用通用的485通信方式；控制器(安裝在控制器背板上)與I/O模塊通信采用主從查詢方式，控制器發(fā)送讀寫請求，I/O模塊返回相應(yīng)的響應(yīng)。
2、第2串行總線，采用6Mbps半雙工同步通信，用于一些高速的DI、DO模塊，如SOE(事件序列)模塊。這類I/O模塊要求采集或輸出速度較快，但數(shù)據(jù)簡單，僅包含模塊的開關(guān)狀態(tài)。
所述第2串行總線使用兩對差分串行總線。一對用于傳輸同步時鐘，另一對用于傳輸數(shù)據(jù)。采用CPLD(可編程邏輯)器件實(shí)現(xiàn)控制器與I/O模塊的數(shù)據(jù)傳輸。CPLD位于控制器與I/O模塊中，根據(jù)第2串行總線的通信格式進(jìn)行通信。
第2串行總線有兩種操作模式，其通信格式如下1)控制器讀操作由命令幀和數(shù)據(jù)幀組成。控制器發(fā)送命令幀，I/O模塊返回數(shù)據(jù)幀。
a)讀操作命令幀格式(如圖5所示)讀操作命令幀由10位組成，各位含義如下起始位表示開始傳輸。
R/W讀寫標(biāo)志，0寫；1讀。
A4-A0模塊地址，從0至31。
AA1、AA0模塊通道地址；AA1、AA0有下面4種組合00訪問第0至第7通道；01訪問第8至第15通道；10訪問第16至第23通道；10訪問第24至第31通道。
b)I/O模塊返回數(shù)據(jù)幀格式(如圖6所示)控制器讀命令幀發(fā)送結(jié)束后第一個時鐘總線上為高阻態(tài)，第二個時鐘I/O模塊發(fā)送數(shù)據(jù)幀，下降沿輸出。
2)控制器寫操作由命令幀、數(shù)據(jù)幀、I/O返回值構(gòu)成，控制器發(fā)送命令幀、數(shù)據(jù)幀，I/O模塊發(fā)送返回值；a)寫操作命令幀數(shù)據(jù)格式(如圖7所示)寫操作命令幀由10位組成，各位含義如下起始位表示開始傳輸。
R/W讀寫標(biāo)志，0寫；1讀。
RE_WR0表示本次寫操作為初次操作，I/O模塊只需鎖存本次數(shù)據(jù)，不進(jìn)行輸出；1表示本次寫操作為重復(fù)操作，I/O模塊應(yīng)將本次數(shù)據(jù)與鎖存數(shù)據(jù)進(jìn)行比較，如相同則輸出，同時在返回幀返回正確信息，如不同則返回錯誤信息；本標(biāo)志主要用于糾錯。
A4-A0模塊地址，從0至31。
AA1、AA0模塊內(nèi)部地址。AA1、AA0有下面4種組合00訪問第0至第7通道；01訪問第8至第15通道；10訪問第16至第23通道；10訪問第24至第31通道。
控制器寫操作數(shù)據(jù)幀格式(如圖8所示)數(shù)據(jù)幀緊跟在命令幀的后面，以停止位結(jié)束。數(shù)據(jù)幀發(fā)送結(jié)束后，I/O模塊改為接收狀態(tài)。
c)I/O模塊返回值格式(如圖9所示)在b)中所述控制器數(shù)據(jù)幀發(fā)送結(jié)束后第一個時鐘總線上為高阻態(tài)，第二個時鐘I/O模塊應(yīng)發(fā)送返回值；返回值應(yīng)在時鐘下降沿輸出。01代表寫操作成功，其他表明有錯誤。
3、第3串行總線，采用6Mbps全雙工同步自仲裁通信方式，適用于各種協(xié)議轉(zhuǎn)換模塊，如FF現(xiàn)場總線、HART、PROFIBUS、Modbus等各種現(xiàn)場總線協(xié)議的協(xié)議轉(zhuǎn)換模塊。通過協(xié)議轉(zhuǎn)換模塊可使分散控制站不但具有通用的數(shù)據(jù)采集和輸出功能，也可以支持各種標(biāo)準(zhǔn)或非標(biāo)準(zhǔn)的總線協(xié)議，極大的增強(qiáng)了分散控制站的功能。使用本背板的分散控制站從系統(tǒng)規(guī)模上已經(jīng)具有替代中小型DCS系統(tǒng)的能力。
第3串行總線利用了CPU的高速同步串行通信功能，并加入了優(yōu)先級仲裁機(jī)制，實(shí)現(xiàn)了I/O模塊與控制器的高速全雙工通信，并且模塊的數(shù)據(jù)發(fā)送不需控制器控制，發(fā)送前可自行判斷總線空閑狀態(tài)。第3串行總線由以下4對差分信號組成CLK(時鐘信號)、TXD(I/O模塊數(shù)據(jù)發(fā)送)、RXD(I/O模塊數(shù)據(jù)接收)、BUSY(總線忙信號)。其中CLK提供同步時鐘，由控制器產(chǎn)生。
TXDI/O模塊數(shù)據(jù)發(fā)送，由控制器接收，與控制器數(shù)據(jù)接收線相連。
RXDI/O模塊數(shù)據(jù)接收，由控制器發(fā)送，與控制器數(shù)據(jù)發(fā)送線相連。
BUSY總線忙信號，I/O模塊發(fā)送前檢測，總線空閑則發(fā)送；同時有多個模塊請求發(fā)送時，根據(jù)優(yōu)先級決定哪個模塊先發(fā)送。
第3串行總線的數(shù)據(jù)通信格式符合標(biāo)準(zhǔn)的USART(通用同步異步接收發(fā)送器)格式。
第3串行總線的優(yōu)先級仲裁實(shí)現(xiàn)的流程如下I/O模塊發(fā)送數(shù)據(jù)時先檢測總線忙信號，在檢測到總線忙時，等待并不斷檢測；當(dāng)檢測到總線閑后，將總線設(shè)為忙，這期間需要幾個時鐘周期。在這段時間內(nèi)，其他的I/O模塊仍會檢測到BUSY＝1(總線閑)，也認(rèn)為總線空閑并企圖占用，這時就出現(xiàn)了競爭與沖突。按優(yōu)先級順序給I/O模塊分配不同個數(shù)的時間片，在規(guī)定的時間片內(nèi)I/O模塊反復(fù)檢測總線中的I/O模塊數(shù)據(jù)發(fā)送線是否有信號，直到時間片結(jié)束；如果I/O模塊數(shù)據(jù)發(fā)送線沒有信號可馬上占用總線，通過I/O模塊數(shù)據(jù)發(fā)送線發(fā)送起始信號；如果I/O模塊數(shù)據(jù)發(fā)送線有信號則表示有別的高優(yōu)先級的I/O模塊要占用，該I/O模塊退出競爭；仲裁時序圖如圖10所示。
將BUSY設(shè)為0(總線忙)后的一段時間規(guī)定為仲裁時間，仲裁時間長度為(N-1)×Δt，其中N為總線上參與競爭的I/O模塊個數(shù)，Δt為一個時間片的長度。按優(yōu)先級順序給I/O模塊分配不同個數(shù)的時間片，每個I/O模塊的優(yōu)先級由I/O模塊的地址決定，地址越低優(yōu)先級越高。假設(shè)有3個I/O模塊，第1 I/O模塊，第2 I/O模塊，第3 I/O模塊，分別安裝在I/O背板0、1、2三個地址的插槽上。第1 I/O模塊優(yōu)先級最高，它不必進(jìn)行時間片測試，在檢測到總線空閑時直接發(fā)送起始位；第2 I/O模塊優(yōu)先級為次高，在檢測到總線空閑后，它需要等待檢測一個時間片周期Δt，在Δt期間內(nèi)I/O模塊數(shù)據(jù)發(fā)送線上一直為高，即等待確認(rèn)比它高優(yōu)先級的第1I/O模塊不使用總線后，第2 I/O模塊才能占用總線，發(fā)送起始信號；第3 I/O模塊優(yōu)先級最低，它等待檢測2個時間片周期2Δt，只有當(dāng)?shù)? I/O模塊、第2 I/O模塊都不占用總線時(I/O模塊數(shù)據(jù)發(fā)送線一直保持為高)，I/O模塊2才能占用總線發(fā)送起始信號。
權(quán)利要求
1.一種多串行總線無源背板，包括-電源背板，與其他背板電連接，用于安裝電源模塊；-控制器背板，與I/O背板及電源背板相連，用于安裝控制器模塊；-I/O背板，用于安裝I/O模塊，與控制器背板、及電源背板相連；所述I/O背板具有電源通路、背板地址移位電路、模塊相對地址形成電路、串行總線通路；-背板延長器用于實(shí)現(xiàn)I/O背板的連接；其特征在于還包括終端匹配模塊，與未端I/O背板相連，用于I/O背板內(nèi)部差分串行總線的終端匹配；總體采用多串行總線技術(shù)，低速串行總線與中速串行總線混合設(shè)計，多種串行總線同時工作；具體體現(xiàn)在I/O背板的3種串行總線通路，3種串行總線通路分別連接不同的I/O模塊，具體為1)第1串行總線，采用1Mbps半雙工異步通信，具有一對差分串行總線，通信方式為485通信方式，控制器與I/O模塊通信為主從查詢方式，控制器發(fā)送讀寫請求，I/O模塊返回相應(yīng)的響應(yīng)；用于常規(guī)的低速I/O模塊；2)第2串行總線，采用6Mbps半雙工同步通信；具有兩對差分串行總線，即一對用于傳輸同步時鐘，另一對用于傳輸數(shù)據(jù)；通過可編程邏輯器件實(shí)現(xiàn)控制器與I/O模塊的數(shù)據(jù)傳輸；用于高速數(shù)字量輸入模塊、數(shù)字量輸出模塊；3)第3串行總線，采用6Mbps全雙工同步自仲裁通信方式，適用于各種協(xié)議轉(zhuǎn)換模塊；利用中央處理器的高速同步串行通信功能，同時加入優(yōu)先級仲裁機(jī)制。
2.按權(quán)利要求1所述多串行總線無源背板，其特征在于其中第2串行總線所述可編程邏輯器件位于控制器與I/O模塊中，根據(jù)第2串行總線的通信格式進(jìn)行通信。
3.按權(quán)利要求1所述多串行總線無源背板，其特征在于所述第2串行總線有兩種操作模式，其通信格式如下1)控制器讀操作由命令幀和數(shù)據(jù)幀組成，控制器發(fā)送命令幀，I/O模塊返回數(shù)據(jù)幀；2)控制器寫操作由命令幀、數(shù)據(jù)幀、I/O返回值構(gòu)成，控制器發(fā)送命令幀、數(shù)據(jù)幀，I/O模塊發(fā)送返回值。
4.按權(quán)利要求1所述多串行總線無源背板，其特征在于所述第3串行總線通路具體由時鐘信號、I/O模塊數(shù)據(jù)發(fā)送、I/O模塊數(shù)據(jù)接收、總線忙四對差分信號組成，其中時鐘信號提供數(shù)據(jù)通信同步時鐘，由控制器產(chǎn)生；I/O模塊數(shù)據(jù)發(fā)送信號由控制器接收，與控制器數(shù)據(jù)接收線相連；I/O模塊數(shù)據(jù)接收信號由控制器發(fā)送，與控制器數(shù)據(jù)發(fā)送線相連；總線忙信號在I/O模塊發(fā)送前檢測，總線空閑則發(fā)送數(shù)據(jù)；同時有多個模塊請求發(fā)送時，根據(jù)優(yōu)先級決定哪個模塊先發(fā)送。
5.按權(quán)利要求1所述多串行總線無源背板，其特征在于所述第3串行總線的優(yōu)先級仲裁機(jī)制實(shí)現(xiàn)流程如下I/O模塊發(fā)送數(shù)據(jù)時先檢測總線忙信號，在檢測到總線忙時，等待并繼續(xù)檢測；當(dāng)檢測到總線閑后，將總線設(shè)為忙，在規(guī)定的時間片內(nèi)I/O模塊反復(fù)檢測總線中的I/O模塊數(shù)據(jù)發(fā)送線是否有信號，直到時間片結(jié)束；如果I/O模塊數(shù)據(jù)發(fā)送線沒有信號可馬上占用總線，通過I/O模塊數(shù)據(jù)發(fā)送線發(fā)送起始信號；如果I/O模塊數(shù)據(jù)發(fā)送線有信號則表示有別的高優(yōu)先級的I/O模塊要占用總線，該I/O模塊退出競爭；將總線設(shè)為忙后的一段時間規(guī)定為仲裁時間，按優(yōu)先級順序給I/O模塊分配不同個數(shù)的時間片，每個I/O模塊的優(yōu)先級由模塊的地址決定；優(yōu)先級最高的I/O模塊在檢測到總線空閑時直接發(fā)送起始位；優(yōu)先級為次高的I/O模塊在檢測到總線空閑后，等待檢測一個時間片周期，在時間片期間內(nèi)I/O模塊數(shù)據(jù)發(fā)送線上一直為高，即等待確認(rèn)比它高優(yōu)先級的I/O模塊不使用總線后情況下占用總線，發(fā)送起始信號；優(yōu)先級最低的I/O模塊，要等待檢測2個時間片周期，只有當(dāng)高優(yōu)先級的I/O模塊、優(yōu)先級為次高I/O模塊都不占用總線時，即在I/O模塊數(shù)據(jù)發(fā)送線一直保持為高電位的情況下，優(yōu)先級最低的I/O模塊才能占用總線發(fā)送起始信號。
6.按權(quán)利要求5所述多串行總線無源背板，其特征在于所述仲裁時間長度為(N-1)×Δt，其中N為第3串行總線上參與競爭的I/O模塊個數(shù)，Δt為一個時間片的周期。
7.按權(quán)利要求5所述多串行總線無源背板，其特征在于所述模塊的地址越低優(yōu)先級越高。
全文摘要
本發(fā)明涉及自動控制領(lǐng)域中分散控制站、分布式控制系統(tǒng)、可編程邏輯控制器等的背板組件，具體公開一種多串行總線無源背板。它包括電源背板，控制器背板，I/O背板，背板延長器，終端匹配模塊，其中終端匹配模塊與末端I/O背板相連；總體采用多串行總線技術(shù)，低速串行總線與中速串行總線混合設(shè)計，多種串行總線同時工作；具體體現(xiàn)為I/O背板的3種串行總線通路，3種串行總線通路分別連接不同的I/O模塊。本發(fā)明同時具有可靠性高、支持模塊數(shù)量多、支持模塊種類全、通信速度高、成本低等特點(diǎn)。
文檔編號G05B19/05GK1888994SQ200510046778
公開日2007年1月3日 申請日期2005年6月29日 優(yōu)先權(quán)日2005年6月29日
發(fā)明者于海斌, 康凱, 趙海燕 申請人:沈陽中科博微自動化技術(shù)有限公司