專利名稱：電壓調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種電壓調(diào)節(jié)器，特別涉及電壓調(diào)節(jié)器的響應(yīng)性改進和電壓調(diào)節(jié)器的穩(wěn)定運行。
背景技術(shù)：
圖4是傳統(tǒng)的電壓調(diào)節(jié)器的電路圖。
電壓調(diào)節(jié)器包括用于產(chǎn)生參考電壓的參考電壓電路10，旁漏電阻器11和12，使用該旁漏電阻器11，12分壓電壓調(diào)節(jié)器的輸出電壓Vout，差動放大器20，用于放大參考電壓與旁漏電阻器11和12之間的節(jié)點處出現(xiàn)的電壓之間的差；以及輸出晶體管14，其根據(jù)差動放大器20的輸出電壓被控制。
當(dāng)指定參考電壓電路10的輸出(參考)電壓為Vref，指定旁漏電阻器11和12之間的節(jié)點處的電壓為Va，且指定差動放大器20的輸出電壓為Verr，如果建立Vref＞Va的關(guān)系，那么輸出電壓Verr變低，但如果建立Vref≤Va的關(guān)系時，那么輸出電壓Verr變高。當(dāng)輸出電壓Verr為低時，由于輸出晶體管14的柵到源電壓為高，且由此輸出晶體管14的導(dǎo)通電阻變小，輸出晶體管14運行以便增加輸出電壓Vout。另一方面，當(dāng)輸出電壓Verr為高時，由于輸出晶體管14的導(dǎo)通電阻變大，則輸出晶體管14運行以便減少輸出電壓Vout。結(jié)果，將輸出電壓Vout保持在恒定值。
在傳統(tǒng)的電壓調(diào)節(jié)器的情況下，由于差動放大器20是第一級放大電路，且由輸出晶體管14和負載電阻器25構(gòu)成的電路是第二級放大電路，因此提供了兩級電壓放大電路的結(jié)構(gòu)。用于相位補償?shù)碾娙萜?2連接在差動放大器20的輸出和輸出晶體管14的漏極之間，且差動放大器20的頻帶由于鏡象效應(yīng)而變窄，由此防止電壓調(diào)節(jié)器的振蕩。結(jié)果，整個電壓調(diào)節(jié)器的頻帶變窄，且由此電壓調(diào)節(jié)器的響應(yīng)性變差。
通常，當(dāng)提高電壓調(diào)節(jié)器的響應(yīng)性時，需要加寬整個電壓調(diào)節(jié)器的頻帶。然而，當(dāng)加寬整個電壓調(diào)節(jié)器的頻帶時，需要增加電壓放大電路的消耗電流。特別是，當(dāng)電壓調(diào)節(jié)器用于便攜式裝置或類似裝置的電池時，其工作時間變得更短。
還有，當(dāng)使用三級電壓放大時，即使消耗電流相對的小，電壓調(diào)節(jié)器的頻帶也可以變寬。然而，因為相位容易被延遲180度或更多，因此電壓調(diào)節(jié)器的運行變得不穩(wěn)定，這將導(dǎo)致其振蕩。因此，在三級電壓放大的情況下，為了減小由負載和電容器的ESR(等效串聯(lián)電阻)導(dǎo)致的零點處的相位，需要增加陶瓷電容器的電容值。
JP4-195613 A(第3頁，圖1)發(fā)明內(nèi)容在傳統(tǒng)的電壓調(diào)節(jié)器中，為了抵抗振蕩確保穩(wěn)定性，需要使頻帶變窄。因此，存在響應(yīng)性惡化的問題。此外，當(dāng)提高響應(yīng)性時，消耗電流增加或穩(wěn)定性惡化，使得電壓調(diào)節(jié)器的輸出需要大電容。
因此，為了解決上述傳統(tǒng)問題，本發(fā)明的一個目的是獲得一種電壓調(diào)節(jié)器，其電流消耗小具有更好的響應(yīng)性且即使用小的輸出容量也能穩(wěn)定地運行。
為了解決上述問題，根據(jù)本發(fā)明，提供一種電壓調(diào)節(jié)器，包括參考電壓電路，連接在電源和地之間；由旁漏電阻器構(gòu)成的分壓電路，用于分壓將提供給外部負載的輸出電壓；差動放大器，用于將分壓電路的輸出與參考電壓電路的輸出比較以便輸出第一信號；MOS晶體管，具有連接差動放大器的輸出的柵極和接地的源極；恒流電路，其連接在MOS晶體管的漏極和地之間；為了進行相位補償彼此并聯(lián)連接的電阻器和電容器，由MOS晶體管的漏極輸出的第二信號被輸入到并聯(lián)連接的電阻器和電容器；以及輸出晶體管，連接在電源和分壓電路之間，并聯(lián)連接的電阻器和電容器的輸出被連接到輸出晶體管的柵極。
對于并聯(lián)連接的電阻器和電容器，電阻器的阻值等于或大于1kΩ，以及電容器的電容值等于或大于1pF。
上述的本發(fā)明的電壓調(diào)節(jié)器具有三級放大電路結(jié)構(gòu)，用于差動放大器的相位補償是由并聯(lián)連接的電阻器和電容器執(zhí)行，由此可以以低功耗實現(xiàn)電壓調(diào)節(jié)器的高速響應(yīng)性，且即使用低輸出容量該電壓調(diào)節(jié)器也可以穩(wěn)定地運行。


在附圖中圖1是本發(fā)明第一實施例的電壓調(diào)節(jié)器的電路圖；圖2是根據(jù)本發(fā)明第一實施例的、由電壓調(diào)節(jié)器的MOS晶體管構(gòu)成的共源電路的電壓增益的頻率特性的示例圖表；圖3是本發(fā)明第二實施例的電壓調(diào)節(jié)器的電路圖；以及圖4是傳統(tǒng)的電壓調(diào)節(jié)器的電路圖。
具體實施例方式
電壓調(diào)節(jié)器的差動放大器20采用電壓二級放大，且差動放大器20的輸出通過并聯(lián)連接的電阻器和電容器連接到輸出晶體管，由此由電阻器和輸出晶體管的寄生電容形成的零點產(chǎn)生在中間頻帶。由此，電壓調(diào)節(jié)器在響應(yīng)性方面是極好的，且即使使用小的輸出容量也能穩(wěn)定地運行。
第一實施例圖1是根據(jù)本發(fā)明第一實施例的電壓調(diào)節(jié)器的電路圖。第一實施例的電壓調(diào)節(jié)器包括參考電壓電路10，旁漏電阻器11和12，差動放大器20，MOS晶體管23，并聯(lián)連接的電阻器21和電容器22，輸出晶體管14，以及負載電阻器25。
由于差動放大器20是電壓一級放大電路，且其輸出由構(gòu)成共源放大電路的MOS晶體管23和包括輸出晶體管14以及負載晶體管25的共源電路放大，因此就電壓調(diào)節(jié)器而言提供了三級放大電路。用三級放大，即使用低的消耗電流也可以使GB乘積很大，由此可以提高電壓調(diào)節(jié)器的響應(yīng)性。然而，在三相電壓放大電路中，電壓容易延遲180°或更多，由此電壓調(diào)節(jié)器變得容易振蕩。
為了防止振蕩，相位在由并聯(lián)連接的電阻器21和電容器22形成的零點處返回到原始相位。圖2示出了本發(fā)明的電壓調(diào)節(jié)器中，由MOS晶體管23組成的共源電路的電壓增益的頻率特性的例子。橫坐標(biāo)軸表示使用對數(shù)表示的頻率，且縱軸表示電壓增益的分貝。第一極點存在于最低的頻率。這里，該極點表示為第一極，且指定對應(yīng)的頻率為Fp1。在頻率Fp1處或頻率Fp1后，電壓增益以-6dB/oct的速率衰減且電壓增益開始延遲90°相位。在從頻率Fp1增加的一個頻率處，存在第一零點。此后，第一零點表示為1st零點，且指定對應(yīng)頻率為Fz1。在頻率Fz1處或之后，由于通過1st零點的操作，電壓增益對于該頻率超前90°相位，相位延遲再次變?yōu)榱?。而且，在頻率Fp2處和之后，電壓增益對于頻率以-6dB/oct的速率衰減，且電壓增益開始延遲90°。
在圖2中，建立那些頻率中的關(guān)系等式(1)Fp1＞Fz1＞Fp2 .....(1)即，電壓增益在相位中延遲處的頻率是在頻率Fp2處和在頻率Fp2之后。因此，由于發(fā)生相位延遲的頻率可以偏移到高頻帶，因此可以實現(xiàn)相位補償。由于該原因，可以提高整個電壓調(diào)節(jié)器的穩(wěn)定性。
由示于圖1中的差動放大器20的輸出電容和輸出電阻決定的頻率處存在極點。該頻率被指定為Fp1st。此外，在包括示于圖1中的輸出晶體管14和負載25的共源電路中，極點存在于由負載25的電阻和電容決定的頻率處。該頻率被指定為Fp3rd。在每個頻率Fp1st和Fp3rd上，電壓增益對于頻率開始以-6dB/oct的速率衰減，且開始延遲90°相位。由于在該頻率存在兩個極點，電壓增益總共延遲180°。然而，當(dāng)頻率Fp1st高于頻率Fp2時，如果該頻率達到Fp2，兩個極點存在于該頻帶中，且一個零點存在于該頻帶中。還有，如果整個電壓調(diào)節(jié)器的增益在Fp2的附近變?yōu)榱?，則需要產(chǎn)生相位邊緣，且因此該電壓調(diào)節(jié)器可以在沒有振蕩的情況下穩(wěn)定地運行。
此外，頻率Fz1取決于電阻器21的電阻值和輸出晶體管14的寄生電容。這里，假設(shè)通過在輸出晶體管14的柵極和漏極之間連接用于相位補償?shù)碾娮杵骱碗娙萜鲝亩鴮崿F(xiàn)相位補償。在電壓調(diào)節(jié)器的情況下，輸出晶體管14在尺寸上大于普通的晶體管，且由此其寄生電容也相應(yīng)地變大。由于這個原因，即使努力通過在輸出晶體管14的柵極和漏極之間插入電容器來實現(xiàn)相位補償，但由于電容值必須大于寄生電容的值，所以需要具有幾十pF電容值的電容器。
然而，在本發(fā)明中，由于與輸出晶體管14的柵極串聯(lián)地插入電阻器21，因此可以通過利用輸出晶體管14的寄生電容來實現(xiàn)相位補償。由于這個原因，根據(jù)本發(fā)明，當(dāng)與傳統(tǒng)的相位補償相比，可以不增加具有大電容值的電容器而實現(xiàn)相位補償。因此，整個電壓調(diào)節(jié)器可以構(gòu)造成小尺寸，這將導(dǎo)致成本的降低。此外，由于寄生電容的電容值是幾十pF，如果用于相位補償?shù)碾娮杵鞯碾娮柚祪H等于或大于1kΩ，則可以在等于或低于幾MHz的頻率處得到零點。
圖3是根據(jù)本發(fā)明第二實施例的電壓調(diào)節(jié)器的電路圖。參考電壓電路10，旁漏電阻器11和12，輸出晶體管14，以及負載電阻器25與示于圖4中的傳統(tǒng)的電壓調(diào)節(jié)器的相同。與第一實施例的不同點在于第二級中沒有電壓放大電路。甚至在如圖3中示出的電壓調(diào)節(jié)器的情況下，插入用于相位補償?shù)碾娮杵饔锌赡塬@得與第一實施例的相同的效果。在具有兩級電壓放大的傳統(tǒng)的相位補償?shù)那闆r下，需要在輸出晶體管的柵極和源極之間新插入電阻器和電容器。然而，在如圖3中示出的第二實施例中，插入的電阻器與輸出晶體管的柵極串聯(lián)，由此可以不用增加用于相位補償?shù)木哂写箅娙葜档碾娙萜鞫鴮崿F(xiàn)相位補償。
雖然已經(jīng)在圖1和圖3的第一和第二實施例中描述了插入用于相位補償?shù)碾娮杵鳎娙萜魇桥c電阻器并聯(lián)方式插入的。然后，該電容器對于相位補償是需要的。該電容器的使用是為了減小電阻器在更高的頻率對于相位補償?shù)淖饔?。本發(fā)明的目的不在于為了相位補償插入電容器，而在于插入與輸出晶體管的柵極串聯(lián)的電阻器。由此，本發(fā)明不是指這種電阻器和電容器需要彼此并聯(lián)連接的結(jié)構(gòu)。
權(quán)利要求
1.一種電壓調(diào)節(jié)器，包括參考電壓電路，其連接在電源和地之間；分壓電路，由旁漏電阻器組成，用于分壓將被提供到外部負載的輸出電壓；差動放大器，用于將分壓電路的輸出與參考電壓電路的輸出相比較以便輸出第一信號；MOS晶體管，具有連接差動放大器的輸出的柵極，以及連接電源的源極；恒流電路，其連接在MOS晶體管的漏極和地之間；為了執(zhí)行相位補償而連接的電阻器，由該MOS晶體管的漏極輸出的第二信號被輸入到該電阻器；以及輸出晶體管，其連接在電源和分壓電路之間，該電阻器的輸出連接到輸出晶體管的柵極。
2.一種電壓調(diào)節(jié)器，包括參考電壓電路，其連接在電源和地之間；分壓電路，由旁漏電阻器組成，用于分壓將被提供到外部負載的輸出電壓；差動放大器，用于將分壓電路的輸出與參考電壓電路的輸出相比較以便輸出第一信號；MOS晶體管，具有連接差動放大器的輸出的柵極，以及連接電源的源極；恒流電路，其連接在MOS晶體管的漏極和地之間；為了執(zhí)行相位補償而彼此并聯(lián)連接的電阻器和電容器，由該MOS晶體管的漏極輸出的第二信號被輸入到并聯(lián)連接的電阻器和電容器；以及輸出晶體管，其連接在電源和分壓電路之間，該并聯(lián)連接的電阻器和電容器的輸出連接到輸出晶體管的柵極。
全文摘要
本發(fā)明提供一種電壓調(diào)節(jié)器，其電流消耗低且具有高速響應(yīng)性，且其可以用低的輸出容量穩(wěn)定地運行。該電壓調(diào)節(jié)器包括參考電壓電路，分壓電路，差動放大器，輸出晶體管，MOS晶體管，其具有連接差動放大器的輸出的柵極，連接在MOS晶體管的漏極和地之間的恒流電路，以及并聯(lián)連接的用于相位補償?shù)碾娮杵骱碗娙萜鬟B接在MOS晶體管的漏極和輸出晶體管的柵極之間。
文檔編號G05F1/575GK1667538SQ20051005654
公開日2005年9月14日 申請日期2005年1月28日 優(yōu)先權(quán)日2004年1月28日
發(fā)明者金久保圭秀 申請人:精工電子有限公司