專利名稱：電壓調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及改善偏移(offset)的影響的電壓調(diào)節(jié)器。
背景技術(shù)：
圖2是示出現(xiàn)有的放大電路的電路圖。現(xiàn)有的放大電路構(gòu)成為通常耐壓NMOS晶體管301的漏極和高耐壓NMOS晶體管302的源極連接，高耐壓NMOS晶體管302的漏極與輸出端子311連接。這樣，能夠較高地設(shè)定負(fù)載阻抗以便能夠產(chǎn)生大輸出電壓振幅，能夠提高放大電路整體的增益(例如，參照專利文獻(xiàn)I)。專利文獻(xiàn)1:日本特開2005-311689號(hào)公報(bào)。

發(fā)明內(nèi)容
然而，在現(xiàn)有的電壓調(diào)節(jié)器中，當(dāng)利用使用高耐壓MOS的級(jí)聯(lián)(cascode)放大電路構(gòu)成放大器時(shí)，在第一級(jí)放大器產(chǎn)生偏移。本發(fā)明提供能夠改善放大器的偏移、獲得正確的輸出電壓的電壓調(diào)節(jié)器。為了解決現(xiàn)有的課題，本發(fā)明設(shè)為以下的結(jié)構(gòu)。一種電壓調(diào)節(jié)器，具備將基準(zhǔn)電壓與對(duì)輸出晶體管輸出的電壓進(jìn)行分壓的分壓電壓之差放大并輸出，控制輸出晶體管的柵極的第一級(jí)放大器及級(jí)聯(lián)型放大電路，其中，第一級(jí)放大器具備作為輸入晶體管的第一高耐壓NMOS晶體管以及作為尾電流源的NMOS晶體管，級(jí)聯(lián)型放大電路具備作為級(jí)聯(lián)晶體管的第二高耐壓NMOS晶體管。本發(fā)明的電壓調(diào)節(jié)器能夠改善在第一級(jí)放大器產(chǎn)生的偏移，能夠不增大尾(tail)電流源的大小并確保驅(qū)動(dòng)能力。


圖1是示出本實(shí)施方式的電壓調(diào)節(jié)器的電路圖。 圖2是現(xiàn)有的使用聞耐壓MOS的級(jí)聯(lián)放大電路的電路圖。附圖標(biāo)記說明
100接地端子；101電源端子；110基準(zhǔn)電壓電路；131、311輸出端子；151恒流電路。
具體實(shí)施例方式圖1是本實(shí)施方式的電壓調(diào)節(jié)器的電路圖。本實(shí)施方式的電壓調(diào)節(jié)器由PMOS晶體管115、116、119、120，高耐壓NMOS晶體管
113、114、118，NMOS晶體管111、112、117，基準(zhǔn)電壓電路110，恒流電路151，電阻121,122,輸出端子131，電源端子101以及接地端子100構(gòu)成。接著對(duì)連接進(jìn)行說明。恒流電路151的一方與電源端子101連接，另一方與NMOS晶體管111的柵極及漏極連接。NMOS晶體管111的源極與接地端子100連接。NMOS晶體管112的柵極與NMOS晶體管111的柵極連接，漏極與高耐壓NMOS晶體管113及114的源極連接，源極與接地端子100連接。NMOS晶體管117的柵極與NMOS晶體管111的柵極連接，漏極與高耐壓NMOS晶體管118的源極連接，源極與接地端子100連接。高耐壓NMOS晶體管113的柵極與基準(zhǔn)電壓電路110連接，漏極與PMOS晶體管115的柵極及漏極連接。基準(zhǔn)電壓電路110的另一方與接地端子100連接。高耐壓NMOS晶體管114的柵極與電阻121和122的連接點(diǎn)連接，漏極與PMOS晶體管116的漏極連接。PMOS晶體管115的源極與電源端子101連接。PMOS晶體管116的柵極與PMOS晶體管115的柵極連接，源極與電源端子101連接。高耐壓NMOS晶體管118的柵極與高耐壓NMOS晶體管113的柵極連接，漏極與PMOS晶體管119的漏極連接。PMOS晶體管119的柵極與PMOS晶體管116的漏極連接，源極與電源端子101連接。PMOS晶體管120的柵極與PMOS晶體管119的漏極連接，漏極與輸出端子131連接，源極與電源端子101連接。電阻121的另一方與輸出端子131連接，電阻122的另一方與接地端子100連接。接著，對(duì)本實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。電阻121和122對(duì)作為輸出端子131的電壓的輸出電壓Vout進(jìn)行分壓，輸出分壓電壓Vfb。聞耐壓NMOS晶體管113、
114,PMOS晶體管115、116以及NMOS晶體管112設(shè)為第一級(jí)放大器的結(jié)構(gòu)，高耐壓NMOS晶體管118、PMOS晶體管119以及NMOS晶體管117設(shè)為第二級(jí)放大器的結(jié)構(gòu)。PMOS晶體管120作為輸出晶體管進(jìn)行動(dòng)作。對(duì)基準(zhǔn)電壓電路110的輸出電壓Vref和分壓電壓Vfb進(jìn)行比較，控制PMOS晶體管120的柵極電壓以使輸出端子131的輸出電壓Vout為固定。當(dāng)輸出電壓Vout比既定電壓高時(shí)，分壓電壓Vfb高于基準(zhǔn)電壓Vref。于是，第二級(jí)放大器的輸出信號(hào)(PM0S晶體管120的柵極電壓)變高，PMOS晶體管120截止，輸出電壓Vout變低。這樣，進(jìn)行控制以使輸出電壓Vout為固定。另外，當(dāng)輸出電壓Vout比既定電壓低時(shí)，進(jìn)行與上述相反的動(dòng)作，輸出電壓Vout變高。這樣，本實(shí)施方式的電壓調(diào)節(jié)器進(jìn)行控制以使輸出電壓Vout為固定。高耐壓NMOS晶體管118作為級(jí)聯(lián)晶體管進(jìn)行動(dòng)作。與NMOS晶體管相比，高耐壓NMOS晶體管為驅(qū)動(dòng)能力較低、耐壓較高的構(gòu)造。高耐壓NMOS晶體管118和NMOS晶體管117構(gòu)成級(jí)聯(lián)型放大電路，能夠不增大大小并確保驅(qū)動(dòng)能力。成為第一級(jí)放大器的輸入晶體管的高耐壓NMOS晶體管113和114與高耐壓NMOS晶體管118設(shè)為相同構(gòu)造，能夠改善在第一級(jí)放大器的輸入晶體管產(chǎn)生的偏移的影響。在第一級(jí)放大器的尾電流源使用了驅(qū)動(dòng)能力較高、耐壓較低的構(gòu)造的NMOS晶體管112，因此能夠確保驅(qū)動(dòng)能力也縮減電路面積。通過以上方式，本實(shí)施方式的電壓調(diào)節(jié)器能夠改善在第一級(jí)放大器產(chǎn)生的偏移，能夠不增大尾電流源的大小并確保驅(qū)動(dòng)能力。
權(quán)利要求
1.一種電壓調(diào)節(jié)器，其特征在于，具備: 第一級(jí)放大器，將基準(zhǔn)電壓與對(duì)輸出晶體管輸出的電壓進(jìn)行分壓的分壓電壓之差放大并輸出，并控制所述輸出晶體管的柵極；以及級(jí)聯(lián)型放大電路， 其中，所述第一級(jí)放大器具備: 作為輸入晶體管的第一高耐壓NMOS晶體管，以及 作為尾電流源的NMOS晶體管， 并且所述級(jí)聯(lián)型放大電路具備作 為級(jí)聯(lián)晶體管的第二高耐壓NMOS晶體管。
全文摘要
本發(fā)明的電壓調(diào)節(jié)器具備將基準(zhǔn)電壓與對(duì)輸出晶體管輸出的電壓進(jìn)行分壓的分壓電壓之差放大并輸出，控制輸出晶體管的柵極的第一級(jí)放大器及級(jí)聯(lián)型放大電路，其中，第一級(jí)放大器具備作為輸入晶體管的第一高耐壓NMOS晶體管以及作為尾電流源的NMOS晶體管，并且級(jí)聯(lián)型放大電路由作為級(jí)聯(lián)晶體管的第二高耐壓NMOS晶體管構(gòu)成。從而提供能夠改善偏移的影響并獲得正確的輸出電壓的電壓調(diào)節(jié)器。
文檔編號(hào)H03F1/02GK103219947SQ20131002659
公開日2013年7月24日 申請(qǐng)日期2013年1月18日 優(yōu)先權(quán)日2012年1月18日
發(fā)明者井村多加志 申請(qǐng)人:精工電子有限公司