專利名稱：基于arm的嵌入式運動控制卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)控技術(shù)領(lǐng)域的運動控制卡，具體是一種基于ARM的嵌入式 運動控制卡。
技術(shù)背景在數(shù)控技術(shù)領(lǐng)域中，運動控制器是數(shù)字化控制的核心部件。運動控制器往往 采用"運動控制卡+PC"的結(jié)構(gòu)，PC部分主要用于實現(xiàn)人機交互的功能，包括數(shù) 控編程輸入、狀態(tài)監(jiān)控、手動控制等，針對不同的應(yīng)用場合，可以選擇采用普通 PC或者工業(yè)PC。而運動控制卡是運動控制的核心單元，它能夠?qū)㈩A(yù)定的控制方 案指令轉(zhuǎn)變成期望的機械運動，實現(xiàn)機械運動精確的位置、速度或者轉(zhuǎn)矩控制。經(jīng)過對現(xiàn)有技術(shù)的文獻檢索發(fā)現(xiàn)，李莉等在《計算機測量與控制》2007年 第15期上發(fā)表的"基于ARM和FPGA的機器人運動控制器的實現(xiàn)" 一文中，給出 了一種基于ARM處理器和FPGA (現(xiàn)場可編程門陣列)的嵌入式機器人運動控制 器架構(gòu)，包括了以ARM芯片S3C44B0X作為運算芯片，連接FPGA芯片EP2C8硬件 譯碼，控制電機，并通過和S3C44B0X芯片連接的485串口進行通訊的運動控制 器。但該控制器有如下缺點(1)系統(tǒng)微處理器采用ARM7架構(gòu)的處理器，速度 較慢。系統(tǒng)采用串口和外部進行通訊，速度較慢，傳輸距離有限，傳輸方式落后； (2)該系統(tǒng)配置存儲器較小、Flash存儲器12MB， SDRAM存儲器32MB，如果軟 件系統(tǒng)不斷升級，不能適應(yīng)發(fā)展需求；(3)系統(tǒng)采用yc-OS II操作系統(tǒng)，該操 作系統(tǒng)提供的用戶API較少，可擴展性不強。發(fā)明內(nèi)容本發(fā)明針對上述現(xiàn)有技術(shù)的不足，提供了一種基于ARM (先進精簡指令運算 集芯片)的嵌入式運動控制卡，使其以ARM架構(gòu)的芯片為核心，采用FPGA (現(xiàn) 場可編程門陣列)芯片進行硬件譯碼，并采用雙端口通訊模塊和上位機進行通訊。 本發(fā)明低功耗，多接口，強運算能力，低成本。本發(fā)明通過如下技術(shù)方案實現(xiàn)的，本發(fā)明包括主控制模塊、FPGA模塊(現(xiàn)場可編程門陣列模塊)、存儲器模塊、看門狗及復(fù)位系統(tǒng)模塊、擴展接口模塊、 系統(tǒng)時鐘模塊、GPIO模塊(通用輸入輸出模塊)、JTAG (聯(lián)合測試行動小組標準) 接口模塊、雙端口通訊模塊、DA模塊(數(shù)模轉(zhuǎn)換模塊)、AD模塊(模數(shù)轉(zhuǎn)換模塊)、 電源模塊、輸入輸出信號接口模塊，其中-主控制模塊為ARM微控制器，負責對存儲器模塊、GPIO模塊進行訪問控制， 以及對雙端口通訊模塊、JTAG模塊、輸入輸出信號接口模塊、擴展接口模塊傳 輸給主控制模塊的中斷信號進行響應(yīng)；主控制模塊將數(shù)據(jù)傳輸進入FPGA模塊， 同時也將控制信息傳入FPGA模塊；FPGA模塊根據(jù)其內(nèi)部的邏輯運算功能按照主控制模塊的控制信息將輸入的 數(shù)據(jù)發(fā)送往雙端口通訊模塊、DA模塊、AD模塊、GPI0模塊、JTAG接口模塊中； 由于FPGA模塊外圍接口多，擴展了硬件可分配地址，F(xiàn)PGA模塊和主控制模塊共 同構(gòu)成了整個系統(tǒng)的中心部分；看門狗及復(fù)位模塊負責監(jiān)測主控制模塊是否鎖死，在主控制模塊出現(xiàn)故障時 控制電源模塊短暫停止向主控制模塊供電，實現(xiàn)主控制模塊的重啟；JTAG接口模塊通過FPGA模塊實時讀取主控制模塊的數(shù)據(jù)信息，在開發(fā)時實 現(xiàn)軟件系統(tǒng)的在線調(diào)試以及單步運行等功能；擴展接口模塊獲取外部信息(客戶程序、設(shè)置參數(shù)、網(wǎng)絡(luò)硬盤數(shù)據(jù))，并將 外部信息傳輸給主控制模塊；系統(tǒng)時鐘模塊負責向主控制模塊提供晶振；GPIO模塊負責將FPGA模塊的數(shù)據(jù)鎖存輸出至輸入輸出信號接口模塊，同時 負責將外部開關(guān)量和伺服信號鎖存輸入FGPA模塊；DA模塊將FPGA模塊傳輸?shù)臄?shù)字量信號轉(zhuǎn)換后變?yōu)槟M量信號，并傳輸給輸 入輸出接口模塊；AD模塊將輸入輸出接口模塊輸入的外部模擬量信號轉(zhuǎn)換為數(shù)字量信號，并 傳輸進入FPGA模塊；輸入輸出信號接口模塊將M模塊、GPIO模塊輸出的信號進行放大后輸出給 外部伺服驅(qū)動器及PLC (可編程邏輯控制器)控制電路，并將外部開關(guān)量信號和 伺服反饋信號以及外部模擬量信號進行預(yù)先處理后通過AD模塊傳輸給FPGA模 塊；6電源模塊向主控制模塊供電，并通過主控制模塊供電給其他模塊。 所述存儲器模塊包括FLASH存儲器(閃存存儲器)、SDRAM存儲器(同步動 態(tài)存儲器)、NVRAM存儲器(非揮發(fā)性隨機存儲器)，其中FLASH存儲器用于存 儲系統(tǒng)程序，NVRAM存儲器用于存儲系統(tǒng)配置文件、SDRAM存儲器用于程序的運 行。所述擴展接口模塊，包括串口模塊、USB接口模塊、網(wǎng)絡(luò)接口模塊，其中 串口模塊負責串口通訊，將外部串口信號處理后傳輸給FPGA模塊；USB接口模塊負責和外界的USB通訊，按照USB協(xié)議將外部信息傳輸給FPGA 模塊；網(wǎng)絡(luò)接口模塊實現(xiàn)和外部以太網(wǎng)的連接，按照網(wǎng)絡(luò)協(xié)議將外部信息傳輸給 FPGA模塊。本發(fā)明工作時，雙端口通訊模塊從上位機讀取運動控制指令，通過FPGA模 塊傳輸進入主控制模塊進行運動控制相關(guān)的插補計算處理，得到運動進給數(shù)據(jù)， 將該數(shù)據(jù)通過FPGA模塊傳輸進入DA模塊，得到的模擬量信號由輸入輸出接口模 塊輸出進入伺服驅(qū)動器，控制伺服驅(qū)動器工作；伺服驅(qū)動器工作時，外部伺服驅(qū) 動器位置檢測信號反饋信號再由輸入輸出接口模塊傳輸進入GPIO模塊，并最終 傳輸進入主控制模塊，主控制模塊按照反饋信息進行運動位置修正、運動限位判 斷等處理，同時主控制模塊中的根據(jù)反饋信息得到的實時運動信息(運動軌跡、 速度、加速度等)經(jīng)由FPGA模塊傳輸進入雙端口通訊模塊，再傳輸?shù)缴衔粰C反 饋給用戶。當外部有模擬量信號時協(xié)同控制運動狀態(tài)時，AD模塊將該信號轉(zhuǎn)化 為數(shù)字量信號，并通過FPGA模塊送入主控制模塊，主控制模塊根據(jù)該信號進行 運動參數(shù)的調(diào)整處理。在上述過程中，主控制模塊負責和上位機交互信息、負責 插補運算，得出運動進給量、負責根據(jù)反饋信息的運動修正等；FPGA模塊是大 部分模塊和主控制模塊信息交互的中轉(zhuǎn)平臺，數(shù)據(jù)均通過FPGA模塊進(出)主 控制模塊。本發(fā)明和現(xiàn)有技術(shù)相比，具有如下優(yōu)點 (1)本發(fā)明是采用ARM內(nèi)核微處理器作為核心部件，ARM處理器具有體積 小、功耗小、成本低、速度快等優(yōu)點，其提供的標準接口種類豐富，使得整個裝 置能夠滿足高速高精度運動控制的要求，增強了系統(tǒng)的實時性，同時減少了元器件數(shù)目，使得元器件使用數(shù)目減少90%;縮小了體積，使得板卡體積縮小了三倍， 提高了系統(tǒng)的穩(wěn)定性，使得該發(fā)明可以應(yīng)用于各種嵌入式場合。(2)本發(fā)明采用FPGA模塊對硬件地址進行譯碼規(guī)劃，保證了硬件地址的充 足，解決了以往一些運動控制卡硬件可分配地址少的問題，使得運動控制卡可以 不斷進行擴展。FPGA模塊的使用也大大地減少了邏輯電路的設(shè)計量，減少了電 路中60%以上的邏輯電路模塊，減少了其它芯片的使用，使成本降低了50%以上， 穩(wěn)定性得到增加。


圖l為本發(fā)明的系統(tǒng)結(jié)構(gòu)框圖；圖2為本發(fā)明的雙端口通訊模塊框圖；圖3為本發(fā)明的DA模塊框圖；圖4為本發(fā)明的GPIO模塊框圖；圖5為本發(fā)明的輸入輸出信號接口模塊框圖；圖6為本發(fā)明的運動控制流程圖。
具體實施方式
下面結(jié)合附圖對本發(fā)明的實施例作詳細說明本實施例在以本發(fā)明技術(shù)方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發(fā)明的保護 范圍不限于下述的實施例。如圖1所示，本實施例包括主控制模塊、FPGA模塊、存儲器模塊、看門 狗及復(fù)位模塊、擴展接口模塊、系統(tǒng)時鐘模塊、GPIO模塊、JTAG接口模塊、雙 端口通訊模塊、DA模塊、AD模塊、電源模塊、輸入輸出信號接口模塊，其中主控制模塊分別與FPGA模塊、擴展接口模塊、存儲器模塊、看門狗及復(fù)位 系統(tǒng)模塊、電源模塊相連，F(xiàn)PGA模塊分別與系統(tǒng)時鐘模塊、GPI0模塊、JTAG接 口模塊、雙端口通訊模塊、DA模塊、AD模塊相連，雙端口通訊模塊通過PC104 總線模塊和上位機相連，負責主控制模塊和上位機之間的通訊；DA模塊、AD模 塊、GPIO模塊中的輸入輸出信號通過輸入輸出信號接口模塊和外部伺服驅(qū)動器 及開關(guān)相連。主控制模塊為ARM微控制器，采用ATMEL公司的AT91RM9200芯片，負責對 存儲器模塊、GPIO模塊進行訪問控制，以及對雙端口通訊模塊、JTAG模塊、輸入輸出信號接口模塊、擴展接口模塊傳輸給主控制模塊的中斷信號進行響應(yīng)；以 及系統(tǒng)在軟件調(diào)度下，實時計算運動數(shù)據(jù)；同時主控制模塊將數(shù)據(jù)傳輸進入FPGA 模塊，同時也將控制信息傳入FPGA模塊；FPGA模塊中的FPGA芯片為Altera公司的EP1K30芯片，根據(jù)其內(nèi)部的邏輯運算功能按照主控制模塊的控制信息將輸入的數(shù)據(jù)發(fā)送往雙端口通訊模塊、DA 模塊、AD模塊、GPI0模塊、JTAG接口模塊中；同時FPGA模塊外圍接口多，擴 展了硬件可分配地址，F(xiàn)PGA模塊和主控制模塊共同構(gòu)成了整個系統(tǒng)的中心部分； 看門狗及復(fù)位模塊和電源模塊相連，并負責監(jiān)測主控制模塊是否鎖死，在主 控制模塊出現(xiàn)故障時控制電源模塊短暫停止向主控制模塊供電，實現(xiàn)主控制模塊 的重啟；JTAG接口模塊通過FPGA模塊實時讀取主控制模塊的數(shù)據(jù)信息，在開發(fā)時實 現(xiàn)軟件系統(tǒng)的在線調(diào)試以及單步運行等功能。GPIO模塊為通用輸入輸出模塊，負責將FPGA模塊的數(shù)據(jù)鎖存輸出至輸入輸 出信號接口模塊，同時負責將外部開關(guān)量和伺服信號鎖存輸入FGPA模塊；M模塊將FPGA模塊傳輸?shù)臄?shù)字量信號轉(zhuǎn)換后變?yōu)槟M量信號，并傳輸給輸 入輸出接口模塊；AD模塊其中的AD轉(zhuǎn)換芯片為AD7862-IO型芯片，將輸入輸出接口模塊輸入 的外部模擬量信號轉(zhuǎn)換為數(shù)字量信號，并傳輸進入FPGA模塊，AD模塊將模擬量 轉(zhuǎn)換為12位的有效數(shù)字量，支持兩路AD同時轉(zhuǎn)換。輸入輸出信號接口模塊將DA模塊、GPIO模塊輸出的信號進行放大后輸出給 外部伺服驅(qū)動器及狀態(tài)顯示，并將外部開關(guān)量信號和伺服反饋信號以及外部模擬 量信號進行預(yù)先處理后通過AD模塊傳輸給FPGA模塊。電源模塊向主控制模塊供電，并通過主控制模塊供電給其他模塊，電源模塊 提供三種直流電壓為"十5V"、 "+12V"和"-12V"，以及一個地電源"GND"，電源 模塊將對電壓進行濾波后供給各個模塊。所述存儲器模塊用存儲運動控制卡的數(shù)據(jù)，并由主控制模塊進行數(shù)據(jù)的讀寫 操作，包括Flash存儲器、SDRAM存儲器、NVRAM存儲器，其中Flash存儲器 用于存放操作系統(tǒng)和應(yīng)用程序等，F(xiàn)lash存儲器采用AT49BV6416芯片，該芯片 具有64M存儲空間，可以放置完整的Li皿x內(nèi)核以及應(yīng)用程序；SDRAM存儲器作為內(nèi)存使用，具體型號是HY57V571620，存儲其大小為16M; NVRAM存儲器采用 型號為UL635H256的芯片，主要用于存儲系統(tǒng)配置文件等。所述系統(tǒng)時鐘模塊，負責向主控制模塊提供晶振，為一塊32.768k石英晶振 器，和ARM芯片的外部時鐘接口連接，提供主控制模塊的晶振信號。如圖2所示，所述雙端口通訊模塊，為一通訊芯片，通訊芯片采用IDT7024 芯片。該通訊芯片有兩個標示器分別稱為左側(cè)標示器和右側(cè)標示器，為通訊雙方 提供標示作用。通訊芯片負責主控制模塊控制的FPGA模塊和上位機之間的通訊， 其通訊方式具體如下通訊采用標示器邏輯方式進行，如果主控制模塊要向通訊 芯片讀寫數(shù)據(jù)，則通過FPGA模塊向左側(cè)標示器進行申請，則主控制模塊通過FPGA 模塊和雙端口模塊通訊芯片進行數(shù)據(jù)流的交互、同時鎖定右側(cè)標示器，使得右側(cè) 不能進行上位機和雙端口模塊通訊芯片之間數(shù)據(jù)流的交互，保證雙端口通訊模塊 中的數(shù)據(jù)不發(fā)生混亂。當數(shù)據(jù)流和信號量交互完成后，左側(cè)的標示器還需要將右 側(cè)信號燈的鎖定解鎖，防止發(fā)生鎖死的現(xiàn)象。如果右側(cè)上位機希望通過總線向雙 端口模塊通訊芯片讀寫數(shù)據(jù)，則同樣的需要通過右側(cè)的標示器進行申請。上位機 和雙端口模塊通訊芯片之間的數(shù)據(jù)流和信號量傳輸通過PC104總線進行傳輸。雙端口通訊模塊的通訊方式保證了運動控制卡和上位機系統(tǒng)的高效準確通訊。如圖3所示，所述DA模塊，包括DA轉(zhuǎn)換芯片和運算放大器，DA轉(zhuǎn)換芯片 采用TLV5630芯片，將數(shù)字量信號轉(zhuǎn)換為0-2.5v的模擬量信號，支持最多8路 模擬量信號通道輸出；數(shù)字量輸入信號由FPGA模塊進入DA轉(zhuǎn)換芯片后按照通道 輸出，每兩路通道進入同一個運算放大器，運算放大器其型號為MC33179。經(jīng)過 電壓放大后，實現(xiàn)-IOV至10V的模擬量輸出，模擬量最多支持8路同時輸出， 可以控制八個伺服驅(qū)動器。如圖4所示，所述GPIO模塊，包括4個輸入數(shù)據(jù)鎖存器以及4個輸出數(shù)據(jù) 鎖存器，負責處理運動控制中主要的開關(guān)量信號，包括伺服驅(qū)動的起停、限位、 正轉(zhuǎn)反轉(zhuǎn)、減速、回零等信號?？偩€數(shù)據(jù)是16位的，而每八個開關(guān)量信號由一 個輸出數(shù)據(jù)鎖存器輸出， 一位為代表一個開關(guān)信號量。輸出數(shù)據(jù)鎖存器采用 74HC377六上升沿D型觸發(fā)器，輸出數(shù)據(jù)鎖存器均是8位的，兩個輸出數(shù)據(jù)鎖存 器為一組，恰好對應(yīng)總線中的16位數(shù)據(jù)，通過地址線中的片選信號進行選通輸 出。同樣的，輸入數(shù)據(jù)鎖存器采用74HC244八路三態(tài)緩沖驅(qū)動，對應(yīng)每組數(shù)據(jù)輸入用兩個輸入數(shù)據(jù)鎖存器一組。通過地址線中的片選信號進行選通輸出。這樣可 以擴展出兩路輸入總線信號和兩路輸出總線信號，總計32個輸入和32個輸出信 號。如圖5所示，所述輸入輸出接口模塊，主要包括驅(qū)動放大器LM1413、驅(qū)動 比較器LM139、光耦、高速光耦，將AD模塊、DA模塊、GPIO模塊傳輸來的信號 按功能分為普通輸出信號、高速輸出信號、普通輸入信號、高速輸入信號、軸編 碼器信號，其中普通信號為慢速信號，不要求系統(tǒng)高速響應(yīng)；高速信號需要系統(tǒng) 快速響應(yīng)。普通輸出信號經(jīng)過光耦隔離，再接入驅(qū)動放大器，經(jīng)信號放大輸出， 高速輸出信號和普通輸出信號的不同之處是它采用高速光耦隔離，速度更快。外 部輸入信號要進入運動控制卡，也需要本模塊進行光耦隔離，其中普通輸入信號 經(jīng)過光耦隔離，高速輸入信號經(jīng)過高速光耦隔離，軸光柵編碼器信號反饋后，經(jīng) 過驅(qū)動比較器的轉(zhuǎn)換，轉(zhuǎn)化為運動控制卡內(nèi)部軸編碼器信號。如圖6所示，本實施例工作時，上位機將運動信息通過PC104總線傳輸進入 雙端口通訊模塊，運動控制卡由FPGA模塊從雙端口通訊模塊讀取信息，傳輸給 主控制模塊進行處理，得到控制伺服驅(qū)動的數(shù)字信號，再通過FPGA模塊發(fā)送給 DA模塊轉(zhuǎn)換為模擬量信號，經(jīng)由輸入輸出信號接口模塊，控制伺服驅(qū)動器。伺 服驅(qū)動器有反饋信號，反饋信號通過輸入輸出信號接口模塊，再轉(zhuǎn)入GPIO模塊 鎖存后輸入FPGA模塊，由FPGA模塊送回主控制模塊，主控制模塊根據(jù)該反饋信 號進行下一步的控制，同時主控制模塊將反饋得到的實際運動信息由雙端口通訊 模塊傳送給上位機，讓用戶了解運動實時情況。本實施例在實際應(yīng)用時，只需要將其和工業(yè)PC通過雙端口 RAM通訊方式連 接，運行控制應(yīng)用程序，同時在工業(yè)PC機上編制相應(yīng)的人機界面交互程序，就 可以通過上位機界面實現(xiàn)運動控制功能。本實施例增強了系統(tǒng)的實時性，同時減 少了元器件數(shù)目，使得元器件使用數(shù)目減少90%;縮小了體積，使得板卡體積縮 小了三倍，提高了系統(tǒng)的穩(wěn)定性，使得該本實施例可以應(yīng)用于各種嵌入式場合。
權(quán)利要求
1、一種基于ARM的嵌入式運動控制卡，包括主控制模塊、FPGA模塊，存儲器模塊，其特征在于，還包括看門狗及復(fù)位系統(tǒng)模塊、擴展接口模塊、系統(tǒng)時鐘模塊、GPIO模塊、JTAG接口模塊、雙端口通訊模塊、DA模塊、AD模塊、電源模塊、輸入輸出信號接口模塊，其中主控制模塊為ARM微控制器，負責對存儲器模塊、GPIO模塊進行訪問控制，以及對雙端口通訊模塊、JTAG模塊、輸入輸出信號接口模塊、擴展接口模塊傳輸給主控制模塊的中斷信號進行響應(yīng)；主控制模塊將數(shù)據(jù)傳輸進入FPGA模塊，同時也將控制信息傳入FPGA模塊；FPGA模塊根據(jù)其內(nèi)部的邏輯運算功能按照主控制模塊的控制信息將輸入的數(shù)據(jù)發(fā)送往雙端口通訊模塊、DA模塊、AD模塊、GPIO模塊、JTAG接口模塊中；同時FPGA模塊外圍接口多，擴展了硬件可分配地址，F(xiàn)PGA模塊和主控制模塊共同構(gòu)成了整個系統(tǒng)的中心部分；看門狗及復(fù)位模塊負責監(jiān)測主控制模塊是否鎖死，在主控制模塊出現(xiàn)故障時控制電源模塊短暫停止向主控制模塊供電，實現(xiàn)主控制模塊的重啟；JTAG接口模塊通過FPGA模塊實時讀取主控制模塊的數(shù)據(jù)信息，在開發(fā)時實現(xiàn)軟件系統(tǒng)的在線調(diào)試以及單步運行；擴展接口模塊獲取外部信息，并將外部信息傳輸給主控制模塊；系統(tǒng)時鐘模塊負責向主控制模塊提供晶振；GPIO模塊負責將FPGA模塊的數(shù)據(jù)鎖存輸出至輸入輸出信號接口模塊，同時負責將外部開關(guān)量和伺服信號鎖存輸入FGPA模塊；DA模塊將FPGA模塊傳輸?shù)臄?shù)字量信號轉(zhuǎn)換后變?yōu)槟M量信號，并傳輸給輸入輸出接口模塊；AD模塊將輸入輸出接口模塊輸入的外部模擬量信號轉(zhuǎn)換為數(shù)字量信號，并傳輸進入FPGA模塊；輸入輸出信號接口模塊將DA模塊、GPIO模塊輸出的信號進行放大后輸出給外部伺服驅(qū)動器及狀態(tài)顯示，并將外部開關(guān)量信號和伺服反饋信號以及外部模擬量信號進行預(yù)先處理后通過AD模塊傳輸給FPGA模塊。
2、 根據(jù)權(quán)利要求1所述的基于ARM的嵌入式運動控制卡，其特征是，所述 存儲器模塊包括FLASH存儲器、SDRAM存儲器、NVRAM存儲器，其中FLASH存 儲器用于存儲系統(tǒng)程序，NVRAM存儲器用于存儲系統(tǒng)配置文件，SDRAM存儲器用 于程序的運行。
3、 根據(jù)權(quán)利要求1所述的基于ARM的嵌入式運動控制卡，其特征是，所述 擴展接口模塊獲取外部信息，并將外部信息傳輸給主控制模塊，包括串口模塊、 USB接口模塊、網(wǎng)絡(luò)接口模塊，其中串口模塊負責串口通訊，將外部串口信號處理后傳輸給FPGA模塊； USB接口模塊負責和外界的USB通訊，按照USB協(xié)議將外部信息傳輸給FPGA 模塊；網(wǎng)絡(luò)接口模塊實現(xiàn)和外部以太網(wǎng)的連接，按照網(wǎng)絡(luò)協(xié)議將外部信息傳輸給 FPGA模塊。
4、 根據(jù)權(quán)利要求1所述的基于ARM的嵌入式運動控制卡，其特征是，所述 GPI0模塊，包括4個輸入數(shù)據(jù)鎖存器以及4個輸出數(shù)據(jù)鎖存器，負責處理運動 控制中主要的開關(guān)量信號，總線數(shù)據(jù)是16位的，而每八個開關(guān)量信號由一個輸 出數(shù)據(jù)鎖存器輸出， 一位為代表一個開關(guān)信號量，輸出數(shù)據(jù)鎖存器采用74HC377 六上升沿D型觸發(fā)器，輸出數(shù)據(jù)鎖存器均為8位，兩個輸出數(shù)據(jù)鎖存器為一組， 對應(yīng)總線中的16位數(shù)據(jù)，通過地址線中的片選信號進行選通輸出；輸入數(shù)據(jù)鎖 存器采用74HC244八路三態(tài)緩沖驅(qū)動，對應(yīng)每組數(shù)據(jù)輸入用兩個輸入數(shù)據(jù)鎖存器 一組，通過地址線中的片選信號進行選通輸出，擴展出兩路輸入總線信號和兩路 輸出總線信號，總計32個輸入和32個輸出信號。
5、 根據(jù)權(quán)利要求1所述的基于ARM的嵌入式運動控制卡，其特征是，所述 所述主控制模塊，為ATMEL公司的AT91RM9200芯片。
6、 根據(jù)權(quán)利要求1所述的基于ARM的嵌入式運動控制卡，其特征是，所述 FPGA模塊，為Altera公司的EP1K30芯片。
7、 根據(jù)權(quán)利要求1所述的基于ARM的嵌入式運動控制卡，其特征是，所述 系統(tǒng)時鐘模塊，為一塊32.768k石英晶振器，和ARM微處理器的外部時鐘接口連 接。
8、 根據(jù)權(quán)利要求1所述的基于ARM的嵌入式運動控制卡，其特征是，所述雙端口通訊模塊，為一通訊芯片，負責主控制模塊模塊和上位機的通訊，通訊芯 片有兩個標示器分別為左側(cè)標示器和右側(cè)標示器，通訊時，如果主控制模塊要向 通訊芯片讀寫數(shù)據(jù)，則通過FPGA模塊向左側(cè)標示器進行申請，則主控制模塊通 過FPGA模塊和雙端口模塊通訊芯片進行數(shù)據(jù)流的交互，同時鎖定右側(cè)標示器， 使得右側(cè)不能進行上位機和雙端口模塊通訊芯片之間數(shù)據(jù)流的交互，保證雙端口 通訊模塊中的'數(shù)據(jù)不發(fā)生混亂，當數(shù)據(jù)流和信號量交互完成后，左側(cè)的標示器還 需要將右側(cè)信號燈的鎖定解鎖，防止發(fā)生鎖死的現(xiàn)象；如果右側(cè)上位機希望通過 總線向雙端口模塊通訊芯片讀寫數(shù)據(jù)，則同樣的需要通過右側(cè)的標示器進行申 請。
全文摘要
一種運動控制卡設(shè)計技術(shù)領(lǐng)域的基于ARM芯片的嵌入式運動控制卡，本發(fā)明中，主控制模塊分別與FPGA模塊、擴展接口模塊、存儲器模塊、看門狗及復(fù)位系統(tǒng)模塊、電源模塊相連，F(xiàn)PGA模塊分別與系統(tǒng)時鐘模塊、GPIO模塊、JTAG接口模塊、雙端口通訊模塊、DA模塊、AD模塊相連，雙端口通訊模塊通過PC104總線模塊和上位機相連，負責主控制模塊和上位機之間的通訊；DA模塊、AD模塊、GPIO模塊中的輸入輸出信號通過輸入輸出信號接口模塊和外部伺服驅(qū)動器及開關(guān)等相連；本發(fā)明是采用ARM微處理器作為核心部件，實現(xiàn)高速高精度運動控制，同時減少了元器件數(shù)目，縮小了體積，同時采用FPGA模塊對硬件地址進行譯碼規(guī)劃。
文檔編號G05B19/414GK101261512SQ200810036150
公開日2008年9月10日 申請日期2008年4月17日 優(yōu)先權(quán)日2008年4月17日
發(fā)明者放 劉, 磊 羅, 俊 胡, 邱明勇 申請人:上海交通大學(xué)