專利名稱：電流鏡求值動(dòng)態(tài)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS電路中的動(dòng)態(tài)電路技術(shù)領(lǐng)域，特別涉及一種電流鏡求值動(dòng)態(tài)電路。
背景技術(shù)：
傳統(tǒng)的CMOS靜態(tài)電路因輸入信號(hào)要同時(shí)驅(qū)動(dòng)NMOS和PMOS晶體管，而存在固有的速度缺陷。CMOS動(dòng)態(tài)電路的輸入信號(hào)只需驅(qū)動(dòng)NMOS(或PMOQ晶體管，所以在速度和面積上相對(duì)于靜態(tài)電路有很大優(yōu)勢(shì)[1]。然而，對(duì)于大扇入的或門，如圖1所示，傳統(tǒng)動(dòng)態(tài)電路[2] 的動(dòng)態(tài)結(jié)點(diǎn)(DYN)電容會(huì)隨著扇入的增加而增加，這樣就降低了輸入網(wǎng)絡(luò)下拉動(dòng)態(tài)結(jié)點(diǎn)的速度，情況嚴(yán)重時(shí)無(wú)法將其下拉到有效的低電平。同時(shí)，嚴(yán)重的泄露電流要求比較大的保持管(Ke印er)[3]，這樣也增加了下拉時(shí)的競(jìng)爭(zhēng)電流，進(jìn)一步降低了速度。Tamer Cakici和Kaushik Roy提出了一種針對(duì)大扇入或門的電流鏡求值動(dòng)態(tài)電路結(jié)構(gòu)[4]。如圖2所示，傳統(tǒng)的動(dòng)態(tài)結(jié)點(diǎn)被分離，兩級(jí)電流鏡通過(guò)檢測(cè)輸入網(wǎng)絡(luò)的下拉電流來(lái)決定是否對(duì)輸出結(jié)點(diǎn)充電。這種結(jié)構(gòu)保留了傳統(tǒng)動(dòng)態(tài)電路中的預(yù)充管和輸入求值網(wǎng)絡(luò)，保持管(K^per)則不再需要。動(dòng)態(tài)結(jié)點(diǎn)被分離后，N2可看作與輸出相關(guān)的動(dòng)態(tài)結(jié)點(diǎn)(輸出動(dòng)態(tài)結(jié)點(diǎn))。其具體工作過(guò)程如下預(yù)充時(shí)，輸入和輸出動(dòng)態(tài)結(jié)點(diǎn)均被預(yù)充到高電平，而m結(jié)點(diǎn)被預(yù)充到低電平以關(guān)閉電流鏡。這樣，即要求輸入信號(hào)在預(yù)充階段須保持低電平，否則會(huì)造成直流短路。求值時(shí)，若輸入信號(hào)中有高電平，則電流鏡會(huì)檢測(cè)到下拉電流(這一電流可能很小)。通過(guò)第一級(jí)電流鏡^1和似)的鏡向放大，輸出動(dòng)態(tài)結(jié)點(diǎn)N2被下拉，同時(shí)第二級(jí)電流鏡(M3和M4)可以直接給輸出結(jié)點(diǎn)(OUT)充電，最終使輸出變?yōu)楦唠娖健6在輸出變高后關(guān)閉M2與M3的串聯(lián)支路。求值時(shí)，若輸入信號(hào)全部為低電平，則電流鏡不工作。此時(shí)M6常打開(kāi)，M6與M3構(gòu)成的反饋保證了 N2始終為高電平。為了保證下拉時(shí)電流鏡能正常工作到輸出完全變化，Ml應(yīng)采用閾值電壓為零的 MOS管(否則m結(jié)點(diǎn)電壓下降到某一水平后導(dǎo)致Ml關(guān)閉)[5] ；Ml管應(yīng)取最小寬度，而M2則應(yīng)適當(dāng)大，以提高對(duì)N2的下拉電流。輸出動(dòng)態(tài)結(jié)點(diǎn)電容的降低提高了求值速度。而當(dāng)求值階段輸入信號(hào)全部為低電平時(shí)，輸入網(wǎng)絡(luò)的泄漏電流使得W結(jié)點(diǎn)電壓上升到某一中間電平，這樣就提高了輸入網(wǎng)絡(luò)中 NMOS管的閾值電壓，從而提高了噪聲容限。在這種電流鏡求值動(dòng)態(tài)電路結(jié)構(gòu)中，仍然存在一些問(wèn)題1、N2點(diǎn)下拉和M6管的關(guān)閉是先后進(jìn)行的，因?yàn)樵谇笾惦A段，M6管的關(guān)閉是通過(guò)對(duì)輸出結(jié)點(diǎn)的反饋來(lái)得到的，這種反饋在一定程度上會(huì)降低功耗，但降低了求值速度。2、由于決定輸出狀態(tài)的是輸入網(wǎng)絡(luò)的電流，故輸入動(dòng)態(tài)結(jié)點(diǎn)已無(wú)存在的必要，電流鏡求值結(jié)構(gòu)中的預(yù)充Mprel管可以省去，而且預(yù)充Mprel管的存在會(huì)使得輸入網(wǎng)絡(luò)的下拉電流過(guò)小影響電路正常工作。以上引用的參考文獻(xiàn)如下[1]K. Bernstein, K. Carrig, C. Durham, P. Hansen, D. HogenmilIer, Ε. Nowak, and N.Rohrer, High Speed CMOS Design Styles. Boston, MA=Kluwer,1998.[2]A. S. Sedra and K. C. Smith,Microelectronic Circuits,Fourth Edition,New York Oxford,1998.[3]A.Alvandpour et.al. A Conditional Keeper Technique for Sub-0. 13 μ Wide Dynamic Gates, Symp. on VLSI Circuits, pp.29-30,2001.[4]Tamer Cakici and Kaushik Roy, Current Mirror Evaluation Logic :A New Circuit Style for High Fan-in Dynamic Gates. Solid-State CircuitsConference, 2002.[5]Sherif M. Sharroush, Yasser S.Abdalla, Ahmed A. Dessouki, and El-Sayed A.El-Badawy. A Novel Technique for Speeding up Domino CMOS Circuits Containing a Long Chain of NMOS Transistors. 2008International Conference on Electronic Design, Malaysia,2008.

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題本發(fā)明要解決的技術(shù)問(wèn)題是如何提高電流鏡求值動(dòng)態(tài)電路的求值速度，并能夠避免由于輸入網(wǎng)絡(luò)的下拉電流過(guò)小而影響電路正常工作的情況發(fā)生。(二)技術(shù)方案為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種電流鏡求值動(dòng)態(tài)電路，包括輸入網(wǎng)絡(luò)、 一級(jí)電流鏡子電路、二級(jí)電流鏡子電路，所述輸入網(wǎng)絡(luò)通過(guò)所述一級(jí)電流鏡子電路連接保持管，所述保持管的柵極直接連接二級(jí)電流鏡子電路，保持管的漏極通過(guò)連接反相器作為整個(gè)電路的輸出端；所述一級(jí)電流鏡子電路包括三個(gè)NMOS管M1、M5和M2，所述輸入網(wǎng)絡(luò)的輸出端連接所述Ml的漏端，所述M5的漏端作為動(dòng)態(tài)結(jié)點(diǎn)，連接所述保持管的漏端，M2的漏端連接所述二級(jí)電流鏡子電路，所述一級(jí)電流鏡子電路還連接第一預(yù)充管的漏端；所述二級(jí)電流鏡子電路包括兩個(gè)PMOS管M3和M4，所述M3的漏端連接M2的漏端，M3的源端連接M6的漏端，所述保持管的柵極連接M4的漏端、連接第二預(yù)充管的漏端， 連接M6的柵極，并通過(guò)NMOS傳輸管M7連接到輸出端，所述的兩個(gè)預(yù)充管均為NMOS管；所述M1、M2、M5、第一預(yù)充管和第二預(yù)充管的源端接地；所述第一預(yù)充管、第二預(yù)充管和M7的柵極為時(shí)鐘信號(hào)端；所述保持管、M4和M6的源端接工作電壓VDD。其中，所述輸入網(wǎng)絡(luò)的電源端直接連接工作電壓VDD。(三)有益效果本發(fā)明的電流鏡求值動(dòng)態(tài)電路結(jié)構(gòu)中，輸入網(wǎng)絡(luò)通過(guò)電流鏡直接控制保持管。當(dāng)輸入信號(hào)決定動(dòng)態(tài)結(jié)點(diǎn)(DYN)將被下拉時(shí)，DYN的下拉與保持管的關(guān)閉是同步的(而不是 DYN先下拉再通過(guò)反饋關(guān)閉Ke印er)，這樣就避免了 Ke^er與M5之間的競(jìng)爭(zhēng)電流，提高了求值速度；省去輸入級(jí)中的預(yù)充管可以增大輸入級(jí)的下拉電流，避免電流過(guò)小而影響電路的工作。


圖1是傳統(tǒng)大扇入或門動(dòng)態(tài)電路結(jié)構(gòu)圖；圖2是現(xiàn)有的一種電流鏡求值動(dòng)態(tài)電路結(jié)構(gòu)圖；圖3是本發(fā)明實(shí)施例的一種電流鏡求值動(dòng)態(tài)電路結(jié)構(gòu)圖；圖4是針對(duì)8輸入或門的圖2和圖3中兩種電流鏡求值電路的輸出延遲比較曲線圖，橫坐標(biāo)為時(shí)間，單位是ns，縱坐標(biāo)為電壓，單位是V ；圖5是針對(duì)16輸入或門的圖2和圖3中兩種電流鏡求值電路的輸出延遲比較曲線圖，橫坐標(biāo)為時(shí)間，單位是ns，縱坐標(biāo)為電壓，單位是V。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。本發(fā)明的電流鏡求值電路的結(jié)構(gòu)如圖3所示，包括輸入網(wǎng)絡(luò)、一級(jí)電流鏡子電路、二級(jí)電流鏡子電路，所述輸入網(wǎng)絡(luò)通過(guò)所述一級(jí)電流鏡子電路連接保持管，所述保持管的柵極直接連接二級(jí)電流鏡子電路，保持管的漏極通過(guò)連接反相器作為整個(gè)電路的輸出端。所述一級(jí)電流鏡子電路包括三個(gè)NMOS管M1、M5和M2，所述輸入網(wǎng)絡(luò)的輸出端連接所述Ml的漏端，所述M5的漏端作為動(dòng)態(tài)結(jié)點(diǎn)，連接所述保持管的漏端，M2的漏端連接二級(jí)電流鏡子電路，一級(jí)電流鏡子電路還連接第一預(yù)充管的漏端。所述二級(jí)電流鏡子電路包括兩個(gè)PMOS管M3和M4，所述M3的漏端連接M2的漏端，M3的源端連接M6的漏端，所述保持管的柵極連接M4的漏端、連接第二預(yù)充管的漏端， 連接M6的柵極，并通過(guò)NMOS傳輸管M7連接到輸出端，所述的兩個(gè)預(yù)充管均為NMOS管。所述Ml、M2、M5、第一預(yù)充管和第二預(yù)充管的源端接地。所述第一預(yù)充管、第二預(yù)充管和M7的柵極為時(shí)鐘信號(hào)端。所述保持管、M4和M6的源端接工作電壓VDD。其中，所述輸入網(wǎng)絡(luò)的電源端直接連接工作電壓VDD。本發(fā)明與圖2所示的電路有以下幾點(diǎn)不同1、由于決定輸出狀態(tài)的是輸入網(wǎng)絡(luò)的電流，故輸入動(dòng)態(tài)結(jié)點(diǎn)已無(wú)存在的必要，原電流鏡求值結(jié)構(gòu)中的預(yù)充管Mprel (圖2中)在此省略了，同時(shí)可以增大Ml管在求值時(shí)的下拉電流。2、電路左邊是多輸入的或邏輯，M1，M2和M5組成第一級(jí)電流鏡，用于放大流過(guò)Ml 的電流，動(dòng)態(tài)結(jié)點(diǎn)DYN這時(shí)會(huì)被直接下拉，而不是通過(guò)第二級(jí)電流鏡。3,Keeper管的柵極N3直接和第二級(jí)電流鏡(M2、M3、M4)相連，使得其不用通過(guò)輸出結(jié)點(diǎn)的反饋來(lái)實(shí)現(xiàn)下拉或上拉。由于動(dòng)態(tài)結(jié)點(diǎn)改變，輸出結(jié)點(diǎn)需要增加一個(gè)反相器來(lái)使邏輯正確。整個(gè)電路具體工作過(guò)程如下
預(yù)充時(shí)，Mprel將電流鏡完全關(guān)閉，以避免短路電流。Mpre2把K^per的柵極拉低至低電平，使Keeper給DYN充電，這樣Keeper實(shí)際也起了對(duì)輸出動(dòng)態(tài)結(jié)點(diǎn)的預(yù)充作用。求值時(shí)，若輸入信號(hào)中有高電平，則電流鏡會(huì)檢測(cè)到一較小的下拉電流，通過(guò)一級(jí)電流鏡(Ml和M5)的鏡向放大下拉DYN ；同時(shí)，通過(guò)兩級(jí)電流鏡給Ke^er的柵極N3充電， 以使其盡快關(guān)閉。M6可以在N3被充至高電平后關(guān)閉M2與M3的串聯(lián)支路，以降低功耗。求值時(shí)，若輸入信號(hào)全部為低電平，則電流鏡不工作。此時(shí)反饋管M7可以保證 Keeper的柵極處于低電平，從而保持住DYN的高電平。這種新型結(jié)構(gòu)與原結(jié)構(gòu)相比，進(jìn)一步減小了輸出動(dòng)態(tài)結(jié)點(diǎn)上的電容(圖2中的N2 結(jié)點(diǎn)與圖3中的DYN結(jié)點(diǎn))，并且在DYN被下拉時(shí)使得Keeper關(guān)閉得更早，從而提高了求值速度。同時(shí)，原結(jié)構(gòu)中對(duì)噪聲容限的改善得到了繼承。與原電流鏡求值電路相同，為保證下拉時(shí)電流鏡能正常工作到輸出完全變化，Ml 應(yīng)采用閾值電壓為零的MOS管；且Ml應(yīng)取最小寬度，M5應(yīng)適當(dāng)加大，以提高對(duì)DYN的下拉電流。改進(jìn)效果分析采用0. 13um工藝用Hspice仿真原電流鏡求值電路與新型電流鏡求值電路，電源電壓為1.2V。輸入信號(hào)模擬最壞情況，即只有一個(gè)輸入信號(hào)為高，其余均為低。針對(duì)8輸入或門和16輸入或門，它們的輸出延遲情況分別如圖4和圖5所示。兩種電路采用相同的器件尺寸下拉輸出動(dòng)態(tài)結(jié)點(diǎn)的NMOS管(圖2中的M2與圖 3中的M5)取3倍最小寬度，輸出反相器中的PMOS管(圖2中對(duì)應(yīng)為M4)取2倍最小寬度， 其余MOS管均取最小寬度。對(duì)于兩種或門結(jié)構(gòu)性能的定量比較見(jiàn)表1。表1兩種或門結(jié)構(gòu)性能的定量比較
權(quán)利要求
1.一種電流鏡求值動(dòng)態(tài)電路，其特征在于，包括輸入網(wǎng)絡(luò)、一級(jí)電流鏡子電路、二級(jí)電流鏡子電路，所述輸入網(wǎng)絡(luò)通過(guò)所述一級(jí)電流鏡子電路連接保持管，所述保持管的柵極直接連接二級(jí)電流鏡子電路，保持管的漏極通過(guò)連接反相器作為整個(gè)電路的輸出端；所述一級(jí)電流鏡子電路包括三個(gè)NMOS管M1、M5和M2，所述輸入網(wǎng)絡(luò)的輸出端連接所述Ml的漏端，所述M5的漏端作為動(dòng)態(tài)結(jié)點(diǎn)，連接所述保持管的漏端，M2的漏端連接所述二級(jí)電流鏡子電路，所述一級(jí)電流鏡子電路還連接第一預(yù)充管的漏端；所述二級(jí)電流鏡子電路包括兩個(gè)PMOS管M3和M4，所述M3的漏端連接M2的漏端， M3的源端連接M6的漏端，所述保持管的柵極連接M4的漏端、連接第二預(yù)充管的漏端，連接 M6的柵極，并通過(guò)NMOS傳輸管M7連接到輸出端，所述的兩個(gè)預(yù)充管均為NMOS管； 所述M1、M2、M5、第一預(yù)充管和第二預(yù)充管的源端接地； 所述第一預(yù)充管、第二預(yù)充管和M7的柵極為時(shí)鐘信號(hào)端； 所述保持管、M4和M6的源端接工作電壓VDD。
2.如權(quán)利要求1所述的電流鏡求值動(dòng)態(tài)電路，其特征在于，所述輸入網(wǎng)絡(luò)的電源端直接連接工作電壓VDD。
全文摘要
本發(fā)明公開(kāi)了一種電流鏡求值動(dòng)態(tài)電路，包括輸入網(wǎng)絡(luò)、一級(jí)電流鏡子電路、二級(jí)電流鏡子電路，所述輸入網(wǎng)絡(luò)通過(guò)所述一級(jí)電流鏡子電路連接保持管，所述保持管的柵極直接連接二級(jí)電流鏡子電路，保持管的漏極通過(guò)連接反相器作為整個(gè)電路的輸出端；輸入網(wǎng)絡(luò)的電源端直接連接工作電壓VDD。本發(fā)明提高了求值速度；省去輸入級(jí)中的預(yù)充管可以增大輸入級(jí)的下拉電流，避免電流過(guò)小而影響電路的工作。
文檔編號(hào)G05F3/26GK102176186SQ201110066690
公開(kāi)日2011年9月7日 申請(qǐng)日期2011年3月18日 優(yōu)先權(quán)日2011年3月18日
發(fā)明者孟慶龍, 張鋼剛, 楊凱, 王源, 賈嵩 申請(qǐng)人:北京大學(xué)