電流源電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電流源電路。
【背景技術(shù)】
[0002]設(shè)計(jì)了一種電流源電路。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型旨在提供一種電流源電路。
[0004]電流源電路，包括第一電阻、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第一 PMOS管、第二 PMOS管和第三PMOS管:
[0005]所述第一電阻的一端接地，另一端接所述第一 NMOS管的源極；
[0006]所述第一 NMOS管的柵極接所述第二 NMOS管的柵極和漏極和所述第四NMOS管的源極，漏極接所述第三NMOS管的源極，源極接所述第一電阻的一端；
[0007]所述第二 NMOS管的柵極和漏極接在一起再接所述第四NMOS管的源極和所述第一NMOS管的柵極，源極接地；
[0008]所述第三NMOS管的柵極接所述第一 PMOS管的漏極和所述第四NMOS管的柵極和漏極，漏極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第三PMOS管的柵極，源極接所述第一 NMOS管的漏極；
[0009]所述第四NMOS管的柵極和漏極接在一起再接所述第一 PMOS管的漏極和所述第三NMOS管的柵極，源極接所述第二 NMOS管的柵極和漏極和所述第一 NMOS管的柵極；
[0010]所述第一 PMOS管的柵極接所述第二 PMOS管的柵極和漏極和所述第三PMOS管的柵極和所述第三NMOS管的漏極，漏極接所述第四NMOS管的柵極和漏極和所述第三NMOS管的柵極，源極接電源電壓VCC ；
[0011 ] 所述第二 PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的柵極和所述第三PMOS管的柵極和所述第三NMOS管的漏極，源極接電源電壓VCC ;
[0012]所述第三PMOS管的柵極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第三NMOS管的漏極，漏極作為電流輸出端10UT，源極接電源電壓VCC。
[0013]所述第一電阻兩端的電壓為所述第二 NMOS管的閾值電壓，所述第一電阻上的電流為所述第二 NMOS管的閾值電壓除以所述第一電阻的電阻值，該電流再通過所述第二PMOS管鏡像給所述第一 PMOS管和所述第三PMOS管，從所述第三PMOS管的漏極輸出電流1UT0
【附圖說明】
[0014]圖1為本實(shí)用新型的電流源電路的電路圖。
【具體實(shí)施方式】
[0015]以下結(jié)合附圖對本【實(shí)用新型內(nèi)容】進(jìn)一步說明。
[0016]電流源電路，如圖1所示，包括第一電阻101、第一 NMOS管102、第二 NMOS管103、第三NMOS 管 104、第四 NMOS 管 105、第一 PMOS 管 106、第二 PMOS 管 107 和第三 PMOS 管 108:
[0017]所述第一電阻101的一端接地，另一端接所述第一 NMOS管102的源極；
[0018]所述第一 NMOS管102的柵極接所述第二 NMOS管103的柵極和漏極和所述第四NMOS管105的源極，漏極接所述第三NMOS管104的源極，源極接所述第一電阻101的一端；
[0019]所述第二 NMOS管103的柵極和漏極接在一起再接所述第四NMOS管105的源極和所述第一 NMOS管102的柵極，源極接地；
[0020]所述第三NMOS管104的柵極接所述第一 PMOS管106的漏極和所述第四NMOS管105的柵極和漏極，漏極接所述第一 PMOS管106的柵極和所述第二 PMOS管107的柵極和漏極和所述第三PMOS管108的柵極，源極接所述第一 NMOS管102的漏極；
[0021]所述第四NMOS管105的柵極和漏極接在一起再接所述第一 PMOS管106的漏極和所述第三NMOS管104的柵極，源極接所述第二 NMOS管103的柵極和漏極和所述第一 NMOS管102的柵極；
[0022]所述第一 PMOS管106的柵極接所述第二 PMOS管107的柵極和漏極和所述第三PMOS管108的柵極和所述第三NMOS管104的漏極，漏極接所述第四NMOS管105的柵極和漏極和所述第三NMOS管104的柵極，源極接電源電壓VCC ;
[0023]所述第二 PMOS管107的柵極和漏極接在一起再接所述第一 PMOS管106的柵極和所述第三PMOS管108的柵極和所述第三NMOS管104的漏極，源極接電源電壓VCC ;
[0024]所述第三PMOS管108的柵極接所述第一 PMOS管106的柵極和所述第二 PMOS管107的柵極和漏極和所述第三NMOS管104的漏極，漏極作為電流輸出端10UT，源極接電源電壓VCC。
[0025]所述第一電阻101兩端的電壓為所述第二 NMOS管103的閾值電壓，所述第一電阻101上的電流為所述第二 NMOS管103的閾值電壓除以所述第一電阻101的電阻值，該電流再通過所述第二 PMOS管107鏡像給所述第一 PMOS管106和所述第三PMOS管108，從所述第三PMOS管108的漏極輸出電流1UT。
【主權(quán)項(xiàng)】
1.電流源電路，其特征在于:包括第一電阻、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第一 PMOS管、第二 PMOS管和第三PMOS管； 所述第一電阻的一端接地，另一端接所述第一 NMOS管的源極； 所述第一 NMOS管的柵極接所述第二 NMOS管的柵極和漏極和所述第四NMOS管的源極，漏極接所述第三NMOS管的源極，源極接所述第一電阻的一端； 所述第二 NMOS管的柵極和漏極接在一起再接所述第四NMOS管的源極和所述第一 NMOS管的柵極，源極接地； 所述第三NMOS管的柵極接所述第一 PMOS管的漏極和所述第四NMOS管的柵極和漏極，漏極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第三PMOS管的柵極，源極接所述第一 NMOS管的漏極； 所述第四NMOS管的柵極和漏極接在一起再接所述第一 PMOS管的漏極和所述第三NMOS管的柵極，源極接所述第二 NMOS管的柵極和漏極和所述第一 NMOS管的柵極； 所述第一 PMOS管的柵極接所述第二 PMOS管的柵極和漏極和所述第三PMOS管的柵極和所述第三NMOS管的漏極，漏極接所述第四NMOS管的柵極和漏極和所述第三NMOS管的柵極，源極接電源電壓VCC ； 所述第二 PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的柵極和所述第三PMOS管的柵極和所述第三NMOS管的漏極，源極接電源電壓VCC ; 所述第三PMOS管的柵極接所述第一 PMOS管的柵極和所述第二 PMOS管的柵極和漏極和所述第三NMOS管的漏極，漏極作為電流輸出端10UT，源極接電源電壓VCC。
【專利摘要】本實(shí)用新型公開了一種電流源電路。電流源電路包括第一電阻、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管和第三PMOS管。
【IPC分類】G05F1/56
【公開號】CN204808087
【申請?zhí)枴緾N201520489428
【發(fā)明人】齊盛
【申請人】杭州寬?？萍加邢薰?br>【公開日】2015年11月25日
【申請日】2015年7月3日