一種電流源電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電流源電路，尤其涉及到產(chǎn)生零溫度系數(shù)電流的電流源電路。
【背景技術(shù)】
[0002]為了減少溫度對輸出電流的影響，設(shè)計(jì)了產(chǎn)生零溫度系數(shù)電流的電流源電路。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型旨在提供一種產(chǎn)生零溫度系數(shù)電流的電流源電路。
[0004]一種電流源電路，包括第一運(yùn)算放大器、第一 NMOS管、第一電阻、第一 PMOS管、第二PMOS管、第二運(yùn)算放大器、第二 NMOS管、第二電阻、第三PMOS管和第四PMOS管:
[0005]所述第一運(yùn)算放大器的正輸入端接帶隙基準(zhǔn)電壓VREF，負(fù)輸入端接所述第一NMOS管的源極和所述第一電阻的一端，輸出端接所述第一 NMOS管的柵極；
[0006]所述第一 NMOS管的柵極接所述第一運(yùn)算放大器的輸出端，漏極接所述第一 PMOS管的柵極和漏極和所述第二 PMOS管的柵極，源極接所述第一運(yùn)算放大器的負(fù)輸入端和所述第一電阻的一端；
[0007]所述第一電阻的一端接所述第一運(yùn)算放大器的負(fù)輸入端和所述第一 NMOS管的源極，另一端接地；
[0008]所述第一 PMOS管的柵極和漏極接在一起再接所述第二 PMOS管的柵極和所述第一NMOS管的漏極，源極接電源電壓VCC ；
[0009]所述第二 PMOS管的柵極接所述第一 NMOS管的漏極和所述第一 PMOS管的柵極和漏極，漏極作為電流出端輸出電流112，源極接電源電壓VCC;
[0010]所述第二運(yùn)算放大器的正輸入端接帶隙基準(zhǔn)電壓VREF，負(fù)輸入端接所述第二NMOS管的源極和所述第二電阻的一端，輸出端接所述第二 NMOS管的柵極；
[0011]所述第二 NMOS管的柵極接所述第二運(yùn)算放大器的輸出端，漏極接所述第三PMOS管的柵極和漏極和所述第四PMOS管的柵極，源極接所述第一運(yùn)算放大器的負(fù)輸入端和所述第二電阻的一端；
[0012]所述第二電阻的一端接所述第二運(yùn)算放大器的負(fù)輸入端和所述第二 NMOS管的源極，另一端接地；
[0013]所述第三PMOS管的柵極和漏極接在一起再接所述第四PMOS管的柵極和所述第二NMOS管的漏極，源極接電源電壓VCC ；
[0014]所述第四PMOS管的柵極接所述第二 NMOS管的漏極和所述第三PMOS管的柵極和漏極，漏極作為電流出端輸出電流122，源極接電源電壓VCC。
[0015]所述第一運(yùn)算放大器和所述第一 NMOS管組成跟隨器電路，所述第一電阻上的電壓等于帶隙基準(zhǔn)電壓VREF，帶隙基準(zhǔn)電壓VREF是不隨溫度變化的基準(zhǔn)電壓，設(shè)置所述第一電阻為負(fù)溫度系數(shù)的多晶POLY電阻，在所述第一電阻上產(chǎn)生的電流就是正溫度系數(shù)的電流111，再通過所述第一 PMOS管鏡像給所述第二 PMOS管輸出電流112，可以通過調(diào)節(jié)所述第一 PMOS管和所述第二 PMOS管的寬長比比例進(jìn)行調(diào)節(jié)112 ;所述第二運(yùn)算放大器和所述第二 NMOS管組成跟隨器電路，所述第二電阻上的電壓等于帶隙基準(zhǔn)電壓VREF，帶隙基準(zhǔn)電壓VREF是不隨溫度變化的基準(zhǔn)電壓，設(shè)置所述第二電阻為正溫度系數(shù)的基區(qū)BASE電阻，在所述第二電阻上產(chǎn)生的電流就是負(fù)溫度系數(shù)的電流121，再通過所述第三PMOS管鏡像給所述第四PMOS管輸出電流122，可以通過調(diào)節(jié)所述第三PMOS管和所述第四PMOS管的寬長比比例進(jìn)行調(diào)節(jié)122 ;通過調(diào)節(jié)電流112和122的比例系數(shù)，最后112和122通過疊加得到零溫度系數(shù)的電流10UT。
【附圖說明】
[0016]圖1為本實(shí)用新型的一種電流源電路的電路圖。
【具體實(shí)施方式】
[0017]以下結(jié)合附圖對本【實(shí)用新型內(nèi)容】進(jìn)一步說明。
[0018]—種電流源電路，如圖1所不，包括第一運(yùn)算放大器101、第一 NMOS管102、第一電阻103、第一 PMOS管104、第二 PMOS管105、第二運(yùn)算放大器201、第二 NMOS管202、第二電阻203、第三PMOS管204和第四PMOS管205:
[0019]所述第一運(yùn)算放大器101的正輸入端接帶隙基準(zhǔn)電壓VREF，負(fù)輸入端接所述第一NMOS管102的源極和所述第一電阻103的一端，輸出端接所述第一 NMOS管102的柵極；
[0020]所述第一 NMOS管102的柵極接所述第一運(yùn)算放大器101的輸出端，漏極接所述第一 PMOS管104的柵極和漏極和所述第二 PMOS管105的柵極，源極接所述第一運(yùn)算放大器101的負(fù)輸入端和所述第一電阻103的一端；
[0021]所述第一電阻103的一端接所述第一運(yùn)算放大器101的負(fù)輸入端和所述第一NMOS管102的源極，另一端接地；
[0022]所述第一 PMOS管104的柵極和漏極接在一起再接所述第二 PMOS管105的柵極和所述第一 NMOS管102的漏極，源極接電源電壓VCC ；
[0023]所述第二 PMOS管105的柵極接所述第一 NMOS管102的漏極和所述第一 PMOS管104的柵極和漏極，漏極作為電流出端輸出電流112，源極接電源電壓VCC ;
[0024]所述第二運(yùn)算放大器201的正輸入端接帶隙基準(zhǔn)電壓VREF，負(fù)輸入端接所述第二NMOS管202的源極和所述第二電阻203的一端，輸出端接所述第二 NMOS管202的柵極；
[0025]所述第二 NMOS管202的柵極接所述第二運(yùn)算放大器201的輸出端，漏極接所述第三PMOS管204的柵極和漏極和所述第四PMOS管205的柵極，源極接所述第一運(yùn)算放大器201的負(fù)輸入端和所述第二電阻203的一端；
[0026]所述第二電阻203的一端接所述第二運(yùn)算放大器201的負(fù)輸入端和所述第二NMOS管202的源極，另一端接地；
[0027]所述第三PMOS管204的柵極和漏極接在一起再接所述第四PMOS管205的柵極和所述第二 NMOS管202的漏極，源極接電源電壓VCC ；
[0028]所述第四PMOS管205的柵極接所述第二 NMOS管202的漏極和所述第三PMOS管204的柵極和漏極，漏極作為電流出端輸出電流122，源極接電源電壓VCC。
[0029]所述第一運(yùn)算放大器101和所述第一 NMOS管102組成跟隨器電路，所述第一電阻103上的電壓等于帶隙基準(zhǔn)電壓VREF，帶隙基準(zhǔn)電壓VREF是不隨溫度變化的基準(zhǔn)電壓，設(shè)置所述第一電阻103為負(fù)溫度系數(shù)的多晶POLY電阻，在所述第一電阻103上產(chǎn)生的電流就是正溫度系數(shù)的電流111，再通過所述第一 PMOS管104鏡像給所述第二 PMOS管105輸出電流112，可以通過調(diào)節(jié)所述第一 PMOS管104和所述第二 PMOS管105的寬長比比例進(jìn)行調(diào)節(jié)I 12 ;所述第二運(yùn)算放大器201和所述第二 NMOS管202組成跟隨器電路，所述第二電阻203上的電壓等于帶隙基準(zhǔn)電壓VREF，帶隙基準(zhǔn)電壓VREF是不隨溫度變化的基準(zhǔn)電壓，設(shè)置所述第二電阻203為正溫度系數(shù)的基區(qū)BASE電阻，在所述第二電阻203上產(chǎn)生的電流就是負(fù)溫度系數(shù)的電流121，再通過所述第三PMOS管204鏡像給所述第四PMOS管205輸出電流122，可以通過調(diào)節(jié)所述第三PMOS管204和所述第四PMOS管205的寬長比比例進(jìn)行調(diào)節(jié)122 ;通過調(diào)節(jié)電流112和122的比例系數(shù)，最后112和122通過疊加得到零溫度系數(shù)的電流 1UT0
【主權(quán)項(xiàng)】
1.一種電流源電路，其特征在于:包括第一運(yùn)算放大器、第一 NMOS管、第一電阻、第一PMOS管、第二 PMOS管、第二運(yùn)算放大器、第二 NMOS管、第二電阻、第三PMOS管和第四PMOS管； 所述第一運(yùn)算放大器的正輸入端接帶隙基準(zhǔn)電壓VREF，負(fù)輸入端接所述第一 NMOS管的源極和所述第一電阻的一端，輸出端接所述第一 NMOS管的柵極； 所述第一 NMOS管的柵極接所述第一運(yùn)算放大器的輸出端，漏極接所述第一 PMOS管的柵極和漏極和所述第二 PMOS管的柵極，源極接所述第一運(yùn)算放大器的負(fù)輸入端和所述第一電阻的一端； 所述第一電阻的一端接所述第一運(yùn)算放大器的負(fù)輸入端和所述第一 NMOS管的源極，另一端接地； 所述第一 PMOS管的柵極和漏極接在一起再接所述第二 PMOS管的柵極和所述第一 NMOS管的漏極，源極接電源電壓VCC ; 所述第二 PMOS管的柵極接所述第一 NMOS管的漏極和所述第一 PMOS管的柵極和漏極，漏極作為電流出端輸出電流112，源極接電源電壓VCC ; 所述第二運(yùn)算放大器的正輸入端接帶隙基準(zhǔn)電壓VREF，負(fù)輸入端接所述第二 NMOS管的源極和所述第二電阻的一端，輸出端接所述第二 NMOS管的柵極； 所述第二 NMOS管的柵極接所述第二運(yùn)算放大器的輸出端，漏極接所述第三PMOS管的柵極和漏極和所述第四PMOS管的柵極，源極接所述第一運(yùn)算放大器的負(fù)輸入端和所述第二電阻的一端； 所述第二電阻的一端接所述第二運(yùn)算放大器的負(fù)輸入端和所述第二 NMOS管的源極，另一端接地； 所述第三PMOS管的柵極和漏極接在一起再接所述第四PMOS管的柵極和所述第二 NMOS管的漏極，源極接電源電壓VCC ; 所述第四PMOS管的柵極接所述第二 NMOS管的漏極和所述第三PMOS管的柵極和漏極，漏極作為電流出端輸出電流122，源極接電源電壓VCC。
【專利摘要】本實(shí)用新型公開了一種電流源電路。一種電流源電路包括第一運(yùn)算放大器、第一NMOS管、第一電阻、第一PMOS管、第二PMOS管、第二運(yùn)算放大器、第二NMOS管、第二電阻、第三PMOS管和第四PMOS管。利用本實(shí)用新型提供的電流源電路能夠輸出零溫度系數(shù)的電流。
【IPC分類】G05F3/28
【公開號(hào)】CN204719598
【申請?zhí)枴緾N201520420436
【發(fā)明人】沈?qū)O園
【申請人】杭州寬?？萍加邢薰?br>【公開日】2015年10月21日
【申請日】2015年6月15日