專利名稱：非均勻采樣電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種采樣電路，特別是涉及一種非均勻采樣電路。
背景技術(shù)：
從采樣時間間隔角度上可以將采樣分成均勻采樣和非均勻采樣兩種。均勻采樣的采樣時間間隔完全相等，而非均勻采樣的采樣時間間隔不是恒定的。實際應(yīng)用中廣泛采用均勻采樣。但對于采樣時段內(nèi)頻率隨時間變化很大的信號，如果采用均勻采樣，按照采樣定理，采樣頻率應(yīng)該至少是信號最高頻率的兩倍，在整個采樣時間段內(nèi)不論對信號的高頻段還是低頻段都以該頻率進行采樣。這樣會造成很大的數(shù)據(jù)冗余，給數(shù)據(jù)的存儲、處理和傳輸都帶來沉重的負(fù)擔(dān)。如果采用非均勻采樣，對信號的高頻段進行高頻采樣，低頻段進行低頻采樣，可以減少采樣后的數(shù)據(jù)量、提高信號的處理和傳輸速度。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種非均勻采樣電路，能產(chǎn)生非均勻采樣時鐘，控制模數(shù)轉(zhuǎn)換器對信號進行非均勻采樣，實現(xiàn)在高頻段對信號進行高頻采樣，在低頻段對信號進行低頻采樣，從而能減少采樣后的數(shù)據(jù)量、提高信號的處理和傳輸速度。為解決上述技術(shù)問題，本發(fā)明提供的非均勻采樣電路包括一非均勻采樣時鐘發(fā)生電路，用于接收待采樣信號并輸出采樣脈沖，所述采樣脈沖的采樣頻率和所述待采樣信號的信號變化率成線性關(guān)系。所述非均勻采樣時鐘發(fā)生電路至少包括微分電路、壓控振蕩電路。所述微分電路用于接收所述待采樣信號并對所述待采樣信號進行微分、并輸出一個和所述待采樣信號的信號變化率成線性關(guān)系的輸出信號。所述壓控振蕩電路用于接收所述微分電路的輸出信號、并在所述微分電路的輸出信號的控制下輸出所述采樣脈沖。進一步的改進是，所述非均勻采樣時鐘發(fā)生電路還包括一濾波電路，所述濾波電路的輸入端連接所述待采樣信號，所述濾波電路的輸出端連接至所述微分電路的輸入端， 所述濾波電路用于在所述待采樣信號輸入到所述微分電路之前將所述待采樣信號的噪聲濾除。進一步的改進是，所述非均勻采樣時鐘發(fā)生電路還包括一整流電路，所述整流電路用于在所述微分電路的輸出信號輸入到所述壓控振蕩電路之前對所述微分電路的輸出信號進行整流，使所述微分電路的輸出信號整流為正值，以滿足所述壓控振蕩電路對輸入電壓為正值的要求。進一步的改進是，所述非均勻采樣時鐘發(fā)生電路還包括一比例調(diào)整電路，所述比例調(diào)整電路連接于所述整流電路和所述壓控振蕩電路之間，所述比例調(diào)整電路用于在所述微分電路的輸出信號輸入到所述壓控振蕩電路之前對所述微分電路的輸出信號進行比例調(diào)整，使得比例調(diào)整后的輸入到所述壓控振蕩電路的所述微分電路的輸出信號的最大值不超過所述壓控振蕩電路對輸入電壓的最大值的要求，以及使得所述壓控振蕩電路輸出的所述采樣脈沖的最高采樣頻率高于所述待采樣信號的信號帶寬的一倍。
進一步的改進是，所述非均勻采樣時鐘發(fā)生電路還包括一電壓平移電路，所述電壓平移電路連接于所述比例調(diào)整電路和所述壓控振蕩電路之間，所述電壓平移電路用于在所述微分電路的輸出信號輸入到所述壓控振蕩電路之前將所述微分電路的輸出信號增加一個直流量、或者減少一個直流量，為所述非均勻采樣時鐘發(fā)生電路設(shè)置一個最低采樣頻率。進一步的改進是，非均勻采樣電路還包括一延遲電路和一模數(shù)轉(zhuǎn)換器；所述延遲電路的輸入端和所述微分電路的輸入端相連，所述延遲電路用于接收所述待采樣信號，并將所述待采樣信號進行延遲后輸出到所述模數(shù)轉(zhuǎn)換器一個輸入端；所述延遲電路的延遲時間等于所述微分電路輸入的所述待采樣信號和所述壓控振蕩電路輸出的所述采樣脈沖之間的延遲時間；所述模數(shù)轉(zhuǎn)換器的另一輸入端連接所述壓控振蕩電路的輸出端，所述模數(shù)轉(zhuǎn)換器在所述采樣脈沖的控制下對所述待采樣信號進行采樣并形成采樣信號，所述模數(shù)轉(zhuǎn)換器的輸出端輸出所述米樣信號。進一步的改進是，所述非均勻采樣電路還包括一基準(zhǔn)時鐘電路和一數(shù)據(jù)處理模塊。所述基準(zhǔn)時鐘電路輸出端連接至所述數(shù)據(jù)處理模塊的第一個輸入端并為所述數(shù)據(jù)處理模塊提供基準(zhǔn)時鐘；所述壓控振蕩電路的輸出端連接至所述數(shù)據(jù)處理模塊的第二個輸入端，所述模數(shù)轉(zhuǎn)換器的輸出端連接至所述數(shù)據(jù)處理模塊的第三個輸入端；所述數(shù)據(jù)處理模塊根據(jù)所述基準(zhǔn)時鐘和所述采樣脈沖計算采樣的時間間隔，并對所述采樣信號進行讀取、 儲存以及根據(jù)所述采樣脈沖的時間間隔和各采樣點的采樣值實現(xiàn)信號重建。進一步的改進是，所述數(shù)據(jù)處理模塊為微處理器(MPU)、微控制單元(MCU)、中央處理器(CPU)、現(xiàn)場可編程門陣列(FPGA)、數(shù)字信號處理器(DSP)或復(fù)雜可編程邏輯器件 (CPLD)。本發(fā)明非均勻采樣電路的非均勻采樣時鐘發(fā)生電路能根據(jù)待采樣信號的信號變化率不同而實時改變采樣脈沖的采樣頻率，從而能產(chǎn)生非均勻采樣時鐘，控制模數(shù)轉(zhuǎn)換器對待采樣信號進行非均勻采樣，實現(xiàn)在高頻段對待采樣信號進行高頻采樣，在低頻段對待采樣信號進行低頻采樣，從而能減少采樣后的數(shù)據(jù)量、提高信號的處理和傳輸速度。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明圖I是本發(fā)明實施例非均勻采樣電路的結(jié)構(gòu)圖；圖2是本發(fā)明實施例非均勻采樣電路的非均勻采樣波形圖；圖3是本發(fā)明實施例非均勻采樣電路的第一部分的電路圖；圖4是本發(fā)明實施例非均勻采樣電路的第二部分的電路圖；圖5是本發(fā)明實施例非均勻采樣電路的第三部分的電路圖。
具體實施例方式如圖I所示是本發(fā)明實施例非均勻采樣電路的結(jié)構(gòu)圖；圖3至圖5是本發(fā)明實施例非均勻采樣電路的第一至三部分的電路圖。本發(fā)明實施例非均勻采樣電路，包括濾波電路I、微分電路2、整流電路3、比例調(diào)整電路4、電壓平移電路5、壓控振蕩電路6、延遲電路7、A/D (模數(shù))轉(zhuǎn)換器8、基準(zhǔn)時鐘電路9和數(shù)據(jù)處理模塊10。其中所述濾波電路I、微分電路2、整流電路3、比例調(diào)整電路4、電壓平移電路5和壓控振蕩電路6組成一非均勻采樣時鐘發(fā)生電路，用于接收待采樣信號并輸出采樣脈沖， 所述采樣脈沖的采樣頻率和所述待采樣信號的信號變化率成比例。所述濾波電路I的輸入端連接所述待采樣信號，所述濾波電路I的輸出端連接至所述微分電路2的輸入端，所述濾波電路I用于濾除所述待采樣信號的噪聲。所述濾波電路I的電路結(jié)構(gòu)如圖3中的虛線框11所示,所述濾波電路I是由R4、R5、C3、C8、U10構(gòu)成， 其中UlO為運算放大器。因為微分電路2對噪聲比較敏感，設(shè)置濾波電路I可以使電路工作更加穩(wěn)定。所述微分電路2的輸出端連接至所述整流電路3的輸入端，所述微分電路2用于對所述待采樣信號進行微分。所述微分電路2的電路結(jié)構(gòu)如圖3中的虛線框12所示，所述微分電路2是由Rl、R2、R3、Cl、C2、C5、U7構(gòu)成，所述微分電路2的輸入電壓和輸出電壓的
關(guān)系近似為=Vout =KlI。其中，Kl是一個和電路結(jié)構(gòu)有關(guān)的常數(shù)?？梢?，輸出電壓的
dt
幅值和輸入信號的變化率成正比。所述整流電路3的輸出端連接至所述比例調(diào)整電路4的輸入端，所述整流電路3 將所述微分電路2的輸出整流為正值，以滿足所述壓控振蕩電路對輸入電壓必須為正值的要求。所述整流電路3的電路結(jié)構(gòu)如圖3中的虛線框13所示，所述整流電路3是由U6、U8 及其相關(guān)的電阻、電容和二極管構(gòu)成。由于后面的所述壓控振蕩電路6對輸入負(fù)電壓有限制，因此需要先通過所述整流電路3將所述微分電路2輸出的電壓整流為正輸出的電壓，以滿足所述壓控振蕩電路6的要求。所述比例調(diào)整電路4的輸出端連接至所述電壓平移電路5的輸入端，所述比例調(diào)整電路4的電路結(jié)構(gòu)如圖4中的虛線框14所示，所述比例調(diào)整電路4是由U9、Ull及相關(guān)阻容元件構(gòu)成，為一個兩級比例放大電路。所述比例調(diào)整電路4用于對所述整流電路3的輸出進行比例調(diào)整，所述比例調(diào)整電路4對所述整流電路3的輸出進行比例調(diào)整的比例的大小根據(jù)需要采樣的最高頻率和最低頻率以及所述壓控振蕩電路6對輸入信號大小的要求而定。最后需要將所述待采樣信號的信號變化率和相應(yīng)的所述采樣脈沖的采樣頻率的比例關(guān)系調(diào)整為合適的值；該合適的值滿足使得比例調(diào)整后的輸入到所述壓控振蕩電路6 的所述微分電路2的輸出信號的最大值不超過所述壓控振蕩電路6對輸入電壓的最大值的要求，以及使得所述壓控振蕩電路6輸出的所述采樣脈沖的最高采樣頻率高于所述待采樣信號的信號帶寬的一倍。所述電壓平移電路5的輸出端連接至所述壓控振蕩電路6的輸入端，所述電壓平移電路5用于將所述比例調(diào)整電路4的輸出值增加一個直流量、或者減少一個直流量，為所述非均勻采樣時鐘發(fā)生電路設(shè)置一個最低采樣頻率。所述電壓平移電路5的電路結(jié)構(gòu)如圖 4中的虛線框15所示，所述電壓平移電路5是由U12及相關(guān)阻容元件構(gòu)成。設(shè)置所述電壓平移電路5的目的是為了保證本發(fā)明實施例非均勻采樣電路系統(tǒng)有合適的最低采樣頻率。 在輸入信號為直流信號時，系統(tǒng)將以最低采樣頻率采樣。這部分電路可根據(jù)需要選用。所述壓控振蕩電路6的輸出端為所述非均勻采樣時鐘發(fā)生電路的輸出端，所述電壓平移電路5的輸出作為所述壓控振蕩電路6的控制電壓，所述壓控振蕩電路6的輸出端輸出所述采樣脈沖。所述壓控振蕩電路6的電路結(jié)構(gòu)如圖4中的虛線框16所示，所述壓控振蕩電路6是由Ul及相關(guān)阻容元件構(gòu)成，核心元件Ul為壓控振蕩器。壓控振蕩電路輸出振蕩脈沖，該振蕩脈沖作為采樣脈沖，采樣脈沖的采樣頻率和輸入控制電壓的幅值成線性關(guān)系。本發(fā)明實施例的所述非均勻采樣時鐘發(fā)生電路中的信號傳遞關(guān)系為設(shè)所述采樣
dx
信號為X (t)，經(jīng)所述微分電路2微分后的輸出信號為Kly ;經(jīng)所述整流電路3整流后的輸
at
出信號為Kl I — I;再經(jīng)比例調(diào)整電路4和電壓平移電路5后輸出信號為AO I 了 I +5，其中k atat
為比例調(diào)整電路4的比例系數(shù)，6為電壓平移電路5的偏移量；再經(jīng)壓控振蕩電路6后輸
dx
出采樣脈沖信號，采樣脈沖信號的采樣頻率為p-(kKl\ — \ +5)，其中P為壓控振蕩電路6
at
的比例系數(shù)。其中，通過調(diào)整k的大小能夠所述待采樣信號的信號變化率和相應(yīng)的所述采
dx
樣脈沖的采樣頻率的比例關(guān)系調(diào)整為合適的值；該合適的值即為1+5的最大值不
at
dx
超過所述壓控振蕩電路6允許的范圍，而且最高采樣頻率尸 (kKl I — I +Q高于所述待采樣
at
信號的信號帶寬的一倍。所述延遲電路7的輸入端和所述濾波電路I的輸出端連接，所述延遲電路7的輸出端連接到所述模數(shù)轉(zhuǎn)換器8 —個輸入端；所述延遲電路7的延遲時間等于所述濾波電路 I輸出的所述待采樣信號和所述壓控振蕩電路6輸出的所述采樣脈沖之間的延遲時間。所述延遲電路7的電路結(jié)構(gòu)如圖3中的虛線框17所示，所述延遲電路7是由U13、R6、R13、 R25、C11構(gòu)成。由圖I可以看出，由于硬件的延時，所述壓控振蕩電路6輸出的采樣脈沖相對于所述微分電路2檢測的待采樣信號變化有滯后，這樣會造成采樣脈沖相對于理想采樣位置的滯后，所以采用所述延遲電路7將待采樣信號延時輸出，以補償采樣脈沖的滯后。所述模數(shù)轉(zhuǎn)換器8的另一輸入端連接所述壓控振蕩電路6的輸出端，所述模數(shù)轉(zhuǎn)換器8在所述采樣脈沖的控制下對所述待采樣信號進行采樣并形成采樣信號，所述模數(shù)轉(zhuǎn)換器8的輸出端輸出所述米樣信號。如圖5所示，所述模數(shù)轉(zhuǎn)換器8由U24構(gòu)成，U24為集成A/D轉(zhuǎn)換器ADC0809。由所述壓控振蕩電路6產(chǎn)生的、采樣頻率和待采樣信號變化率成線性關(guān)系的采樣脈沖作為 ADC0809的采樣時鐘，對輸入信號進行采樣和A/D轉(zhuǎn)換。轉(zhuǎn)換結(jié)果送給微處理器AT89C51。 ADC0809的輸入信號為待采樣信號經(jīng)所述延時電路7后的輸出信號。因為待采樣信號經(jīng)過濾波、微分、整流、比例調(diào)整、電壓平移、壓控振蕩環(huán)節(jié)后，輸出的采樣脈沖相對于原來的信號位置有滯后，延時電路7將待采樣信號延遲后再進行采樣可以補償這個滯后。所述基準(zhǔn)時鐘電路9輸出端連接至所述數(shù)據(jù)處理模塊10的第一個輸入端并為所述數(shù)據(jù)處理模塊10提供基準(zhǔn)時鐘。所述壓控振蕩電路6的輸出端連接至所述數(shù)據(jù)處理模塊10的第二個輸入端，所述模數(shù)轉(zhuǎn)換器8的輸出端連接至所述數(shù)據(jù)處理模塊10的第三個輸入端。所述數(shù)據(jù)處理模塊 10根據(jù)所述基準(zhǔn)時鐘和所述采樣脈沖計算采樣的時間間隔，并對所述采樣信號進行讀取、 儲存和處理。所述數(shù)據(jù)處理模塊10為MPU、MCU、CPU、FPGA、DSP或CPLD。5/5頁如圖5所示，本發(fā)明實施例中所述數(shù)據(jù)處理模塊10采用U23，U23為微處理器 AT89C51。AT89C51讀取、存儲并處理A/D轉(zhuǎn)換的結(jié)果。同時，壓控振蕩電路輸出的振蕩脈沖也送給AT89C51。AT89C51根據(jù)系統(tǒng)時鐘確定振蕩脈沖的采樣時間。如圖2所示，是本發(fā)明實施例非均勻采樣電路的非均勻采樣波形圖。曲線①為待采樣信號的波形，曲線②為待采樣信號經(jīng)過濾波、微分、整流等處理后輸出的控制電壓波形，曲線③為在控制電壓的控制下產(chǎn)生的采樣脈沖的波形?？梢钥闯?，在待采樣信號波形比較平緩的AB段，采樣脈沖的采樣頻率為44Khz。在待采樣信號波形變化比較快的BC段，采樣頻率為60Khz。如果采樣頻率為單一的60Khz，則AB段的采樣點要多約50%。所以本發(fā)明實施例非均勻采樣電路的非均勻采樣時鐘發(fā)生電路能根據(jù)待采樣信號的信號變化率不同而實時改變采樣脈沖的采樣頻率，從而能產(chǎn)生非均勻采樣時鐘，控制模數(shù)轉(zhuǎn)換器對待采樣信號進行非均勻采樣，實現(xiàn)在高頻段對待采樣信號進行高頻采樣，在低頻段對待采樣信號進行低頻采樣，從而能減少采樣后的數(shù)據(jù)量、提高信號的處理和傳輸速度。以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
8
權(quán)利要求
1.一種非均勻采樣電路，其特征在于，包括一非均勻采樣時鐘發(fā)生電路，用于接收待采樣信號并輸出采樣脈沖，所述采樣脈沖的采樣頻率和所述待采樣信號的信號變化率成線性關(guān)系;所述非均勻采樣時鐘發(fā)生電路至少包括微分電路、壓控振蕩電路；所述微分電路用于接收所述待采樣信號并對所述待采樣信號進行微分、并輸出一個和所述待采樣信號的信號變化率成線性關(guān)系的輸出信號；所述壓控振蕩電路用于接收所述微分電路的輸出信號、并在所述微分電路的輸出信號的控制下輸出所述采樣脈沖。
2.如權(quán)利要求I所述的非均勻采樣電路，其特征在于所述非均勻采樣時鐘發(fā)生電路還包括一濾波電路，所述濾波電路的輸入端連接所述待采樣信號，所述濾波電路的輸出端連接至所述微分電路的輸入端，所述濾波電路用于在所述待采樣信號輸入到所述微分電路之前將所述待采樣信號的噪聲濾除。
3.如權(quán)利要求I所述的非均勻采樣電路，其特征在于所述非均勻采樣時鐘發(fā)生電路還包括一整流電路，所述整流電路用于在所述微分電路的輸出信號輸入到所述壓控振蕩電路之前對所述微分電路的輸出信號進行整流，使所述微分電路的輸出信號整流為正值，以滿足所述壓控振蕩電路對輸入電壓為正值的要求。
4.如權(quán)利要求I或3所述的非均勻采樣電路，其特征在于所述非均勻采樣時鐘發(fā)生電路還包括一比例調(diào)整電路，所述比例調(diào)整電路連接于所述整流電路和所述壓控振蕩電路之間，所述比例調(diào)整電路用于在所述微分電路的輸出信號輸入到所述壓控振蕩電路之前對所述微分電路的輸出信號進行比例調(diào)整，使得比例調(diào)整后的輸入到所述壓控振蕩電路的所述微分電路的輸出信號的最大值不超過所述壓控振蕩電路對輸入電壓的最大值的要求， 以及使得所述壓控振蕩電路輸出的所述采樣脈沖的最高采樣頻率高于所述待采樣信號的信號帶寬的一倍。
5.如權(quán)利要求4所述的非均勻采樣電路，其特征在于所述非均勻采樣時鐘發(fā)生電路還包括一電壓平移電路，所述電壓平移電路連接于所述比例調(diào)整電路和所述壓控振蕩電路之間，所述電壓平移電路用于在所述微分電路的輸出信號輸入到所述壓控振蕩電路之前將所述微分電路的輸出信號增加一個直流量、或者減少一個直流量，為所述非均勻采樣時鐘發(fā)生電路設(shè)置一個最低采樣頻率。
6.如權(quán)利要求I所述的非均勻采樣電路，其特征在于非均勻采樣電路還包括一延遲電路和一模數(shù)轉(zhuǎn)換器；所述延遲電路的輸入端和所述微分電路的輸入端相連，所述延遲電路用于接收所述待采樣信號，并將所述待采樣信號進行延遲后輸出到所述模數(shù)轉(zhuǎn)換器一個輸入端；所述延遲電路的延遲時間等于所述微分電路輸入的所述待采樣信號和所述壓控振蕩電路輸出的所述采樣脈沖之間的延遲時間；所述模數(shù)轉(zhuǎn)換器的另一輸入端連接所述壓控振蕩電路的輸出端，所述模數(shù)轉(zhuǎn)換器在所述采樣脈沖的控制下對所述待采樣信號進行采樣并形成采樣信號，所述模數(shù)轉(zhuǎn)換器的輸出端輸出所述采樣信號。
7.如權(quán)利要求6所述的非均勻采樣電路，其特征在于所述非均勻采樣時鐘發(fā)生電路還包括一濾波電路，所述濾波電路的輸入端連接所述待采樣信號，所述濾波電路的輸出端連接至所述微分電路的輸入端所述延遲電路的輸入端，所述濾波電路用于在所述待采樣信號輸入到所述微分電路之前將所述待采樣信號的噪聲濾除。
8.如權(quán)利要求6所述的非均勻采樣電路，其特征在于所述非均勻采樣電路還包括一基準(zhǔn)時鐘電路和一數(shù)據(jù)處理模塊；所述基準(zhǔn)時鐘電路輸出端連接至所述數(shù)據(jù)處理模塊的第一個輸入端并為所述數(shù)據(jù)處理模塊提供基準(zhǔn)時鐘；所述壓控振蕩電路的輸出端連接至所述數(shù)據(jù)處理模塊的第二個輸入端，所述模數(shù)轉(zhuǎn)換器的輸出端連接至所述數(shù)據(jù)處理模塊的第三個輸入端；所述數(shù)據(jù)處理模塊根據(jù)所述基準(zhǔn)時鐘和所述采樣脈沖計算采樣的時間間隔，并對所述采樣信號進行讀取、儲存以及根據(jù)所述采樣脈沖的時間間隔和各采樣點的采樣值實現(xiàn)信號重建。
9.如權(quán)利要求7所述的非均勻采樣電路，其特征在于所述數(shù)據(jù)處理模塊為微處理器、 微控制單元、中央處理器、現(xiàn)場可編程門陣列、數(shù)字信號處理器或復(fù)雜可編程邏輯器件。
全文摘要
本發(fā)明公開了一種非均勻采樣電路，包括由依次連接的濾波電路、微分電路、整流電路、比例調(diào)整電路、電壓平移電路、壓控振蕩電路組成的非均勻采樣時鐘發(fā)生電路。微分電路對濾波后的待采樣信號進行微分，輸出和待采樣信號的信號變化率成比例關(guān)系的電壓，該電壓經(jīng)過整流、比例調(diào)整和電壓平移后形成壓控振蕩電路的控制電壓，在壓控振蕩電路的輸出端輸出采樣頻率和待采樣信號的信號變化率成比例的采樣脈沖。本發(fā)明通過形成的采樣頻率非均勻采樣脈沖能夠?qū)Υ蓸有盘栠M行非均勻采樣，實現(xiàn)在高頻段對待采樣信號進行高頻采樣，在低頻段對待采樣信號進行低頻采樣，從而能減少采樣后的數(shù)據(jù)量、提高信號的處理和傳輸速度。
文檔編號G05B19/042GK102591238SQ201210050810
公開日2012年7月18日 申請日期2012年2月29日 優(yōu)先權(quán)日2012年2月29日
發(fā)明者劉道明, 孔之晟, 徐正蓺, 李丹, 李彥海, 童子磊, 馬皛源, 魏建明, 龔勇 申請人:上海中科高等研究院