數(shù)據(jù)采集系統(tǒng)的制作方法
【專(zhuān)利摘要】本實(shí)用新型數(shù)據(jù)采集系統(tǒng)，包括FPGA芯片以及分別與所述FPGA芯片耦合連接的外部時(shí)鐘模塊、下載配置電路及A/D轉(zhuǎn)換模塊。所述FPGA芯片采用所述A/D轉(zhuǎn)換模塊采用ADuC824。所述外部時(shí)鐘模塊采用時(shí)鐘芯片MPC92432。所述下載配置電路采用串行配置器件系列EPCS16。本實(shí)用新型數(shù)據(jù)采集系統(tǒng)實(shí)現(xiàn)了一種基于FPGA的高速數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)利用AD器件對(duì)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊進(jìn)行ADC的邏輯控制并實(shí)現(xiàn)數(shù)據(jù)緩存功能。
【專(zhuān)利說(shuō)明】數(shù)據(jù)采集系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種數(shù)據(jù)采集系統(tǒng)，尤其是指一種基于FPGA的數(shù)據(jù)采集系統(tǒng)。
【背景技術(shù)】
[0002]在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行業(yè)中，常常需要對(duì)各種數(shù)據(jù)進(jìn)行采集，如液位、溫度、壓力、頻率等信息的采集。在圖像處理、瞬態(tài)信號(hào)檢測(cè)、軟件無(wú)線(xiàn)電等一些領(lǐng)域，更是要求高速度、高精度、高實(shí)時(shí)性的數(shù)據(jù)采集技術(shù)。
[0003]數(shù)據(jù)采集系統(tǒng)的任務(wù)，就是將采集傳感器輸出的模擬信號(hào)進(jìn)行處理并轉(zhuǎn)換成計(jì)算機(jī)能識(shí)別的數(shù)字信號(hào)，由計(jì)算機(jī)進(jìn)行相應(yīng)的計(jì)算和處理來(lái)滿(mǎn)足不同的需要，得出所需的數(shù)據(jù)。數(shù)據(jù)采集系統(tǒng)性能的好壞，是由它的精度和速度來(lái)決定的。在保證精度的前提下，應(yīng)當(dāng)用盡可能高的采樣速度，這樣才能滿(mǎn)足實(shí)時(shí)采集、實(shí)時(shí)處理和實(shí)時(shí)控制對(duì)速度的要求。
[0004]在傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)中，A/D的控制和數(shù)據(jù)的轉(zhuǎn)存均是通過(guò)CPU或者M(jìn)CU來(lái)完成。在這種方式下，將A/D轉(zhuǎn)換的結(jié)果讀入，然后再轉(zhuǎn)存到片外的存儲(chǔ)器中這一過(guò)程至少需要4個(gè)機(jī)器周期。即使對(duì)于ARM芯核的單片機(jī)，使用33MHz的晶振，它的最高轉(zhuǎn)存數(shù)據(jù)速度也只達(dá)到8Mbyte/s。在高速數(shù)據(jù)采集系統(tǒng)中，這種方式一方面占用太多CPU資源，另外也遠(yuǎn)遠(yuǎn)不能滿(mǎn)足高速采集的速度要求。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的在于提供一種克服上述技術(shù)問(wèn)題的數(shù)據(jù)采集系統(tǒng)。
[0006]為解決上述技術(shù)問(wèn)題，本實(shí)用新型數(shù)據(jù)采集系統(tǒng)，包括FPGA芯片以及分別與所述FPGA芯片耦合連接的外部時(shí)鐘模塊、下載配置電路及A/D轉(zhuǎn)換模塊。
[0007]優(yōu)選的，所述FPGA芯片采用Stratix@ IIFPGA。
[0008]優(yōu)選的，所述A/D轉(zhuǎn)換模塊采用ADuC824。
[0009]優(yōu)選的，所述外部時(shí)鐘模塊采用時(shí)鐘芯片MPC92432。
[0010]優(yōu)選的，所述下載配置電路采用串行配置器件系列EPCS16。
[0011]本實(shí)用新型數(shù)據(jù)采集系統(tǒng)實(shí)現(xiàn)了一種基于FPGA的高速數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)利用AD器件對(duì)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊進(jìn)行ADC的邏輯控制并實(shí)現(xiàn)數(shù)據(jù)緩存功能。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0012]圖1為本實(shí)用新型數(shù)據(jù)采集系統(tǒng)框圖。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖對(duì)本實(shí)用新型數(shù)據(jù)采集系統(tǒng)作進(jìn)一步詳細(xì)說(shuō)明。
[0014]如圖1所示，本實(shí)用新型數(shù)據(jù)采集系統(tǒng)，包括FPGA芯片以及分別與FPGA芯片耦合連接的外部時(shí)鐘模塊、下載配置電路及A/D轉(zhuǎn)換模塊。FPGA芯片采用Stratix?IIFPGA。A/D轉(zhuǎn)換模塊采用ADuC824。外部時(shí)鐘模塊采用時(shí)鐘芯片MPC92432。下載配置電路采用串行配置器件系列EPCS16。
[0015]1、FPGA 芯片
[0016]采用Stratix?IIFPGA得到更高的性能和更好的信號(hào)完整性。無(wú)論是在單個(gè)器件中進(jìn)行ASIC原型開(kāi)發(fā)，還是面向批量生產(chǎn)，都能夠從使用StratixIIFPGA中獲益，包括高性能DSP模塊和片內(nèi)存儲(chǔ)器，高速I(mǎi)/O引腳和外部存儲(chǔ)器接口，低成本高密度邏輯移植途徑。StratixIIFPGA采用TSMC的90nm低k絕緣工藝技術(shù)生產(chǎn)，等價(jià)邏輯單元(LE)高達(dá)180K，嵌入式存儲(chǔ)器達(dá)到9Mbits。StratixII不但具有極高的性能和密度，還針對(duì)器件總功率進(jìn)行了優(yōu)化。Altera獨(dú)特的冗余技術(shù)大大提高了產(chǎn)量，降低了器件成本。
[0017]2、A/D轉(zhuǎn)換模塊
[0018]采用AD公司新推出的高性能單片ADUC824，它在內(nèi)部集成了高分辨率的A/D轉(zhuǎn)換器，是目前片內(nèi)資源最豐富的單片機(jī)之一。它將8051內(nèi)核、兩路24位+16位Σ-ΛΑ/D、12位D/A、FLASH、WDT、μ P監(jiān)控電路、溫度傳感器、SPI和I2C總線(xiàn)接口等豐富資源集成于一體，體積小、功耗低、非常適合用于各類(lèi)智能儀表、智能傳感器、變送器和便攜式儀器等領(lǐng)域。
[0019]ADUC824高分辨率、8k字節(jié)片內(nèi)Flash/EE程序存儲(chǔ)器、640字節(jié)片內(nèi)Flash/EE數(shù)據(jù)存儲(chǔ)器、256字節(jié)片內(nèi)RAM、具有32kHz外部晶振和片內(nèi)PLL、3個(gè)16位定時(shí)/計(jì)數(shù)器；內(nèi)含12個(gè)中斷源，2個(gè)優(yōu)先級(jí)、片內(nèi)溫度傳感器；12位電壓輸出DAC;雙激勵(lì)恒流源；時(shí)間間隔計(jì)數(shù)器；2線(xiàn)(I2C可兼容)和SPI串行I/O;看門(mén)狗定時(shí)監(jiān)視器(WDT);電源供電監(jiān)視器(PSM)
[0020]3、外部時(shí)鐘模塊
[0021]本實(shí)用新型采用時(shí)鐘芯片MPC92432，它是飛思卡爾公司生產(chǎn)的一個(gè)高性能的時(shí)鐘合成源，內(nèi)部PLL在低頻參考信號(hào)的基礎(chǔ)上產(chǎn)生高頻輸出信號(hào)。
[0022]飛思卡爾的MPC92432高頻合成器是個(gè)I2C可編程時(shí)鐘源，它可由單一的時(shí)鐘芯片產(chǎn)生21.25?1360MHz的時(shí)鐘頻率，從而賦予開(kāi)發(fā)商足夠的靈活性。在保持低功耗的情況下提供了成本經(jīng)濟(jì)的極限頻率性能。MPC92432的制造工藝為飛思卡爾的硅鍺碳(SiGe:C)工藝技術(shù)，以達(dá)到極佳的性?xún)r(jià)比和低功耗。
[0023]4、下載配置電路
[0024]選用ALTERA公司串行配置器件系列EPCS16。FPGA通過(guò)JTAG下載代碼到片子里運(yùn)行，代碼存放在RAM里，斷電后代碼即消失。因此，F(xiàn)PGA需要非易失性存儲(chǔ)器用來(lái)存放代碼，每次上電后把代碼從配置芯片讀至FPGA然后運(yùn)行。選用ALTERA公司串行配置器件系列配套的AS模式的配置存儲(chǔ)器EPCS16，成本比較低，并且很容易配置，是可編程邏輯工業(yè)領(lǐng)域中最低成本的配置器件。EPCS16擁有的包括在系統(tǒng)可編程(ISP)、flash存儲(chǔ)器訪(fǎng)問(wèn)接口、節(jié)省單板空間的小外形集成電路(SOIC)封裝等高級(jí)特征，使得串行配置器件成為CycloneII和CycloneFPGA系列產(chǎn)品在大容量及價(jià)格敏感的應(yīng)用環(huán)境下的完美補(bǔ)充。Altera的系列串行配置器件EPCS16也為StratixII系列器件提供了一種低成本、小型化的解決方案。
[0025]模擬信號(hào)先經(jīng)過(guò)由模數(shù)轉(zhuǎn)換器將模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)后送入FPGA，F(xiàn)PGA再將數(shù)據(jù)寫(xiě)入FIFO存儲(chǔ)芯片，F(xiàn)PGA對(duì)FIFO發(fā)出讀命令后，F(xiàn)PGA可以將數(shù)據(jù)從FIFO中讀取之后送到讀數(shù)接口，后續(xù)的MCU即可獲取所采集的數(shù)據(jù)。
[0026]本實(shí)用新型數(shù)據(jù)采集系統(tǒng)實(shí)現(xiàn)了一種基于FPGA的高速數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)利用AD器件對(duì)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊進(jìn)行ADC的邏輯控制并實(shí)現(xiàn)數(shù)據(jù)緩存功能。
[0027]以上已對(duì)本實(shí)用新型創(chuàng)造的較佳實(shí)施例進(jìn)行了具體說(shuō)明，但本實(shí)用新型并不限于實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本實(shí)用新型創(chuàng)造精神的前提下還可作出種種的等同的變型或替換，這些等同的變型或替換均包含在本申請(qǐng)的范圍內(nèi)。
【權(quán)利要求】
1.數(shù)據(jù)采集系統(tǒng)，其特征在于，包括FPGA芯片以及分別與所述FPGA芯片耦合連接的外部時(shí)鐘模塊、下載配置電路及A/D轉(zhuǎn)換模塊。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述FPGA芯片采用Stratix ?IIFPGA。
3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述A/D轉(zhuǎn)換模塊采用ADuC824。
4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述外部時(shí)鐘模塊采用時(shí)鐘芯片 MPC92432。
5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述下載配置電路采用串行配置器件系列EPCS16。
【文檔編號(hào)】G05B19/042GK203414760SQ201320384996
【公開(kāi)日】2014年1月29日 申請(qǐng)日期:2013年6月28日 優(yōu)先權(quán)日:2013年6月28日
【發(fā)明者】張麗萍 申請(qǐng)人:上海寬岱電訊科技發(fā)展有限公司