本發(fā)明涉及一種天線數(shù)字控制卡，用于對天線伺服系統(tǒng)的高精度控制，該控制卡同樣適用于高性能、高集成度天線伺服系統(tǒng)的控制。

背景技術(shù)：

天線伺服系統(tǒng)是遙測系統(tǒng)中重要的組成部分，其主要作用是當目標進入視線范圍內(nèi)時，使接收天線自動搜索并捕獲目標，以一定的跟蹤精度連續(xù)跟蹤目標，使目標始終處于主波束的中心線附近，從而以最大接收增益可靠地連續(xù)接收遙測信號。特別是當出現(xiàn)故障，目標偏離預定飛行軌道時，天線伺服系統(tǒng)能在較大空域范圍內(nèi)搜索捕獲目標并進行跟蹤，獲得重要的遙測數(shù)據(jù)以判斷故障。在遙測跟蹤設備中，數(shù)字伺服系統(tǒng)的優(yōu)越性已經(jīng)日益明顯。

現(xiàn)有的天線控制器分為模擬控制器和數(shù)字控制器兩大類。由于模擬控制器難于實現(xiàn)比較復雜的控制算法，難于滿足天線伺服系統(tǒng)高精度控制的需要，因此數(shù)字控制器是必然選擇。目前以Ti公司的DSP為控制核心的天線控制器比較普遍，這類方案雖然能夠?qū)崿F(xiàn)天線伺服系統(tǒng)的控制，但也存在以下缺點：(1)數(shù)據(jù)處理能力不夠，(2)外設接口不足，(3)兼容性差。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于：克服現(xiàn)有技術(shù)的不足，提供一種天線數(shù)字控制卡，該數(shù)字控制卡具備多種通信接口，數(shù)據(jù)處理能力強，使用方便，適用于高精度、高集成要求的天線伺服系統(tǒng)中。

本發(fā)明的上述目的主要是通過如下技術(shù)方案予以實現(xiàn)的：

一種天線數(shù)字控制卡，包括FPGA模塊、處理器模塊、CPCI模塊、串行通信模塊、A/D模塊、D/A模塊以及信號隔離模塊；

A/D模塊用于將外部輸入的模擬信號進行模數(shù)轉(zhuǎn)換，并通過FPGA模塊發(fā)送到處理器模塊進行處理；

串行通信模塊用于將外部輸入的串行差分信號進行信號轉(zhuǎn)換處理，并通過FPGA模塊進行解碼，再發(fā)送到處理器模塊進行處理；

信號隔離模塊用于將外部輸入的I/O信號進行電平轉(zhuǎn)換處理，并通過FPGA模塊發(fā)送到處理器模塊進行處理；

CPCI模塊用于將帶有CPCI插槽的上位機發(fā)出的控制指令通過FPGA模塊發(fā)送到處理器模塊進行處理；同時，處理器模塊輸出的天線狀態(tài)信息也通過FPGA模塊和CPCI模塊發(fā)送給所述帶有CPCI插槽的上位機；

處理器模塊用于接收和處理上位機發(fā)出的網(wǎng)絡控制指令，同時，處理器模塊也將FPGA模塊發(fā)過來的天線狀態(tài)信息通過網(wǎng)絡提供給上位機；

處理器模塊將送入其中的信號處理之后，生成驅(qū)動控制指令，通過FPGA模塊和D/A模塊輸出給驅(qū)動機構(gòu)，從而控制天線動作。

當天線處于跟蹤模式時，F(xiàn)PGA模塊接收來自于A/D模塊和信號隔離模塊的接收機模擬信號或者FPGA模塊接收來自串行通信模塊的接收機串行數(shù)字信號；

FPGA模塊將接收到的接收機模擬信號提供給處理器模塊進行處理；

FPGA模塊接收接收機串行數(shù)字信號時，F(xiàn)PGA模塊對接收機串行數(shù)字信號進行解碼后提供給處理器模塊進行處理。

當天線處于手動位置模式或者手動速度模式時，F(xiàn)PGA模塊接收來自于A/D模塊的推桿方位/俯仰模擬信號和來自于信號隔離模塊的推桿按鍵模擬信號，提供給處理器模塊進行處理。

當天線處于程控模式時，F(xiàn)PGA模塊接收來自于信號隔離模塊的時間信號并提供給處理器模塊進行處理。

天線的工作模式通過處理器模塊處理上位機發(fā)送的模式控制指令確定，上位機發(fā)送的模式控制指令通過網(wǎng)絡發(fā)送給處理器模塊或者通過CPCI模塊和FPGA模塊提供給處理器模塊；所述天線的工作模式包括跟蹤模式、程控模式、手動位置模式和手動速度模式。

所述A/D模塊包括A/D轉(zhuǎn)換芯片和數(shù)據(jù)緩沖芯片，A/D模塊至少包括14路轉(zhuǎn)換通道，其中12路用于轉(zhuǎn)換接收機AGC、方位角誤差和俯仰角誤差信號，2路用于轉(zhuǎn)換推桿方位模擬信號和推桿俯仰模擬信號。

所述串行通信模塊包括至少8路發(fā)送/接收通道，其中4路用于接收來自接收機的串行數(shù)字信號，所述串行數(shù)字信號包括鎖定信號、AGC信號、方位角誤差和俯仰角誤差信號；4路用于接收/發(fā)送來自于驅(qū)動機構(gòu)的串行通信信號。

所述處理器模塊包括處理器芯片、存儲芯片、網(wǎng)絡接口和USB接口，處理器芯片采用型號為CH563的芯片。

本發(fā)明的有益效果是：

(1)較傳統(tǒng)的以運算放大器為核心的模擬控制器而言，本發(fā)明具有數(shù)字控制器的優(yōu)點：調(diào)試靈活、方便、體積小、重量輕、便于實現(xiàn)復雜的控制算法。較現(xiàn)有的定點DSP為核心的數(shù)字控制器而言，本數(shù)字控制卡的數(shù)據(jù)處理能力顯著提高，能夠滿足復雜控制算法的實時性要求。

(2)本發(fā)明能夠兼容多種外部接口，包括：CPCI接口、網(wǎng)絡接口、USB接口、串行通信接口，滿足了系統(tǒng)對于外設接口眾多的需求，使得系統(tǒng)的集成度進一步提高。

(3)該發(fā)明實現(xiàn)了系統(tǒng)的數(shù)字化、模塊化、集成化，并且實現(xiàn)了外設可重構(gòu)，可以在不改變電路設計的基礎上滿足系統(tǒng)不同外設的需求，實現(xiàn)了對天線伺服系統(tǒng)的高精度控制。

附圖說明

圖1為本發(fā)明的組成框圖；

具體實施方式

如圖1所示本發(fā)明提出的一種天線數(shù)字控制卡包括FPGA模塊、處理器模塊、CPCI模塊、串行通信模塊、A/D模塊、D/A模塊以及信號隔離模塊。

A/D模塊用于將外部輸入的模擬信號進行模數(shù)轉(zhuǎn)換，并通過FPGA模塊發(fā)送到處理器模塊進行處理。A/D模塊包括兩片A/D轉(zhuǎn)換芯片AD7891和兩片電平轉(zhuǎn)換接口芯片SN74ALVC164245，AD7891是一款8通道、12位模擬數(shù)字轉(zhuǎn)換芯片，A/D模塊中一片SN74ALVC164245芯片和一片AD7891芯片為一組實現(xiàn)將8個通道模擬信號分別轉(zhuǎn)換為數(shù)字信號，兩組芯片可以將16個通道模擬信號轉(zhuǎn)換為數(shù)字信號。AD7891芯片內(nèi)置一個多路復用器、一個片內(nèi)采樣保持放大器、一個12位高速ADC、一個+2.5V基準電壓源和一個高速接口，采用+5V電源供電。SN74ALVC164245是一種16位電平轉(zhuǎn)換接口芯片，芯片的使能管腳和方向選擇管腳可以實現(xiàn)雙向電平轉(zhuǎn)換，能夠完成3.3V電壓和5V電壓之間互相轉(zhuǎn)換。FPGA模塊通過SN74ALVC164245芯片控制AD7891芯片8個通道之間的切換，AD7891芯片轉(zhuǎn)換完成的12位數(shù)字量信息通過SN74ALVC164245芯片發(fā)送到FPGA模塊進行處理。

串行通信模塊用于將外部輸入的串行差分信號進行信號轉(zhuǎn)換處理，并通過FPGA模塊進行解碼，再發(fā)送到處理器模塊進行處理。串行通信模塊包括多片MAX3490芯片，MAX3490芯片由一路RS-485/RS-422接收器和一路RS-485/RS-422驅(qū)動器組成，支持全雙工通信工作方式，芯片內(nèi)部的接收器將外部差分信號轉(zhuǎn)換為+3.3V電平串行信號發(fā)送至FPGA模塊，芯片內(nèi)部的驅(qū)動器將FPGA模塊輸出的+3.3V電平串行信號轉(zhuǎn)換為差分信號輸出至外部設備，實現(xiàn)了天線數(shù)字控制卡與驅(qū)動機構(gòu)及其它設備的通信。

信號隔離模塊用于將外部輸入的I/O信號進行電平轉(zhuǎn)換處理，并通過FPGA模塊發(fā)送到處理器模塊進行處理，信號隔離模塊包括多片TLP281-4芯片。

CPCI模塊用于將帶有CPCI插槽的上位機發(fā)出的控制指令通過FPGA模塊發(fā)送到處理器模塊進行處理；同時，處理器模塊輸出的天線狀態(tài)信息也通過FPGA模塊和CPCI模塊發(fā)送給所述帶有CPCI插槽的上位機。CPCI模塊包括PCI橋接芯片PLX9054、配置芯片F(xiàn)M93CS56、晶振和CPCI接插件，PLX9054內(nèi)部提供完整的PCI總線接口邏輯，兼容PCI2.1和PCI2.2規(guī)范，在PCI接口電路設計時將PLX9054的PCI信號總線與上位機PCI插槽信號對應即可。CPCI模塊作為FPGA模塊和上位機之間的橋接，進行數(shù)據(jù)格式轉(zhuǎn)換，實現(xiàn)了天線數(shù)字控制卡的即插即用。

處理器模塊用于接收和處理上位機發(fā)出的網(wǎng)絡控制指令，同時，處理器模塊也將FPGA模塊發(fā)過來的天線狀態(tài)信息通過網(wǎng)絡提供給上位機。處理器模塊包括處理器芯片、存儲芯片、網(wǎng)絡接口和USB接口，處理器芯片采用型號為CH563的芯片。CH563是一款類似ARM9的32位RISC精簡指令集CPU，指令集兼容ARMv5TE，支持16位Thumb指令和增強DSP指令，默認系統(tǒng)主頻為100MHz，最高可達130MHz。CH563芯片內(nèi)置MAC和基于DSP的10/100Base-TX快速Ethernet收發(fā)器(PHY)，支持10/100Mbps雙絞線網(wǎng)絡通訊，兼容IEEE 802.3、802.3u和FDDI-TP-PMD，實現(xiàn)與外部網(wǎng)絡通信。CH563芯片內(nèi)置高速USB收發(fā)器(PHY)和USB控制器，支持USB2.0，兼容EHCI，支持主/從模式，支持高速/全速/低速傳輸，實現(xiàn)與外部USB通信。處理器模塊可通過網(wǎng)絡接口與上位機通信，也可通過PCI總線與上位機通信，處理器模塊還支持USB接口，大大提高了天線數(shù)字控制卡的兼容性。

當天線處于跟蹤模式時，F(xiàn)PGA模塊接收來自于A/D模塊和信號隔離模塊的接收機模擬信號或者FPGA模塊接收來自串行通信模塊的接收機串行數(shù)字信號。FPGA模塊將接收到的接收機模擬信號提供給處理器模塊進行處理，所述的接收機模擬信號包括AGC模擬信號、方位角誤差模擬信號、俯仰角誤差模擬信號和鎖定模擬信號，在A/D模塊中將AGC模擬信號、方位角誤差模擬信號、俯仰角誤差模擬信號轉(zhuǎn)換為12位數(shù)字信號送入FPGA模塊，在信號隔離模塊中將鎖定信號轉(zhuǎn)換為+3.3V邏輯電平信號送入FPGA模塊。FPGA模塊接收接收機串行數(shù)字信號時，F(xiàn)PGA模塊對接收機串行數(shù)字信號進行解碼后提供給處理器模塊進行處理，在FPGA模塊中解碼的接收機串行數(shù)字信號包括AGC數(shù)字信號、方位角誤差數(shù)字信號、俯仰角誤差數(shù)字信號和鎖定數(shù)字信號。在該模式下處理器模塊還通過FPGA模塊和串行通信模塊讀取天線實時狀態(tài)信息，根據(jù)接收機數(shù)字信息和天線實時狀態(tài)信息進行處理，天線實時狀態(tài)信息包括方位實時角、俯仰實時角。

當天線處于手動位置模式或者手動速度模式時，F(xiàn)PGA模塊接收來自于A/D模塊的推桿方位/俯仰模擬信號和來自于信號隔離模塊的推桿按鍵模擬信號，提供給處理器模塊進行處理。在該模式下處理器模塊還通過FPGA模塊和串行通信模塊讀取天線實時狀態(tài)信息，根據(jù)推桿信息和天線實時狀態(tài)信息進行處理，天線實時狀態(tài)信息包括方位實時角、俯仰實時角。

當天線處于程控模式時，F(xiàn)PGA模塊接收來自于信號隔離模塊的時間信號并提供給處理器模塊進行處理。在該模式下處理器模塊還通過FPGA模塊和串行通信模塊讀取天線實時狀態(tài)信息，根據(jù)時間信息和天線實時狀態(tài)信息進行處理，天線實時狀態(tài)信息包括方位實時角、俯仰實時角。

天線的工作模式通過處理器模塊處理上位機發(fā)送的模式控制指令確定，上位機發(fā)送的模式控制指令通過網(wǎng)絡發(fā)送給處理器模塊或者通過CPCI模塊和FPGA模塊提供給處理器模塊；所述天線的工作模式包括跟蹤模式、程控模式、手動位置模式和手動速度模式。

處理器模塊將送入其中的信號處理之后，生成驅(qū)動控制指令，通過FPGA模塊和D/A模塊輸出給驅(qū)動機構(gòu)，從而控制天線動作。D/A模塊包括電平轉(zhuǎn)換接口芯片SN74ALVC164245、D/A轉(zhuǎn)換芯片DAC8412和基準電源芯片AD688，DAC8412是由ADI公司推出的4路、12位數(shù)模轉(zhuǎn)換器，電源電壓是±15V，參考電壓±10V,功耗小于330mW，AD688為DAC8412提供電壓基準，它是一款精密基準電壓源，輸出電壓±10.000V。D/A模塊在FPGA模塊控制下能夠?qū)陕?2位數(shù)字信號分別轉(zhuǎn)換為模擬信號輸出。

所述A/D模塊包括A/D轉(zhuǎn)換芯片和數(shù)據(jù)緩沖芯片，A/D模塊至少包括14路轉(zhuǎn)換通道，其中12路用于轉(zhuǎn)換接收機AGC、方位角誤差和俯仰角誤差信號，2路用于轉(zhuǎn)換推桿方位模擬信號和推桿俯仰模擬信號。

所述串行通信模塊包括至少8路發(fā)送/接收通道，其中4路用于接收來自接收機的串行數(shù)字信號，所述串行數(shù)字信號包括鎖定信號、AGC信號、方位角誤差和俯仰角誤差信號；4路用于接收/發(fā)送來自于驅(qū)動機構(gòu)的串行通信信號。

所述FPGA模塊包括FPGA芯片、FPGA配置芯片及晶振，F(xiàn)PGA芯片采用Xilinx公司VirtexII系列的XC2V1000-4BG575I芯片。

依據(jù)本發(fā)明實現(xiàn)的數(shù)字控制卡連接上位機、驅(qū)動機構(gòu)和天線座組成了天線伺服控制系統(tǒng)，經(jīng)過系統(tǒng)測試在閉環(huán)周期為10ms時通過復雜控制算法實現(xiàn)了對天線的高精度控制。本發(fā)明作為天線伺服系統(tǒng)的數(shù)字控制裝置，提供了足夠的硬件資源和豐富的外部接口，應用者可以根據(jù)其特殊的應用領域通過編程來靈活方便地實現(xiàn)其功能。

本發(fā)明說明書中未作詳細描述的內(nèi)容屬于本領域?qū)I(yè)技術(shù)人員的公知技術(shù)。