本實(shí)用新型屬于集成電路技術(shù)領(lǐng)域，具體涉及到一種基于CPCI總線的8通道的IIC擴(kuò)展板。

背景技術(shù)：

隨著微電子、通信技術(shù)的發(fā)展，主流測量控制系統(tǒng)已形成以計(jì)算機(jī)測控系統(tǒng)和嵌入式測控系統(tǒng)為主。主流的測量控制系統(tǒng)中，我們經(jīng)常要用到CPCI總線。CPCI總線有一些優(yōu)點(diǎn)：總線空間與處理器空間隔離；可擴(kuò)展性較好；具有動(dòng)態(tài)配置機(jī)制即插即用；總線帶寬較寬；具有共享總線機(jī)制；具有中斷機(jī)制。CPCI總線已被廣泛使用，CPCI總線已形成一種標(biāo)準(zhǔn)，人們廣泛使用CPCI總線擴(kuò)展一些功能板卡。

IIC擴(kuò)展板出現(xiàn)的較早，已被人們廣泛使用于測量，控制，數(shù)據(jù)傳輸中。目前，基于IIC擴(kuò)展板的外設(shè)較多，然而，將IIC擴(kuò)展板的外設(shè)連接到主控設(shè)備時(shí)，常常會(huì)出現(xiàn)主控設(shè)備的串口通道不足，無法連接到主控設(shè)備的問題。

這些外設(shè)要連接到主控設(shè)備常用的做法是：首先，添加主控器模塊,擴(kuò)充串口通道；其次，兩個(gè)主控器之間通過連接線互連起來。這種做法有一些不足：電路比較復(fù)雜，增加了模塊及連線；成本增加；維護(hù)費(fèi)力費(fèi)時(shí)，電路連線較多，不利于查找問題；系統(tǒng)功耗增加。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問題在于克服上述通信外設(shè)的不足,提供一種設(shè)計(jì)合理、結(jié)構(gòu)簡單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強(qiáng)、具有高速數(shù)據(jù)傳輸能力的基于CPCI總線的8通道的IIC擴(kuò)展板。

解決上述技術(shù)問題采用的技術(shù)方案是：具有：對裝置進(jìn)行控制的FPGA電路；PCI電路；該電路的輸入端接FPGA電路的輸出端；串行接口驅(qū)動(dòng)電路，該電路的輸出端接FPGA電路的輸入端。

本實(shí)用新型的FPGA電路為：集成電路U1的137腳～139腳、141腳～146腳、149腳～152腳、160腳～165腳、169腳～171腳、173腳～176腳、179腳～182腳、187腳～189腳、191腳～193腳、195腳、197腳、198腳、207腳、70腳～67腳、64腳、63腳、61腳～57腳、48腳～43腳、41腳～39腳、36腳～30腳、15腳～13腳、11腳、10腳、8腳、6腳～1腳、56腳接串行接口驅(qū)動(dòng)電路，集成電路U1的105腳、117腳、107腳、108腳、110腳、112腳～116腳、106腳、118腳、120腳、127腳、128腳、133腳、104腳、103腳、86腳～89腳、92腳、94腳～96腳、80腳～82腳、101腳、99腳、97腳、77腳～74腳接PCI電路，集成電路U1的23腳接晶振Y1的4腳，集成電路U1的121腳、26腳、123腳、21腳、22腳、125腳、126腳、20腳、17腳、18腳、16腳、19腳依次接連接器J1的2腳～13腳，集成電路U1的190腳、178腳、79腳、66腳、53腳、157腳、51腳、155腳接1.2V電源，集成電路U1的7腳、29腳、42腳、166腳、172腳、183腳、194腳、202腳、109腳、122腳、136腳、148腳、62腳、71腳、83腳、91腳、98腳接3V電源，集成電路U1的100腳、111腳、9腳、25腳、156腳、154腳、158腳、52腳、50腳、54腳接地，晶振Y1的1腳接3V電源、3腳接地，連接器J1的1腳接地；集成電路U1的型號(hào)為EP2C20Q240C6，晶振Y1的型號(hào)為JHY50M。

本實(shí)用新型的串行接口驅(qū)動(dòng)電路為：集成電路U3的9腳和19腳接連接器J3的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的137腳～139腳和141腳～146腳，連接器J3的3腳接地，集成電路U4的9腳和19腳接連接器J4的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的149腳～152腳和160腳～165腳，連接器J4的3腳接地，集成電路U5的9腳和19腳接連接器J5的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的169腳～171腳、173腳～176腳、179腳～182腳，連接器J5的3腳接地，集成電路U6的9腳和19腳接連接器J6的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的187腳～189腳、191腳～193腳、195腳、197腳、198腳、207腳，連接器J6的3腳接地，集成電路U7的9腳和19腳接連接器J7的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的70腳～67腳、64腳、63腳、61腳～58腳，連接器J7的3腳接地，集成電路U8的9腳和19腳接連接器J8的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的57腳、48腳～43腳和41腳～39腳，連接器J8的3腳接地，集成電路U9的9腳和19腳接連接器J9的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的36腳～30腳和15腳～13腳，連接器J9的3腳接地，集成電路U10的9腳和19腳接連接器J10的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的11腳、10腳、8腳、6腳～1腳、56腳，連接器J10的3腳接地；集成電路U3～集成電路U10的型號(hào)為CH453D。

本實(shí)用新型的PCI電路為：集成電路U2的131腳～117腳、114腳、86腳、87腳、94腳～92腳、142腳、157腳～155腳、144腳、160腳、139腳、90腳、148腳、145腳、136腳、53腳、137腳、138腳依次接集成電路U1的105腳、117腳、107腳、108腳、110腳、112腳～116腳、106腳、118腳、120腳、127腳、128腳、133腳、104腳、103腳、86腳～89腳、92腳、94腳～96腳、80腳～82腳、101腳、99腳、97腳、77腳～74腳，集成電路U2的51腳～46腳、43腳、42腳、40腳～36腳、34腳～31腳、15腳～8腳、5腳～2腳、175腳～172腳、41腳、30腳、16腳、6腳、17腳、18腳、21腳、23腳、22腳、24腳、29腳、7腳、168腳、167腳、26腳、25腳、52腳、171腳、172腳、169腳、170腳依次接連接器J2的57腳～5腳，集成電路U2的1腳、20腳、28腳、35腳、45腳、62腳、70腳、89腳、99腳、109腳、116腳、133腳、141腳、147腳、162腳接3V電源，集成電路U2的19腳、27腳、44腳、61腳、69腳、88腳、108腳、115腳、132腳、140腳、176腳、161腳接地，連接器J2的4腳～1腳接地；集成電路U2的型號(hào)為PCI9054。

由于本實(shí)用新型采用了FPGA電路、PCI電路、串行接口驅(qū)動(dòng)電路，F(xiàn)PGA電路啟動(dòng)PCI局部總線的控制邏輯和8通道串行接口驅(qū)動(dòng)的控制邏輯并接收外部傳來的數(shù)據(jù)，串行接口驅(qū)動(dòng)電路將數(shù)據(jù)輸出，本裝置設(shè)計(jì)合理、結(jié)構(gòu)簡單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強(qiáng)、具有高速數(shù)據(jù)傳輸能力，可推廣應(yīng)用到通信電路外設(shè)與主控制設(shè)備連接設(shè)備領(lǐng)域。

附圖說明

圖1是本實(shí)用新型的電氣原理方框圖。

圖2是圖1中FPGA電路的電子線路原理圖。

圖3是圖1中串行接口驅(qū)動(dòng)電路的電子電路原理圖。

圖4是圖1中PCI電路的電子線路原理圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對本實(shí)用新型做進(jìn)一步詳細(xì)說明，但本實(shí)用新型不限于這些實(shí)施例。

實(shí)施例1

在圖1中，本實(shí)用新型基于CPCI總線的8通道的IIC擴(kuò)展板由FPGA電路、PCI電路、串行接口驅(qū)動(dòng)電路連接構(gòu)成，PCI電路的輸入端接FPGA電路的輸出端，串行接口驅(qū)動(dòng)電路的輸出端接FPGA電路的輸入端。

在圖2中，本實(shí)施例的FPGA電路由集成電路U1、晶振Y1、連接器J1連接構(gòu)成，集成電路U1的型號(hào)為EP2C20Q240C6，晶振Y1的型號(hào)為JHY50M。集成電路U1的137腳～139腳、141腳～146腳、149腳～152腳、160腳～165腳、169腳～171腳、173腳～176腳、179腳～182腳、187腳～189腳、191腳～193腳、195腳、197腳、198腳、207腳、70腳～67腳、64腳、63腳、61腳～57腳、48腳～43腳、41腳～39腳、36腳～30腳、15腳～13腳、11腳、10腳、8腳、6腳～1腳、56腳接串行接口驅(qū)動(dòng)電路，集成電路U1的105腳、117腳、107腳、108腳、110腳、112腳～116腳、106腳、118腳、120腳、127腳、128腳、133腳、104腳、103腳、86腳～89腳、92腳、94腳～96腳、80腳～82腳、101腳、99腳、97腳、77腳～74腳接PCI電路，集成電路U1的23腳接晶振Y1的4腳，集成電路U1的121腳、26腳、123腳、21腳、22腳、125腳、126腳、20腳、17腳、18腳、16腳、19腳依次接連接器J1的2腳～13腳，集成電路U1的190腳、178腳、79腳、66腳、53腳、157腳、51腳、155腳接1.2V電源，集成電路U1的7腳、29腳、42腳、166腳、172腳、183腳、194腳、202腳、109腳、122腳、136腳、148腳、62腳、71腳、83腳、91腳、98腳接3V電源，集成電路U1的100腳、111腳、9腳、25腳、156腳、154腳、158腳、52腳、50腳、54腳接地，晶振Y1的1腳接3V電源、3腳接地，連接器J1的1腳接地。

在圖3中，本實(shí)施例的串行接口驅(qū)動(dòng)電路由集成電路U3～集成電路U10、連接器J3～連接器J10連接構(gòu)成，集成電路U3～集成電路U10的型號(hào)為CH453D。集成電路U3的9腳和19腳接連接器J3的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的137腳～139腳和141腳～146腳，連接器J3的3腳接地，集成電路U4的9腳和19腳接連接器J4的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的149腳～152腳和160腳～165腳，連接器J4的3腳接地，集成電路U5的9腳和19腳接連接器J5的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的169腳～171腳、173腳～176腳、179腳～182腳，連接器J5的3腳接地，集成電路U6的9腳和19腳接連接器J6的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的187腳～189腳、191腳～193腳、195腳、197腳、198腳、207腳，連接器J6的3腳接地，集成電路U7的9腳和19腳接連接器J7的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的70腳～67腳、64腳、63腳、61腳～58腳，連接器J7的3腳接地，集成電路U8的9腳和19腳接連接器J8的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的57腳、48腳～43腳和41腳～39腳，連接器J8的3腳接地，集成電路U9的9腳和19腳接連接器J9的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的36腳～30腳和15腳～13腳，連接器J9的3腳接地，集成電路U10的9腳和19腳接連接器J10的1腳和2腳、25腳接5V電源、11腳接地、5腳～1腳和28腳～23腳依次接集成電路U1的11腳、10腳、8腳、6腳～1腳、56腳，連接器J10的3腳接地。

在圖4中，本實(shí)施例的PCI電路由集成電路U2、連接器J2連接構(gòu)成，集成電路U2的型號(hào)為PCI9054。集成電路U2的131腳～117腳、114腳、86腳、87腳、94腳～92腳、142腳、157腳～155腳、144腳、160腳、139腳、90腳、148腳、145腳、136腳、53腳、137腳、138腳依次接集成電路U1的105腳、117腳、107腳、108腳、110腳、112腳～116腳、106腳、118腳、120腳、127腳、128腳、133腳、104腳、103腳、86腳～89腳、92腳、94腳～96腳、80腳～82腳、101腳、99腳、97腳、77腳～74腳，集成電路U2的51腳～46腳、43腳、42腳、40腳～36腳、34腳～31腳、15腳～8腳、5腳～2腳、175腳～172腳、41腳、30腳、16腳、6腳、17腳、18腳、21腳、23腳、22腳、24腳、29腳、7腳、168腳、167腳、26腳、25腳、52腳、171腳、172腳、169腳、170腳依次接連接器J2的57腳～5腳，集成電路U2的1腳、20腳、28腳、35腳、45腳、62腳、70腳、89腳、99腳、109腳、116腳、133腳、141腳、147腳、162腳接3V電源，集成電路U2的19腳、27腳、44腳、61腳、69腳、88腳、108腳、115腳、132腳、140腳、176腳、161腳接地，連接器J2的4腳～1腳接地。

本實(shí)用新型的工作原理如下：

系統(tǒng)上電，首先，集成電路U1開始初始化工作，完成FPGA的硬件配置工作：包括PCI局部總線的控制邏輯，8通道串行接口驅(qū)動(dòng)的控制邏輯。此后，電路進(jìn)入正常工作狀態(tài)。

首先，集成電路U1等待接收從外部傳來的數(shù)據(jù)。集成電路U1啟動(dòng)8通道串行接口驅(qū)動(dòng)的控制邏輯。數(shù)據(jù)信號(hào)從連接器J3的2腳輸出，輸入到集成電路U8的10腳,經(jīng)過集成電路U3的處理，數(shù)據(jù)信號(hào)從集成電路U3的1腳～5腳、23腳、24腳、26腳～28腳輸出，輸入到集成電路U1；或數(shù)據(jù)信號(hào)從連接器J4的2腳輸出，輸入到集成電路U4的10腳,經(jīng)過集成電路U4的處理，數(shù)據(jù)信號(hào)從集成電路U4的1腳～5腳、23腳、24腳、26腳～28腳輸出，輸入到集成電路U1；或數(shù)據(jù)信號(hào)從連接器J5的2腳輸出，輸入到集成電路U5的10腳,經(jīng)過集成電路U5的處理，數(shù)據(jù)信號(hào)從集成電路U5的1腳～5腳、23腳、24腳、26腳～28腳輸出，輸入到集成電路U1；或數(shù)據(jù)信號(hào)從連接器J6的2腳輸出，輸入到集成電路U6的10腳,經(jīng)過集成電路U6的處理，數(shù)據(jù)信號(hào)從集成電路U6的1腳～5腳、23腳、24腳、26腳～28腳輸出，輸入到集成電路U1；或數(shù)據(jù)信號(hào)從連接器J7的2腳輸出，輸入到集成電路U7的10腳,經(jīng)過集成電路U7的處理，數(shù)據(jù)信號(hào)從集成電路U7的1腳～5腳、23腳、24腳、26腳～28腳輸出，輸入到集成電路U1；或數(shù)據(jù)信號(hào)從連接器J8的2腳輸出，輸入到集成電路U8的10腳,經(jīng)過集成電路U8的處理，數(shù)據(jù)信號(hào)從集成電路U8的1腳～5腳、23腳、24腳、26腳～28腳輸出，輸入到集成電路U1；或數(shù)據(jù)信號(hào)從連接器J9的2腳輸出，輸入到集成電路U9的10腳,經(jīng)過集成電路U9的處理，數(shù)據(jù)信號(hào)從集成電路U9的1腳～5腳、23腳、24腳、26腳～28腳輸出，輸入到集成電路U1；或數(shù)據(jù)信號(hào)從連接器J10的2腳輸出，輸入到集成電路U10的10腳,經(jīng)過集成電路U10的處理，數(shù)據(jù)信號(hào)從集成電路U10的1腳～5腳、23腳、24腳、26腳～28腳輸出，輸入到集成電路U1。

其次，集成電路U2啟動(dòng)PCI局部總線的控制邏輯，將接收的數(shù)據(jù)發(fā)送出去。數(shù)據(jù)信號(hào)從集成電路U1的105腳～108腳、110腳、112腳～118腳、120腳、127腳、128腳、133腳輸出，輸入到集成電路U2，經(jīng)過集成電路U2總線變換處理，數(shù)據(jù)輸出到連接器J2的26腳～57腳，從連接器J2輸出數(shù)據(jù)。