本申請涉及信號處理領(lǐng)域，尤其涉及一種FPGA延時裝置及方法。

背景技術(shù)：

在量子通信、光纖傳感、衛(wèi)星定位、激光測距等領(lǐng)域中，測量時間間隔與延時都具有普遍的應用。當測量得到的多個信號之間的時間間隔與用戶所需的時間間隔不同時，可以通過延時調(diào)整信號之間的時間間隔，使調(diào)整后的時間間隔符合用戶所需的時間間隔，之后再測量調(diào)整后的多個信號之間的時間間隔(即指定時間間隔)，以便于對調(diào)整后的多個信號進行監(jiān)控。例如，用戶期望信號接收端先接收第二信號之后再接收第一信號，且接收第二信號的時刻和接收第一信號的時刻具有一定時間間隔(即所需時間間隔)，但實際上，由于信號傳輸?shù)葐栴}，可能導致信號接收端先接收到第一信號再接收到第二信號(即兩個信號的相位位置發(fā)生改變)，或者，接收第二信號的時刻和接收第一信號的時刻的時間間隔不符合所需時間間隔，這時便需要對第一信號進行調(diào)整，例如對于兩個信號的相對位置發(fā)生改變的情況，可以使第一信號延后或提前一定時間，以使兩個信號的相對位置和時間間隔均符合用戶所需。

現(xiàn)有技術(shù)提供了一種通過增加傳輸信號的電纜線長度來進行延時的方法。根據(jù)大致延時時間選用不同長度的電纜線，使不同信號在傳輸過程中的傳輸時間不同，從而使多個信號之間存在一定的時間間隔。雖然信號在單位長度電纜線上的傳輸時間是固定值，但用戶在實現(xiàn)延時時，只能在現(xiàn)有的電纜線中，選擇一根長度較為接近所需長度的電纜線，而沒有辦法根據(jù)不同的延時要求選取不同長度的電纜線，這樣就導致選擇的電纜線的長度與所需電纜長度之間存在誤差，當使用選擇的電纜線進行延時，會使得延時時間與用戶所需的延時時間不相同，也就導致延時時間的精度較低；當延時時間較長時，需要使用較長的電纜線，增加了信號在傳輸過程中受到的干擾，使得信號質(zhì)量下降，信號的波動性加強，使得信號的上升沿位置發(fā)生抖動，由于需要依據(jù)信號的上升沿的位置來測量時間間隔，則信號的上升沿的位置改變后，測量得到的時間間隔的精度降低。

為了解決延時時間精度較低的問題，現(xiàn)有技術(shù)還提供了一種利用高精度延時芯片來延時的方法。將高精度延時芯片接入每個信號的信號發(fā)送端和信號接收端之間，通過配置高精度延時芯片來進行延時。這樣雖然能夠提高延時時間的精度，但額外增加了多個高精度延時芯片，使得在增加硬件復雜度的同時增加了成本。

技術(shù)實現(xiàn)要素：

本申請?zhí)峁┮环NFPGA延時裝置及方法，能夠在保持較低成本和較低硬件復雜度的同時，提高延時時間的精度和測量的時間間隔的精度。

為達到上述目的，本申請采用如下技術(shù)方案：

第一方面，本申請?zhí)峁┮环NFPGA延時裝置，所述FPGA延時裝置包括延時調(diào)整模塊和測量模塊，其中，

所述延時調(diào)整模塊用于根據(jù)延時時間延后或提前第一信號；

所述測量模塊與所述延時調(diào)整模塊連接，所述測量模塊用于確定指定時間間隔，所述指定時間間隔為經(jīng)所述延時調(diào)整模塊調(diào)整后的第一信號所在時刻，與第二信號中對應于調(diào)整后的第一信號的周期的起始時刻之間的時間間隔，第二信號為周期信號。

第二方面，本申請?zhí)峁┮环NFPGA延時方法，所述FPGA延時方法包括：

根據(jù)延時時間延后或提前第一信號；

確定指定時間間隔，所述指定時間間隔為調(diào)整后的第一信號所在時刻，與第二信號中對應于調(diào)整后的第一信號的周期的起始時刻之間的時間間隔，第二信號為周期信號。

本申請?zhí)峁┮环NFPGA(Field－Programmable Gate Array，現(xiàn)場可編輯門陣列)延時裝置及方法，可以在FPGA內(nèi)控制多個信號的延時時間，并測量延時后的信號之間的指定時間間隔，由于FPGA控制延時時間的精度較高，且不會對信號產(chǎn)生干擾，信號質(zhì)量不會發(fā)生改變，這樣在進行指定時間間隔測量時就能夠得到準確的測量值，與使用電纜線相比，提高了延時時間的精度，且提高了測量的時間間隔的精度；由于通過一個FPGA延時調(diào)整模塊，能夠控制所有信號的延時，因此，在現(xiàn)有裝置中可以只增加一個延時調(diào)整模塊，與高精度延時芯片相比，降低了硬件復雜度，同時降低了成本。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其它的附圖。

圖1為本發(fā)明實施例提供的一種FPGA延時裝置的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的另一種FPGA延時裝置的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例提供的一種FPGA延時裝置的原理示意圖；

圖4為本發(fā)明實施例提供的另一種FPGA延時裝置的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實施例提供的另一種FPGA延時裝置的原理示意圖；

圖6為本發(fā)明實施例提供的另一種FPGA延時裝置的原理示意圖；

圖7為本發(fā)明實施例提供的另一種FPGA延時裝置的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實施例提供的一種FPGA延時方法的流程圖；

圖9為本發(fā)明實施例提供的另一種FPGA延時方法的流程圖；

圖10為本發(fā)明實施例提供的另一種FPGA延時方法的流程圖；

圖11為本發(fā)明實施例提供的另一種FPGA延時方法的流程圖；

圖12為本發(fā)明實施例提供的另一種FPGA延時方法的流程圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明實施例提供一種FPGA延時裝置10，如圖1所示，該FPGA延時裝置10包括延時調(diào)整模塊11和測量模塊12，其中，

延時調(diào)整模塊11用于根據(jù)延時時間延后或提前第一信號。

測量模塊12與延時調(diào)整模塊11連接，測量模塊12用于確定指定時間間隔。

其中，指定時間間隔為調(diào)整后第一信號所在時刻，與第二信號中對應于調(diào)整后第一信號的周期的起始時刻之間的時間間隔，第二信號為周期信號。

需要說明的是，調(diào)整后第一信號所在時刻相比于第一信號所在時刻，可能延后或提前，延后或提前對應的延時時間可能不同。例如，在一段時間中，存在時刻1、2、3、4、5、6、7、8、9，在時刻1、時刻5和時刻9分別存在第二信號S₁、S₂和S₃。若在時刻6，存在第一信號P₁，此時第一信號和第二信號之間的時間間隔為1，用戶需要第一信號和第二信號之間的時間間隔為3，若延后第一信號，則調(diào)整后第一信號所在時刻為8，延時時間為2；若提前第一信號，則調(diào)整后第一信號所在時刻為4，延時時間為2，延后或提前對應的延時時間相同。若在時刻7，存在第一信號P₁，此時第一信號和第二信號之間的時間間隔為2，用戶需要第一信號和第二信號之間的時間間隔為3，若延后第一信號，則調(diào)整后第一信號所在時刻為8，延時時間為1；若提前第一信號，則調(diào)整后第一信號所在時刻為4，延時時間為3，延后或提前對應的延時時間不同。

在延時調(diào)整模塊延后或提前第一信號后，再由測量模塊確定指定時間間隔，獲取到指定時間間隔后，將指定時間間隔上傳至終端，以便于對調(diào)整后的信號進行監(jiān)控。

本申請?zhí)峁┮环NFPGA延時裝置，可以在FPGA內(nèi)控制多個信號的延時時間，并測量延時后的信號之間的指定時間間隔，由于FPGA控制延時時間的精度較高，且不會對信號產(chǎn)生干擾，信號質(zhì)量不會發(fā)生改變，這樣在進行指定時間間隔測量時就能夠得到準確的測量值，與使用電纜線相比，提高了延時時間的精度，且提高了測量的時間間隔的精度；由于通過一個FPGA延時調(diào)整模塊，能夠控制所有信號的延時，因此，在現(xiàn)有裝置中可以只增加一個延時調(diào)整模塊，與高精度延時芯片相比，降低了硬件復雜度，同時降低了成本。

為了使調(diào)整后第一信號所在時刻與第二信號之間的時間間隔符合用戶的所需時間間隔，在本發(fā)明實施例的一個實現(xiàn)方式中，需要根據(jù)初始時間間隔與所需時間間隔確定延時時間，因此，在如圖1所示的實現(xiàn)方式的基礎上，還可以實現(xiàn)如圖2所示的實現(xiàn)方式。其中，該FPGA延時裝置還包括：

獲取模塊13，用于獲取第二信號的時間周期、調(diào)整前第一信號所在時刻與第二信號中對應于調(diào)整前第一信號的周期的起始時刻之間的初始時間間隔。

例如，如圖3所示，第二信號為周期信號，周期為T，在時刻S₁、S₂和S₃均存在第二信號，在時刻P₁存在第一信號，即P₁為調(diào)整前第一信號所在時刻，第二信號中對應于調(diào)整前第一信號的周期的起始時刻為S₂，初始時間間隔為S₂與P₁之間的時間間隔，即T₂。

計算模塊14，計算模塊14與獲取模塊13連接，計算模塊14還與延時調(diào)整模塊11連接，計算模塊14用于根據(jù)所需時間間隔、所述第二信號的時間周期及所述初始時間間隔計算延時時間。

需要說明的是，當所需時間間隔大于初始時間間隔時，延時時間可以為所需時間間隔與初始時間間隔的差值的絕對值；或者，延時時間也可以為所需時間間隔與初始時間間隔的差值的絕對值加上至少一個第二信號的周期；或者，延時時間也可以為至少一個第二信號的周期與上述絕對值的差值。

當所需時間間隔小于初始時間間隔時，延時時間可以為所需時間間隔與初始時間間隔的差值的絕對值作為延時時間，將第一信號提前延時時間；或者，延時時間也可以為所需時間間隔與初始時間間隔的差值的絕對值加上至少一個第二信號的周期；或者，延時時間也可以為至少一個第二信號的周期與上述絕對值的差值。

在根據(jù)初始時間間隔與所需時間間隔確定延時時間時，由于第二信號為周期信號，因此在所需時間間隔與獲取模塊所獲取的初始時間間隔的差值的絕對值的基礎上增加第二信號的周期，或者將第二信號的周期減去所需時間間隔與獲取模塊所獲取的初始時間間隔的差值的絕對值，運算得到的值均能夠作為延時時間，這樣就存在多個延時時間的值，可以根據(jù)用戶需求或?qū)嶋H需要選擇上述計算延時時間的方法中的一種來計算延時時間。

為了便于終端對調(diào)整后的信號進行監(jiān)控，在本發(fā)明實施例的一個實現(xiàn)方式中，需要測量調(diào)整后第一信號所在時刻與第二信號中對應于調(diào)整后第一信號的周期的起始時刻之間的指定時間間隔，因此，在如圖2所示的實現(xiàn)方式的基礎上，還可以實現(xiàn)如圖4所示的實現(xiàn)方式。其中，測量模塊12包括：

第一判斷模塊121，第一判斷模塊121與延時調(diào)整模塊11連接，第一判斷模塊121用于判斷第一信號延后延時時間或提前延時時間。

第一計算模塊123，第一計算模塊123與第一判斷模塊121連接，第一計算模塊122用于在第一信號延后延時時間時，計算延時時間與初始時間間隔的加和；第一計算模塊122還用于在第一信號提前延時時間時，計算第一時間間隔與延時時間的差值。其中，第一時間間隔為調(diào)整前第一信號所在時刻與第二信號中對應于調(diào)整后第一信號的周期的起始時刻之間的時間間隔。

第二判斷模塊123，第二判斷模塊123與第一計算模塊122連接，第二判斷模塊123用于判斷加和是否大于第二信號的時間周期；第二判斷模塊123還用于判斷差值是否大于第二信號的時間周期。

第二計算模塊124，第二計算模塊124與第二判斷模塊123連接，第二計算模塊124用于在加和大于第二信號的時間周期時，將加和減去至少一個時間周期，得到小于時間周期的第一結(jié)果；第二計算模塊124還用于在差值大于第二信號的時間周期時，將差值減去至少一個時間周期，得到小于時間周期的第二結(jié)果。

指定模塊125，指定模塊125與第二判斷模塊123連接，指定模塊125還與第二計算模塊124連接，指定模塊125用于在加和大于第二信號的時間周期時，指定第一結(jié)果為指定時間間隔；指定模塊125還用于在加和小于第二信號的時間周期時，指定加和為指定時間間隔；指定模塊125還用于在差值大于第二信號的時間周期時，指定第二結(jié)果為指定時間間隔；指定模塊125還用于在差值小于第二信號的時間周期時，指定差值為指定時間間隔。

例如，如圖3所示，第二信號為周期為T的周期信號，每個第二信號所在的時刻分別為S₁、S₂和S₃，第一信號所在的時刻為P₁，初始時間間隔為T₂，T₂+T＝T₁，調(diào)整后第一信號所在時刻為P₁'當?shù)谝恍盘栄雍蠡蛱崆皶r，指定時間間隔的計算方法如下所示：

A、第一信號延后△t₁，△t₁<T且△t₁+T₂<T

延時時間與初始時間間隔的加和為△t₁+T₂，因為△t₁+T₂<T，所以指定時間間隔為△t₁+T₂。

B、第一信號延后△t₂，△t₂<T且△t₂+T₂>T

延時時間與初始時間間隔的加和為△t₂+T₂，因為△t₂+T₂>T，所以指定時間間隔為△t₂+T₂-T。

C、第一信號提前△t₃，△t₃<T且△t₃<T₂

由于P₁'與P₁處于第二信號的同一個周期中，因此，第一時間間隔為T₂，由于T₂-△t₃<T，所以指定時間間隔為T₂-△t₃。

D、第一信號提前△t₄，△t₄<T且△t₄>T₂

由于P₁'所處的時間周期與P₁所處的第二信號的周期相鄰，因此，第一時間間隔為T₁-△t₄，由于T₁-△t₄<T，所以指定時間間隔為T₁-△t₄。

如圖5所示，P₁”與P₁之間的時間間隔小于T，且P₁”與P₁'之間的時間間隔為n個T，n為正整數(shù)。

E、第一信號延后△t₅，△t₅>T

延時時間與初始時間間隔的加和為△t₅+T₂，因為△t₅+T₂>T，所以指定時間間隔為△T₁，△T₁的計算方法可以采用上述A或B所采用的計算方法，在此不做贅述。

F、第一信號提前△t₆，△t₆>T

指定時間間隔為△T₂，△T₂的計算方法可以采用上述C或D所采用的計算方法，在此不做贅述。

本申請將指定時間間隔的計算方法按照延后或提前，以及延時時間與第二信號的周期之間的大小關(guān)系進行分類，不同類別的計算方法不同，使得測量模塊計算指定時間間隔時，能夠?qū)⑺姓{(diào)整后第一信號可能所在的時刻的情況，完全按照認為指定計算方法進行計算，提高了計算指定時間間隔的準確度。

為了使第一信號與第二信號所在時刻的時間間隔為所需時間間隔，在本發(fā)明實施例的一個實現(xiàn)方式中，需要調(diào)整第一信號。其中，第二信號的一個時間周期中對應存在至少兩個第一信號，延時調(diào)整模塊11將至少兩個第一信號作為整體延后或提前延時時間。

例如，如圖6所示，第二信號所在時刻分別為S₁、S₂和S₃，在S₂和S₃之間的時間間隔中，在時刻P₁和時刻P₂分別存在一個第一信號，將兩個第一信號作為整體，同時延后△t₇或同時提前△t₈，調(diào)整后兩個第一信號所在時刻之間的時間間隔不變。

此時，將兩個第一信號中的一個第一信號所在時刻為標準，對應計算延時時間和指定時間間隔。當兩個第一信號整體延后時，指定時間間隔的計算方法可以采用上述A、B或E所采用的計算方法；當兩個第一信號整體提前時，指定時間間隔的計算方法與可以采用上述C、D或F所采用的計算方法。

在本申請中，使用一個延時調(diào)整模塊將至少兩個第一信號作為整體延后或提前延時時間，由于在FPGA內(nèi)設置延時調(diào)整模塊，F(xiàn)PGA控制延時時間的精度較高，且不會對信號產(chǎn)生干擾，信號質(zhì)量不會發(fā)生改變，這樣在進行指定時間間隔測量時就能夠得到準確的測量值，這樣就提高了延時時間的精度，且提高了測量的時間間隔的精度；由于通過一個延時調(diào)整模塊，能夠控制所有信號的延時，因此，在現(xiàn)有裝置中可以只增加一個延時調(diào)整模塊，降低了硬件復雜度，同時降低了成本。

為了計算時間間隔，在本發(fā)明實施例的一個實現(xiàn)方式中，需要為每個信號設置時間標簽，因此，在如圖2所示的實現(xiàn)方式的基礎上，還可以實現(xiàn)如圖7所示的實現(xiàn)方式。其中，F(xiàn)PGA延時裝置10還包括：

時間標簽創(chuàng)建模塊15與測量模塊12連接，時間標簽創(chuàng)建模塊15用于標記調(diào)整前第一信號和第二信號所在的時刻。

需要說明的是，時間標簽創(chuàng)建模塊15中包含由加法器構(gòu)造的進位鏈，第一信號和第二信號在經(jīng)過時間標簽創(chuàng)建模塊15后，由模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號，實現(xiàn)時間信息的數(shù)字轉(zhuǎn)換。時間標簽創(chuàng)建模塊15標記第一信號和第二信號的上升沿所在的時刻，且以時間周期創(chuàng)建時間標簽，該時間周期大于第一信號所在時刻與第二信號中對應于第一信號的周期的起始時刻之間的時間間隔。在一個時間周期結(jié)束后，繼續(xù)從該時間周期的起始計時，為信號所在時刻創(chuàng)建時間標簽。例如，以0、1、2、3、4、5、6、7、8、9作為一個時間周期創(chuàng)建時間標簽，在第一個時間周期中，第二信號所在時刻的時間標簽為1、5、9，第一個時間周期結(jié)束，繼續(xù)從第二個時間周期的起始計時，在第二個時間周期中，第二信號所在時刻的時間標簽為3、7。

本申請使用時間標簽創(chuàng)建模塊，標記第一信號和第二信號所在的時刻，第一信號和第二信號由模擬信號轉(zhuǎn)變?yōu)橛蓵r間信息表征的數(shù)字信號，再由FPGA控制第一信號進行延時。這樣對信號的延時功能的實現(xiàn)是在時間信息的數(shù)字轉(zhuǎn)換之后，F(xiàn)PGA控制延時對信號的時間數(shù)字轉(zhuǎn)換功能沒有任何影響，這樣對整個時間數(shù)字轉(zhuǎn)換系統(tǒng)的性能就沒有任何影響。此外，在經(jīng)過時間標簽創(chuàng)建模塊之后，也就是在模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號之后，才能夠進一步進行第一信號和第二信號的處理。

本申請?zhí)峁┮环NFPGA延時方法，如圖8所示，該FPGA延時方法包括：

步驟201、根據(jù)延時時間延后或提前第一信號。

步驟202、確定指定時間間隔。

其中，指定時間間隔為調(diào)整后第一信號所在時刻，與第二信號中對應于調(diào)整后第一信號的周期的起始時刻之間的時間間隔，第二信號為周期信號。

在本申請的一個實現(xiàn)方式中，在如圖8所示的實現(xiàn)方式的基礎上，還可以實現(xiàn)為如圖9所示的實現(xiàn)方式。其中，在執(zhí)行步驟101根據(jù)延時時間延后或提前第一信號之前，還可以執(zhí)行步驟：

步驟203、獲取第二信號的時間周期、調(diào)整前第一信號所在時刻與第二信號中對應于調(diào)整前第一信號的周期的起始時刻之間的初始時間間隔。

步驟204、根據(jù)所需時間間隔、第二信號的時間周期及初始時間間隔計算延時時間。

在本申請的一個實現(xiàn)方式中，在如圖9所示的實現(xiàn)方式的基礎上，還可以實現(xiàn)為如圖10所示的實現(xiàn)方式。其中，步驟202確定指定時間間隔，還可以具體實現(xiàn)為步驟2021至步驟2025：

步驟2021、判斷第一信號延后延時時間或提前延時時間。

步驟2022、在第一信號延后延時時間時，計算延時時間與初始時間間隔的加和；或者，在第一信號提前延時時間時，計算第一時間間隔與延時時間的差值。

其中，第一時間間隔為調(diào)整前第一信號所在時刻與第二信號中，對應于調(diào)整后第一信號的周期的起始時刻之間的時間間隔。

步驟2023、判斷加和是否大于第二信號的時間周期；或者，判斷差值是否大于第二信號的時間周期。

步驟2024、在加和大于第二信號的時間周期時，將加和減去至少一個時間周期，得到小于時間周期的第一結(jié)果；或者，在差值大于第二信號的時間周期時，將差值減去至少一個時間周期，得到小于時間周期的第二結(jié)果。

步驟2025、在加和大于第二信號的時間周期時，指定第一結(jié)果為指定時間間隔；或者，在加和小于第二信號的時間周期時，指定加和為指定時間間隔；或者，在差值大于第二信號的時間周期時，指定第二結(jié)果為指定時間間隔；或者，在差值小于第二信號的時間周期時，指定差值為指定時間間隔。

在本申請的一個實現(xiàn)方式中，在如圖8所示的實現(xiàn)方式的基礎上，還可以實現(xiàn)為如圖11所示的實現(xiàn)方式，該FPGA延時方法包括：

步驟205、第二信號的一個時間周期中對應存在至少兩個第一信號，將至少兩個第一信號作為整體延后或提前延時時間。

在本申請的一個實現(xiàn)方式中，在如圖9所示的實現(xiàn)方式的基礎上，還可以實現(xiàn)為如圖12所示的實現(xiàn)方式。其中，在執(zhí)行步驟203獲取第二信號的時間周期、調(diào)整前第一信號所在時刻與第二信號中對應于調(diào)整前第一信號的周期的起始時刻之間的初始時間間隔的步驟之前，還可以執(zhí)行步驟206：

步驟206、標記調(diào)整前第一信號和第二信號所在的時刻。

本申請?zhí)峁┮环NFPGA延時方法，可以在FPGA內(nèi)控制多個信號的延時時間，并測量延時后的信號之間的指定時間間隔，由于FPGA控制延時時間的精度較高，且不會對信號產(chǎn)生干擾，信號質(zhì)量不會發(fā)生改變，這樣在進行指定時間間隔測量時就能夠得到準確的測量值，與使用電纜線相比，提高了延時時間的精度，且提高了測量的時間間隔的精度；由于通過一個FPGA延時調(diào)整模塊，能夠控制所有信號的延時，因此，在現(xiàn)有裝置中可以只增加一個延時調(diào)整模塊，與高精度延時芯片相比，降低了硬件復雜度，同時降低了成本。

本說明書中的各個實施例均采用遞進的方式描述，各個實施例之間相同相似的部分互相參見即可，每個實施例重點說明的都是與其他實施例的不同之處。尤其，對于方法實施例而言，由于其基本相似于裝置實施例，所以描述得比較簡單，相關(guān)之處參見裝置實施例的部分說明即可。

本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例方法中的全部或部分流程，是可以通過計算機程序來指令相關(guān)的硬件來完成，所述的程序可存儲于計算機可讀取存儲介質(zhì)中，該程序在執(zhí)行時，可包括如上述各方法的實施例的流程。其中，所述的存儲介質(zhì)可為磁碟、光盤、只讀存儲記憶體(Read-Only Memory，ROM)或隨機存儲記憶體(Random Access Memory，RAM)等。

以上所述，僅為本申請的具體實施方式，但本申請的保護范圍并不局限于此，任何在本申請揭露的技術(shù)范圍內(nèi)的變化或替換，都應涵蓋在本申請的保護范圍之內(nèi)。因此，本申請的保護范圍應該以所述權(quán)利要求的保護范圍為準。