可編程邏輯控制器的ram的檢查方法以及可編程邏輯控制器的制造方法
【專利說明】可編程邏輯控制器的RAM的檢查方法以及可編程邏輯控制
□ □
技術領域
[0001]本發(fā)明涉及可編程邏輯控制器的RAM的檢查方法以及可編程邏輯控制器。
[0002]本申請要求于2014年3月25日提交的日本專利申請第2014-061861號的優(yōu)先權，并在此引用其全部內容。
【背景技術】
[0003]可編程邏輯控制器(Programmable Logic Controller，以下記載為PLC)被用于工廠的自動機械的控制等。PLC是小型的計算機，具備執(zhí)行程序的中央處理裝置(以下記載為CPU)，PLC在程序的制作中利用模擬了梯形電路的梯形圖，并適當?shù)馗膶懗膳c用途匹配的順序程序而加以利用。然后，向PLC輸入與來自各種輸入設備(開關、傳感器等)的導通狀態(tài)相關的信號(接通或者斷開的信息)，PLC使用將各種輸入設備組合成所希望的方式的(以串聯(lián)或者并聯(lián)的方式連接的)順序程序，來控制(輸出接通或者斷開信號等)輸出設備(繼電器、馬達等)。
[0004]另外，在工廠等使用的PLC需要滿足規(guī)定的安全標準(例如IEC標準)，作為該安全標準中的一項有與CPU利用的RAM (Random Access Memory的簡稱。能夠對任意的地址隨時讀寫的存儲器)相關的安全標準。對于用于滿足與該RAM相關的安全標準的檢查方法，考慮各種方法，例如能夠通過使用Galpat這一方法進行RAM的檢查來滿足與RAM相關的安全標準。但是，若使用Galpat的方法進行RAM的檢查，則需要非常長的時間(例如2?3個小時左右)，由于導致在RAM的異常檢測上耗費時間，所以不優(yōu)選。
[0005]在日本特開平8 - 87429號公報中，作為對PLC的應用程序的存儲區(qū)域(ROM的區(qū)域)進行檢查的方法，預先將合計了檢查對象區(qū)域的程序代碼的校驗和(檢查基準值)存儲于ROM，其中，PLC的應用程序用于進行與用途相應地變更的順序控制。在執(zhí)行檢查時，合計從檢查對象區(qū)域的ROM讀出的值，并判定與存儲于ROM的校驗和是否一致。
[0006]另外，在日本特開2006 - 40122號公報中，將PLC的檢查對象的RAM的區(qū)域分割成多個，每當接通一次電源時將一個檢查單位作為對象進行檢查，若切斷電源并再次接通電源，則對在上次的電源切斷前檢查出的檢查單位的下一檢查單位進行檢查。
[0007]日本特開平8 - 87429號公報所記載的檢查方法是進行存儲于ROM的程序代碼的檢查的方法，并不進行能夠隨時改寫值的RAM的檢查，并不能夠應用于RAM的檢查。
[0008]另外，由于日本特開2006 - 40122號公報所記載的檢查方法不在電源接通時一次檢查成為檢查對象的RAM區(qū)域的全部區(qū)域，而在每當接通電源時逐點檢查，由于在進行了第N次的電源接通時檢查對象的RAM區(qū)域的整體的檢查才得以完成，所以從RAM產(chǎn)生異常至檢測到異常耗費時間，不優(yōu)選。

【發(fā)明內容】

[0009]本發(fā)明的目的之一在于提供一種能夠用幾分鐘左右來實施成為檢查對象的RAM檢查區(qū)域內的全部的RAM的檢查，并且能夠適當?shù)貪M足規(guī)定的安全標準的可編程邏輯控制器的RAM檢查方法以及可編程邏輯控制器。
[0010]本發(fā)明的一個方式的可編程邏輯控制器的RAM的檢查方法具有寫入讀出步驟，在該寫入讀出步驟中，將RAM的成為檢查對象的區(qū)域即RAM檢查區(qū)域分割成多個塊，并使用控制裝置針對將從已分割的所述塊中提取出的兩個塊組合而成的組合塊內的各單位存儲區(qū)域，寫入了規(guī)定值之后，順序檢查從該單位存儲區(qū)域讀出的值是否與寫入的值一致，其特征在于，所述控制裝置針對從已分割的多個所述塊中提取出兩個塊而組成的全部組合執(zhí)行所述寫入讀出步驟。
[0011]根據(jù)上述方式，通過針對從分割RAM檢查區(qū)域而成的多個塊中提取出兩個塊而組成的全部組合執(zhí)行寫入讀出步驟，能夠適當?shù)貪M足規(guī)定的安全標準(IEC標準等)，并且能夠在更短時間內進行RAM的檢查。
[0012]本發(fā)明的其他方式在上述方式的可編程邏輯控制器的RAM檢查方法的基礎上，在所述RAM設置有與所述RAM檢查區(qū)域不同的區(qū)域即RAM暫時移存區(qū)域，所述塊內的單位存儲區(qū)域的個數(shù)被設定為所述RAM暫時移存區(qū)域的單位存儲區(qū)域的個數(shù)的1/2以下，所述控制裝置在將提取出的所述組合塊內的各單位存儲區(qū)域的值存儲至所述RAM暫時移存區(qū)域之后，執(zhí)行所述寫入讀出步驟，在執(zhí)行了所述寫入讀出步驟之后將存儲至所述RAM暫時移存區(qū)域的值寫回至原來的所述組合塊內的各單位存儲區(qū)域，在所述RAM的檢查之后再現(xiàn)并維持在所述RAM的檢查之前存儲于所述RAM檢查區(qū)域的值。
[0013]根據(jù)上述方式，能夠使分割成多個的各塊的尺寸為適當?shù)某叽?，即便是RAM檢查后，也能夠使RAM檢查區(qū)域的RAM的值適當?shù)乇３諶AM檢查前的值。
[0014]本發(fā)明的其他方式為可編程邏輯控制器，該可編程邏輯控制器搭載有使用上述方式的可編程邏輯控制器的RAM檢查方法來進行所述RAM檢查區(qū)域的RAM的檢查的RAM檢查程序。
[0015]根據(jù)上述方式，能夠實現(xiàn)能夠在更短時間內進行適當?shù)腞AM的檢查的可編程邏輯控制器。
【附圖說明】
[0016]通過以下參照附圖對本發(fā)明的優(yōu)選實施方式進行的詳細描述，本發(fā)明的上述以及其它特征和優(yōu)點會變得更加清楚，其中，相同的符號表示相同的要素，其中:
[0017]圖1是對構成本發(fā)明的PLC的控制單元、輸入單元以及輸出單元的外觀的例子進行說明的立體圖。
[0018]圖2是對由控制單元、輸入單元、以及輸出單元構成的PLC的塊結構以及連接的例子進行說明的圖。
[0019]圖3是對通過PLC的CPU執(zhí)行的RAM檢查的處理次序進行說明的流程圖。
[0020]圖4是對處于圖3的流程圖中的RAM寫入讀出子例行程序(SB100)的處理的詳細內容進行說明的流程圖。
[0021]圖5是圖4的接續(xù)。
[0022]圖6是圖5的接續(xù)。
[0023]圖7是圖6的接續(xù)。
[0024]圖8是對包括成為檢查對象的RAM檢查區(qū)域的RAM的區(qū)域的結構的例子進行說明的圖。
【具體實施方式】
[0025]以下，使用附圖對本發(fā)明的實施方式進行說明。如圖1所示，PLCl包括控制單元10、輸入單元20、以及輸出單元30。與輸入輸出的數(shù)量相應地適當增設輸入單元20以及輸出單元30。在輸入單元20內收納有具備用于與控制單元10連接的連接器22的輸入板21，并設置有連接來自多個輸入設備(開關、傳感器等)的布線的輸入端子25。在輸出單元30內收納有具備用于與控制單元10連接的連接器33的輸出板31，并設置有連接與多個輸出設備(繼電器、馬達等)連接的布線的輸出端子35。在控制單元10內收納有具備用于與輸入單元20連接的連接器12、用于與輸出單元30連接的連接器13的控制板11，并設置有能夠連接個人計算機等終端裝置的連接器15、用于與其他的PLC連接的連接器16等。
[0026]接下來，使用圖2對PLCl的塊結構以及連接的例子進行說明。在輸入單元20的輸入端子25上連接來自多個輸入設備(開關40a、傳感器40b……輸入裝置40η等)的布線，并向輸入單元20的輸入端子25輸入與多個輸入設備的導通狀態(tài)相關的信號(接通或者斷開的信息等)。被輸入了的與導通狀態(tài)相關的信號經(jīng)由接口 21a(以下將接口記載為I/F)以及連接器22被傳輸至控制單元10。
[0027]控制單元10以CPUlla(與控制裝置相當)為中心構成，并具備RAMllb、ROMllc。ROMllc使用EEPROM、Flash ROM等能夠改寫的ROM，在ROMllc存儲有模擬以串聯(lián)或者并聯(lián)的方式連接任意的輸入設備而構成的順序電路的順序程序等。用戶能夠使用終端裝置50并使用梯形電路等來制作順序程序，并能夠使制作出的順序程序存儲(寫入)至控制單元10。在該順序程序中也安裝(implement)有實現(xiàn)下述的RAM檢查方法的RAM檢查程序。此夕卜，在ROMllc中也儲存有經(jīng)由I/Fllg與終