一種應(yīng)用于空間飛行器的dsp代碼固化存儲電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及航空技術(shù)領(lǐng)域，尤其涉及一種應(yīng)用于空間飛行器的DSP代碼固化存儲 電路。
【背景技術(shù)】
[0002] 當(dāng)前以高性能DSP為核心的信息處理系統(tǒng)被廣泛應(yīng)用于空間飛行器電子系統(tǒng)，用 于實現(xiàn)對空間飛行器的控制管理和數(shù)據(jù)處理。電子系統(tǒng)的功能和性能很大程度依賴DSP軟 件的實現(xiàn)，而DSP代碼數(shù)據(jù)的非掉電易失性存儲是十分重要的工程技術(shù)。通?？墒褂每煞?復(fù)編程的存儲器如EEPROM和FLASH等，以及一次性編程器件的PR0M。
[0003] 目前航天電子應(yīng)用領(lǐng)域中，大容量PROM器件使用最多的是美國UTMC公司的 UT28F256芯片。該芯片使用非晶硅反熔絲工藝，其容量只有32k字節(jié)，并且價格昂貴。
[0004] 圖1示出了現(xiàn)有技術(shù)中應(yīng)用于空間飛行器的DSP代碼固話存儲電路的示意圖，給 出目前空間飛行器的電子設(shè)備中，使用UT28F256芯片存儲代碼的常規(guī)設(shè)計方案。由于DSP 芯片的信息處理任務(wù)的工程代碼所占存儲空間較大（一般要幾十KB到幾百KB不等），而 UT28F256芯片本身容量只有32KB，因此需要多片級聯(lián)進行容量擴展。圖1中，DSP芯片將 地址信號直接輸出至UT28F256芯片的對應(yīng)地址管腳，UT28F256芯片將數(shù)據(jù)信號輸出至DSP 芯片的數(shù)據(jù)管腳，DSP芯片還將地址信號輸出至FPGA芯片進行譯碼產(chǎn)生片選信號、讀信號。
[0005] 上述方案存在諸多固有缺點：單片UT28F256芯片的容量僅有32kB，無法滿足DSP 芯片為實現(xiàn)復(fù)雜功能的不斷擴展的代碼量需求，現(xiàn)有技術(shù)方案只能通過UT28F256芯片的 級聯(lián)進行容量擴展，而多芯片方案增加設(shè)計面積、產(chǎn)品成本、產(chǎn)品重量等；UT28F256芯片的 燒錄過程非常漫長，完成單片芯片的燒錄時間根據(jù)使用率大小在2~3個小時，在燒錄過程 中出現(xiàn)故障的概率大；單片UT28F256芯片價格昂貴，導(dǎo)致產(chǎn)品成本高。

【發(fā)明內(nèi)容】

[0006] 鑒于上述問題，本發(fā)明提供了一種應(yīng)用于空間飛行器的DSP代碼固化存儲電路， 以解決上述問題或者至少部分地解決上述問題。
[0007] 本發(fā)明提供了一種應(yīng)用于空間飛行器的DSP代碼固化存儲電路，該電路包括： PROM芯片、DSP芯片和FPGA芯片；
[0008] PROM芯片為XQR17V16芯片，用于存儲DSP芯片所需的代碼數(shù)據(jù)；
[0009] FPGA芯片，用于實現(xiàn)DSP芯片訪問PROM芯片所需的譯碼邏輯；
[0010] DSP芯片，用于從PROM芯片中讀取代碼數(shù)據(jù)，運行由該代碼數(shù)據(jù)拼接而成的固件 程序，實現(xiàn)DSP芯片自舉。
[0011] 可選地，DSP芯片將地址信號、片選信號和讀寫信號分別輸出至FPGA芯片；
[0012] FPGA芯片通過對DSP芯片輸入的地址信號、第一片選信號和讀寫信號進行譯碼， 得到時鐘信號；
[0013] FPGA芯片將該時鐘信號輸出至PROM芯片；
[0014] PROM芯片根據(jù)該時鐘信號向DSP芯片輸出對應(yīng)的數(shù)據(jù)信號。
[0015] 可選地，工作狀態(tài)下，PROM芯片的內(nèi)部地址計數(shù)器的值在時鐘信號每次有效時累 加I ;PR0M芯片按照內(nèi)部地址計數(shù)器的值訪問對應(yīng)的內(nèi)部存儲區(qū)，將對應(yīng)的內(nèi)部存儲區(qū)中 存儲的代碼數(shù)據(jù)作為數(shù)據(jù)信號輸出至DSP芯片。
[0016] 可選地，F(xiàn)PGA芯片還將第一復(fù)位信號輸出至DSP芯片；
[0017] DSP芯片根據(jù)第一復(fù)位信號在讀取代碼數(shù)據(jù)之前實現(xiàn)復(fù)位。
[0018] 可選地，實現(xiàn)復(fù)位的DSP芯片由其自帶的bootloader代碼或者DMA控制器從PROM 芯片中讀取代碼數(shù)據(jù)并緩存至DSP芯片的內(nèi)存或者片外運行空間。
[0019] 可選地，F(xiàn)PGA芯片還將第二復(fù)位信號和第二片選信號輸出至PROM芯片；
[0020] PROM芯片根據(jù)第二復(fù)位信號在輸出數(shù)據(jù)信號之前實現(xiàn)復(fù)位；
[0021] PROM芯片在第二片選信號有效時保持工作狀態(tài)。
[0022] 可選地，實現(xiàn)復(fù)位的PROM芯片的內(nèi)部地址計數(shù)器的值恢復(fù)到初始值。
[0023] 可選地，在同一工作周期中，PROM芯片的復(fù)位時間比DSP芯片的復(fù)位時間提前相 應(yīng)時間。
[0024] 可選地，PROM芯片通過燒錄實現(xiàn)對DSP芯片所需的代碼數(shù)據(jù)的存儲，其燒錄文件 格式為mes文件。
[0025] 可選地，PROM芯片的燒錄工具包括：編程器、編程軟件、芯片適配器和專用計算 機。
[0026] 由上述可知，本發(fā)明提供的技術(shù)方案以XQR17V16芯片作為PROM芯片，通過與FPGA 芯片及DSP芯片的配合，完全適應(yīng)空間飛行器應(yīng)用環(huán)境；存儲容量增大，無需多片級聯(lián)進行 容量擴展，大大簡化了電路的布線復(fù)雜程度，進一步減輕產(chǎn)品重量和體積，有利于產(chǎn)品的小 型化發(fā)展；XQR17V16芯片價格低，使用數(shù)量少，大大節(jié)省元器件成本，進而節(jié)省空間飛行器 工程的成本；XQR17V16芯片的燒錄時間短，進一步降低燒錄故障的風(fēng)險，提高電路的可靠 性。
【附圖說明】
[0027] 圖1示出了現(xiàn)有技術(shù)中應(yīng)用于空間飛行器的DSP代碼固話存儲電路的示意圖；
[0028] 圖2示出了根據(jù)本發(fā)明一個實施例的一種應(yīng)用于空間飛行器的DSP代碼固化存儲 電路的不意圖；
[0029] 圖3示出了根據(jù)本發(fā)明一個實施例的FPGA芯片的輸出信號的時序圖；
[0030] 圖4示出了根據(jù)本發(fā)明另一個實施例的一種應(yīng)用于空間飛行器的DSP代碼固化存 儲電路的原理圖。
【具體實施方式】
[0031] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方 式作進一步地詳細描述。
[0032] 圖2示出了根據(jù)本發(fā)明一個實施例的一種應(yīng)用于空間飛行器的DSP代碼固化存儲 電路的示意圖。如圖2所示，該電路包括：PR0M芯片、DSP芯片和FPGA芯片。
[0033] PROM芯片為XQR17V16芯片，該XQR17V16芯片是專門用作SRAM型FPGA的配置芯 片，屬于一次性編程PROM芯片，容量達到16Mbits (2MB)，其質(zhì)量等級為V級，抗輻照總劑量 501(1^(1(81)，單粒子鎖定免疫，1^1'>1201^-〇112/11^，可以滿足航天應(yīng)用背景要求 ；且該 XQR17V16芯片僅支持順序訪問，不支持地址訪問。在現(xiàn)有技術(shù)中，XQR17V16芯片僅僅用于 配置FPGA芯片，F(xiàn)PGA芯片從XQR17V16芯片中主動讀取數(shù)據(jù)，完成FPGA芯片的加載。
[0034] 由于單片容量2MB的XQR17V16芯片以其優(yōu)良的性能，完全可以滿足DSP信息處理 任務(wù)的工程代碼的要求，因此，本實施例改變了傳統(tǒng)應(yīng)用方式，將該XQR17V16芯片應(yīng)用于 空間飛行器電子設(shè)備的DSP代碼固化存儲電路中，具體用于存儲DSP芯片所需的代碼數(shù)據(jù)。 由于PROM芯片不支持地址訪問，DSP芯片無法通過向PROM芯片輸入地址信號選擇性訪問 片上特定位置的存儲內(nèi)容，因此圖2所示的電路中還包括FPGA芯片，用于實現(xiàn)DSP芯片訪 問PROM芯片所需的譯碼邏輯，即需要通過FPGA芯片實現(xiàn)滿足要求的控制時序。DSP芯片 在FPGA芯片的輔助下，從PROM芯片中讀取代碼數(shù)據(jù)，運行由該代碼數(shù)據(jù)拼接而成的固件程 序，實現(xiàn)DSP芯片自舉。
[0035] 由圖2可以看到，在該應(yīng)用于空間飛行器的DSP代碼固化存儲電路中，DSP芯片將 地址信號、片選信號和讀寫信號分別輸出至FPGA芯片；FPGA芯片通過對DSP芯片輸入的地 址信號、第一片選信號和讀寫信號進行譯碼，得到時鐘信號；FPGA芯片將該時鐘信號輸出 至PROM芯片；工作狀態(tài)下，PROM芯片的內(nèi)部地址計數(shù)器的值在時鐘信號每次有效時則累加 I，PROM芯片按照內(nèi)部地址計數(shù)器的值訪問對應(yīng)的內(nèi)部存儲區(qū)，將對應(yīng)的內(nèi)部存儲區(qū)中存儲 的代碼數(shù)據(jù)作為數(shù)據(jù)信號輸出至DSP芯片，即PROM芯片根據(jù)FPGA芯片所輸出的時鐘信號 累計內(nèi)部地址計數(shù)器的值，依據(jù)該內(nèi)部地址計數(shù)器的值訪問對應(yīng)的內(nèi)部存儲區(qū)，向DSP芯 片輸出與該內(nèi)部存儲區(qū)中存儲的代碼數(shù)據(jù)對應(yīng)的數(shù)據(jù)信號。
[0036] 進一步地，為保證DSP芯片工作的有效性和時序性，在圖2所示的電路中，F(xiàn)PGA芯 片還將第一復(fù)位信號輸出至DSP芯片，DSP芯片根據(jù)該第一復(fù)位信號在讀取代碼數(shù)據(jù)之前 實現(xiàn)復(fù)位。實現(xiàn)復(fù)位的DSP芯片即做好讀取代碼數(shù)據(jù)的準備，具體地，實現(xiàn)復(fù)位的DSP芯片 由其自帶的bootloader代碼或者DM控制器從預(yù)先分配的加載數(shù)據(jù)代碼空間相對的PROM 芯片中依次讀取代碼數(shù)據(jù)并緩存至DSP芯片的內(nèi)存或者片外運行空，直至代碼數(shù)據(jù)讀取完 畢，然后，DSP芯片運行代碼數(shù)據(jù)拼接而成的固件程序，實現(xiàn)自舉。
[0037] 進一步地，為保證PROM芯片工作的有效性和時序性，在圖2所示的電路中，F(xiàn)PGA芯 片還將第二復(fù)位信號和第二片選信號輸出至PROM芯片，PROM芯片在第二片選信號有效時 保持工作狀態(tài)，在第二片選信號無效時不響應(yīng)任何輸入信號。PROM芯片根據(jù)第二復(fù)位信號 在輸出數(shù)據(jù)信號之前實現(xiàn)復(fù)位，即實現(xiàn)復(fù)位的PROM芯片的內(nèi)部地址計數(shù)器的值將恢復(fù)到 初始值，根據(jù)輸入的時鐘信號的時序，PROM芯片的內(nèi)部地址計數(shù)器的值從初始值開始逐漸 累加，從而實現(xiàn)對各內(nèi)部存儲區(qū)的順序性訪問。
[0038] 由上述說明可知，在圖2所示的應(yīng)用于空間飛行器的DSP代碼固化存儲電路中，通 過FPGA芯片實現(xiàn)滿足要求的控制時序，F(xiàn)PGA芯片通過第一復(fù)位信號對DSP芯片進行復(fù)位 控制，F(xiàn)PGA芯片通過第二片選信號、時鐘信號和第二復(fù)位信號對PROM芯片進行復(fù)位控制和 訪問控制。
[0039] 圖3示出了根據(jù)本發(fā)明一個實施例的FPGA芯片的輸出信號的時序圖。如圖3所 示，在本實施例中，各電平均為低電平有效，第一復(fù)位信號和第二復(fù)位信號在一個工作周期 中僅在開始進行數(shù)據(jù)讀取前有效一次，使得DSP芯片和PROM芯片恢復(fù)到復(fù)位狀態(tài)，其后第 一復(fù)位信號和第二復(fù)位信號一直保持高電平。由于代碼數(shù)據(jù)的加載發(fā)生于DSP芯片復(fù)位完 成后，由DSP芯片主動讀取PROM芯片中存儲的數(shù)據(jù)代碼，該過程要求PROM芯