一種上下電時序控制電路及電源系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于電源管理領(lǐng)域，尤其涉及一種上下電時序控制電路及電源系統(tǒng)。
【背景技術(shù)】
[0002]隨著電子技術(shù)的發(fā)展，各種電子產(chǎn)品的電路系統(tǒng)的結(jié)構(gòu)越來越復(fù)雜，通常需要依靠多個電源來供電，為了保證系統(tǒng)工作的可靠性電源管理技術(shù)隨之發(fā)展。多電源供電系統(tǒng)對供電的可靠性要求較高，其中上電時序和下電時序控制是多電源系統(tǒng)中非常重要的技術(shù)，它直接影響到電子產(chǎn)品開機(jī)、關(guān)機(jī)的可靠性。如果多電源供電系統(tǒng)的上電時序和下電時序沒控制好，會導(dǎo)致系統(tǒng)數(shù)據(jù)丟失甚至損壞電路元器件造成系統(tǒng)故障。
[0003]目前，常用的電源管理技術(shù)通常選用PMU(Phasor Measurement Unit，電源管理單元)芯片來控制電路系統(tǒng)的電源的上電時序，PMU電源管理芯片存在無法控制電源掉電時序、對于不同的電源輸出場合必須選不同的PMU芯片管腳數(shù)目以及外圍電路元器件多、對于一些體積要求較高的場合無法滿足要求等缺陷。另外一種常用的電源管理技術(shù)是CPLD (Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)技術(shù)，利用CPLD的輸出1管腳控制不同電源芯片的控制引腳，CPLD是可編程邏輯器件，可靈活精整的控制各個管腳的輸出順序和各管腳的時間間隔，但CPLD技術(shù)會增加產(chǎn)品的復(fù)雜度和硬件成本。對于多路電源的上下電時序控制，現(xiàn)有的電源管理芯片無法滿足對下電時序的控制，而且不能靈活的選擇電源輸出時序。
【實用新型內(nèi)容】
[0004]本實用新型實施例的目的在于提供一種上下電時序控制電路及電源系統(tǒng)，旨在解決目前的電源管理芯片不能控制多路電源的下電時序、且不能靈活的控制電源的上電時序、結(jié)構(gòu)復(fù)雜、穩(wěn)定性差、成本高昂的問題。
[0005]本實用新型實施例是這樣實現(xiàn)的，一種上下電時序控制電路，用于控制η個電源模塊的上/下電時序，所述上下電時序控制電路包括:
[0006]與所述η個電源模塊的輸入端共接的上下電控制端；
[0007]通過一個充電電阻Rl與所述上下電控制端分別連接的第I時序控制模塊到第η時序控制模塊；
[0008]所述第I時序控制模塊到第η時序控制模塊的輸出端分別與所述η個電源模塊的使能端連接；
[0009]其中，第2時序控制模塊到第η時序控制模塊的輸入端分別與所述η個電源模塊的輸出端對應(yīng)連接；
[0010]所述η彡2且η為正整數(shù)。
[0011]優(yōu)選的，所述第I時序控制模塊包括二極管D1、電容Cl和放電電阻R2，其中，二極管Dl的正極接充電電阻Rl，二極管Dl的負(fù)極為所述第I時序控制模塊的輸出端，電容Cl和放電電阻R2并聯(lián)在二極管Dl的負(fù)極和地之間，放電電阻R2的阻值遠(yuǎn)大于充電電阻Rl的阻值；
[0012]所述第2時序控制模塊到第η-1時序控制模塊中的第i時序控制模塊包括二極管D1、放電電阻R21 1、電容Ci和充電電阻R21，其中，二極管Di反向連接于充電電阻Rl與放電電阻R21:的第一端之間，放電電阻R21:的第二端、電容Ci的第一端和充電電阻R21的第一端共接構(gòu)成所述第i時序控制模塊的輸出端，電容Ci的第二端接地，充電電阻R21的第二端為所述第i時序控制模塊的輸入端；
[0013]其中，2 < i < n，且i為正整數(shù)，所述第2時序控制模塊到第n_l時序控制模塊中的放電電阻的阻值均不相同。
[0014]優(yōu)選的，所述第η時序控制模塊包括二極管Dn、電容Cn和充電電阻R2n，其中，二極管Dn的負(fù)極連充電電阻R1，二極管Dn的正極、電容Cn的第一端和充電電阻1^的第一端共接構(gòu)成所述第η時序控制模塊的輸出端，電容Cn的第二端接地，充電電阻R2n的第二端為所述第η時序控制模塊的輸入端。
[0015]優(yōu)選的，所述第η時序控制模塊還包括放電電阻R2n i，所述放電電阻R2n 1連接在二極管Dn的正極和電容Cn的第一端、充電電阻R2n的第一端之間，所述第2時序控制模塊到第η時序控制模塊中的放電電阻的阻值均不相同。
[0016]優(yōu)選的，所述第2時序控制模塊到第η時序控制模塊中的放電電阻的阻值依次遞減。
[0017]優(yōu)選的，所述第I時序控制模塊到第η時序控制模塊中的充電電阻均為可調(diào)電阻，且/或所述第I時序控制模塊到第η時序控制模塊中的放電電阻均為可調(diào)電阻，且/或所述第I時序控制模塊到第η時序控制模塊中的電容均為可調(diào)電容。
[0018]本實用新型實施例還提供一種電源系統(tǒng)，所述電源系統(tǒng)包括如前所述上下電時序控制電路，所述η個電源模塊均接地。
[0019]優(yōu)選的，所述η個電源模塊中的任一個電源模塊為DC-DC芯片、LDO芯片或隔離模塊中的任一種。
[0020]本實用新型實施例提供的一種上下電時序控制電路及電源系統(tǒng)，其有益效果在于:本實用新型通過電阻、電容形成結(jié)構(gòu)簡單的延時電路，能夠?qū)崿F(xiàn)對多個電源模塊的上電時序和下電時序的控制；通過在電路中設(shè)置二極管，利用二極管的單向?qū)ㄌ攸c，能簡單有效的區(qū)分多路電源的上電時序和下電時序；通過可變電阻和可變電容來組成延時電路，能夠靈活控制上電和下電過程延時的時間；本實用新型還具有結(jié)構(gòu)簡單、穩(wěn)定性高、成本低廉、布線簡單節(jié)省空間、控制靈活等特點，適于廣泛推廣和大規(guī)模生產(chǎn)。
【附圖說明】
[0021]圖1為本實用新型實施例提供的上下電時序控制電路與η個電源模塊連接的基本結(jié)構(gòu)框圖；
[0022]圖2為本實用新型的一優(yōu)選實施例提供的上下電時序控制電路的電路圖；
[0023]圖3為本實用新型的一優(yōu)選實施例提供的η = 3時，上下電時序控制電路與3個電源模塊連接的電路圖。
[0024]圖4為本實用新型的另一優(yōu)選實施例提供的η = 3時，上下電時序控制電路與3個電源模塊的電路圖。
【具體實施方式】
[0025]為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。
[0026]如圖1所示，本實用新型提供的上下電時序控制電路100包括:
[0027]與第I電源模塊201、第2電源模塊202電源模塊到第η電源模塊20η共η個電源模塊的輸入端共接的上下電控制端；
[0028]通過一個充電電阻Rl與所述上下電控制端分別連接的第I時序控制模塊101、第I時序控制模塊102到第η時序控制模塊1n ;
[0029]所述第I時序控制模塊101到第η時序控制模塊1n的輸出端分別與所述η個電源豐吳塊的使能端連接；
[0030]其中，第2時序控制模塊102到第η時序控制模塊1n的輸入端分別與所述η個電源模塊的輸出端對應(yīng)連接；
[0031]所述η彡2且η為正整數(shù)。
[0032]在具體應(yīng)用中，第I電源模塊201到第η電源模塊20η中的各電源模塊可以選擇DC-DC芯片、LDO芯片或隔離模塊中的任一種。
[0033]本實用新型所提供的多路電源的上下電時序控制電路可與多路電源模塊相連接，以控制多路電源的上電時序和下電時序。
[0034]如圖2所示，在本實用新型的一優(yōu)選實施例中，所述第I時序控制模塊101包括二極管D1、電容Cl和放電電阻R2，其中，二極管DI的正極接充電電阻Rl，二極管DI的負(fù)極為所述第I時序控制模塊的輸出端EN_VDD1，電容Cl和放電電阻R2并聯(lián)在二極管Dl的負(fù)極和地之間，放電電阻R2的阻值遠(yuǎn)大于充電電阻Rl的阻值；
[0035]所述第2時序控制模塊102到第η-1時序控制模塊中的第i時序控制模塊1i包括二極管D1、放電電阻R21 1、電容Ci和充電電阻R21，其中，二極管Di反向連接于充電電阻