專利名稱：一種具有改進結構的pci橋的制作方法
技術領域：
本發(fā)明涉及計算機領域，尤其涉及計算機外圍設備與中央處理器CPU之間的數(shù)據(jù)交換領域。
隨著計算機在各個領域中越來越廣泛的應用，計算機的性能及其計算速度也越來越受到重視，在影響計算機運行速度和效率的各種因素中，CPU、存儲器和外部設備之間的數(shù)據(jù)交換過程是很重要的一個要素，通常情況下，系統(tǒng)中一般由一條內(nèi)部系統(tǒng)總線將CPU與存儲器連在一起，由一條PCI總線將各個外部設備連在一起，而內(nèi)部系統(tǒng)總線與PCI總線則由一個PCI主橋連接起來，該PCI主橋基本上采用的是雙端口，一端接內(nèi)部系統(tǒng)總線，另一端接PCI總線。PCI主橋既可作為PCI總線的主設備，實現(xiàn)PCI總線上的外部設備對內(nèi)部系統(tǒng)總線上存儲器的訪問；又可作為PCI總線的從設備，實現(xiàn)CPU對外部PCI總線上外部設備的主動訪問。在目前的很多系統(tǒng)中也廣泛采用這種結構，在美國專利US526521114中對這種結構的PCI橋已經(jīng)有了很詳細的描述，US5265211中介紹的雙端口橋結構中，其讀寫共用一組存儲器，橋的內(nèi)部有一仲裁器，它與系統(tǒng)總線仲裁器相互配合，共同完成對總線操作的控制。在這種雙端口PCI橋中，對PCI主控器的設計基本采用兩種結構第一種是多組先進先出存儲器(first-in-first-out，以下簡稱FIFO)和多主控器結構，即對不同的命令部件(用于完成命令操作的部件)，對應有一個PCI主控器完成相應的操作，各PCI主控器的輸出通過一個選擇器輸出到PCI總線上；第二種是單組FIFO，多命令部件共用一個PCI主控器結構，在這種結構中，通過一組控制信號來控制PCI主控器完成相應的命令操作。對于第一種采用多主控器、多組FIFO結構的PCI橋，雖然能在多命令部件時滿足高速數(shù)據(jù)交換的要求，但是所使用的電路重復、每個電路的功能過于單一、電路效率較低；對于第二種采用單主控器、單組FIFO結構的PCI橋，各命令部件任務完成所需的無用周期開銷太多，電路效率過低，從而大大降低了總線上數(shù)據(jù)傳輸?shù)乃俣取?br> 本發(fā)明的目的是提供一種同時滿足傳輸效率高、電路設計簡單、成本低廉等要求的具有改進結構的PCI主橋，以克服現(xiàn)有技術中的或者電路重復、每個電路的功能過于單一、電路效率較低，或者無用周期開銷太多、電路效率過低、數(shù)據(jù)傳輸速度慢的缺點。
為了完成上述目的，本發(fā)明構造了一種具有改進結構的PCI主橋，包括PCI主控器、PCI從設備、系統(tǒng)總線主控器、系統(tǒng)總線從設備、FIFO、FIFO1、FIFO2、FIFO3、PCI仲裁器和內(nèi)部寄存器；其特征在于，所述的PCI主控器還包括PCI主控單元、多路選擇器、內(nèi)部仲裁電路和或門；所述PCI主控單元的輸出端連接到PCI總線，與所述PCI仲裁器相連接；所述多路選擇器的輸出端連到所述的PCI主控單元；所述FIFO1、FIFO2、FIFO3的輸出端通過所述多路選擇器連到PCI主控單元，輸入端與PCI橋的系統(tǒng)總線從設備相連接；所述內(nèi)部仲裁電路的三個輸入端REQ1、REQ2、REQ3分別與系統(tǒng)總線從設備相連接，其三個輸出端同時連接到所述的或門和所述的多路選擇器，分別連接到所述的FIFO1、FIFO2和FIFO3；所述或門的另一端連接到所述的PCI主控單元。
在本發(fā)明所構造的PCI橋中，由于多命令部件共用PCI主控器結構，針對每一命令部件，對應提供一組FIFO用于時序交換，各組FIFO的命令數(shù)據(jù)輸出通過一選擇器加到PCI主控器的輸入端，通過一仲裁電路來控制選擇器的輸出。這種PCI主控器結構吸取了以上兩種電路結構的長處，克服了它們的不足，具有傳輸效率高，所用電路少，對于多命令部件情況時優(yōu)勢更為突出。
下面結合附圖對本發(fā)明作進一步說明；

圖1是PCI主橋的總結構框圖；圖2是現(xiàn)有的多組FIFO、多主控器結構的PCI主橋結構圖；圖3是現(xiàn)有的單組FIFO、多命令部件共用主控器PCI主橋結構圖；圖4是本發(fā)明所構造的具有改進結構的PCI主橋結構圖。
圖1是PCI主橋的結構框圖。包括以下部分PCI主控器；PCI主橋內(nèi)部緩存FIFO，用于存儲來自系統(tǒng)總線的命令和控制信息；系統(tǒng)總線從設備；PCI從設備；內(nèi)部寄存器，用于存儲內(nèi)部控制和狀態(tài)信息；系統(tǒng)總線主設備，用于完成PCI總線上的外部設備對系統(tǒng)總線上的存儲器的讀、寫操作；PCI總線；系統(tǒng)總線；PCI橋的外部總線仲裁器，用于控制分配總線。PCI主控器主要完成CPU通過系統(tǒng)總線對PCI總線上的外部設備的讀、寫操作，當CPU讀寫外部設備時，系統(tǒng)總線從設備把外部設備的首地址送到FIFO中，在寫外部設備時還需把數(shù)據(jù)寫入FIFO中，同時送出一請求信號給PCI主控器，PCI主控器負責把讀寫地址、數(shù)據(jù)(寫時)以及產(chǎn)生的PCI控制時序送到PCI總線上，在讀時還負責從PCI總線取得數(shù)據(jù)并存到FIFO中。
圖2所示的虛線框內(nèi)部分是多組FIFO、多主控器結構，包含三個PCI主控器和三組FIFO，每一組FIFO和它對應相連的主控器一起完成一個命令部件的命令操作，三個主控器的輸出經(jīng)一選擇器輸出到PCI總線，具體傳輸哪一個命令部件的命令由PCI橋仲裁器確定。這種結構雖然能在多命令部件時滿足高速數(shù)據(jù)交換的要求，但是所使用的電路重復、每個電路的功能過于單一、電路效率較低。
在圖3是所示的單組FIFO、多命令部件共用主控器的PCI主橋結構圖中，只有一個PCI主控器和一組FIFO，對于單組命令傳輸、速度要求不是很高的情況時，這種結構是比較合適的。但當有多個命令組(如命令一和命令二)需要傳輸時，因為只有一組FIFO存儲命令，必須等到命令一從FIFO中倒空后才能將命令二寫入FIFO，顯然此種方式在多命令時效率很低，對高速PCI橋不適合。
圖4虛線框內(nèi)部分是本發(fā)明所構造的多組FIFO、多命令部件共享同一主控器的PCI主橋結構圖，圖中，PCI主控單元、多路選擇器、或門和內(nèi)部仲裁電路共同構成PCI主控器。PCI主控單元的輸出端連到PCI總線；多路選擇器的輸出端連到PCI總線；FIFO1、FIFO2和FIFO3為三組FIFO，用于存儲三組命令操作值，與系統(tǒng)總線從設備、PCI從設備一起共同構成三個命令部件。它們的輸出通過多路選擇器連到PCI主控器，它們的輸入來自PCI橋的系統(tǒng)總線從設備；內(nèi)部仲裁電路的作用是當有多個FIFO中有命令需要傳輸時，負責選擇先執(zhí)行哪一個，其三個輸入端REQ1、REQ2、REQ3分別來自系統(tǒng)總線從設備，其輸出用于控制PCI主控器、多路選擇器、PCI主控單元、FIFO1、FIFO2和FIFO3；PCI總線仲裁電路負責分配PCI總線上各主控器對PCI總線的使用權；PCI橋系統(tǒng)總線從設備直接掛到系統(tǒng)總線上。
本發(fā)明方案是這樣實現(xiàn)的，假定FIFO1和FIFO2分別對應存儲兩個POST寫操作的首地址和數(shù)據(jù)，F(xiàn)IFO3對應存儲一個DELAY讀操作的首地址和數(shù)據(jù)，在POST寫操作時，當FIFO1中的寫首地址和第一個寫數(shù)據(jù)準備好之后，其對應輸出一仲裁請求信號REQ1到內(nèi)部仲裁電路，然后繼續(xù)將剩下的七個數(shù)據(jù)寫入FIFO1中；當FIFO2中的寫首地址和第一個寫數(shù)據(jù)準備好之后，其對應輸出一仲裁請求信號REQ2到內(nèi)部仲裁電路，然后繼續(xù)把剩下的數(shù)據(jù)寫入FIFO2中；在DELAY操作時，當FIFO3中首地址準備好后，送出一仲裁請求信號REQ3到內(nèi)部仲裁電路，根據(jù)仲裁器的輸出來決定進行哪種操作。在系統(tǒng)復位后，CPU對外部PCI總線上的某外部設備進行寫操作(如對其初始化)，CPU通過系統(tǒng)總線和PCI橋上的系統(tǒng)總線從設備將首地址和第一個數(shù)據(jù)寫入FIFO1中，此時FIFO1送出REQ1到內(nèi)部仲裁電路，然后繼續(xù)將剩余的數(shù)據(jù)寫入FIFO中，每一組FIFO最多能存儲八個數(shù)據(jù)和一個地址，當需要連續(xù)寫的數(shù)據(jù)超過八個時，把第九個數(shù)據(jù)的地址和第九個數(shù)據(jù)送到FIFO2中，同時送出REQ2到內(nèi)部仲裁電路，然后把剩下的數(shù)據(jù)寫入FIFO2中。對于內(nèi)部仲裁電路，它主要是完成對多個命令部件的請求仲裁，當有多個FIFO中有命令需要傳輸時負責選擇先執(zhí)行哪一個。當REQ1的響應grant1有效時，使得FIFO1中的首地址和第一個數(shù)據(jù)被讀出，同時PCI主控單元送出一仲裁請求信號到PCI總線仲裁器請求占用PCI總線，一旦PCI主控單元獲得PCI總線，它將根據(jù)PCI總線協(xié)議要求將當前FIFO提供的地址和數(shù)據(jù)送到PCI總線上去，在這過程中雖然FIFO2送出了REQ2請求信號，但要直到REQ1無效后才會得到響應，grant2變?yōu)橛行Аτ赑CI主控器來說，當它發(fā)現(xiàn)內(nèi)部仲裁電路的輸出有一個有效時就向PCI仲裁器發(fā)出PCI總線占用請求信號，一旦它獲得了PCI總線權，即開始數(shù)據(jù)傳輸。當為讀操作時，依次送出地址和取回數(shù)據(jù)；當為寫操作時，依次送出地址和數(shù)據(jù)。從而實現(xiàn)了多種命令部件共用一個PCI主控器的設計。在三個命令部件結構的設計中，它比圖2少了兩個主控器，用較少的電路實現(xiàn)了在橋上進行高速數(shù)據(jù)傳輸。需要說明的是，本發(fā)明所構造的命令部件不限于三個，而且隨著命令部件的改變，本發(fā)明所構造的結構會具有更多的優(yōu)越性，當有更多的命令部件的時候，只需要增加所述或門、多路選擇器和內(nèi)部仲裁電路的輸入端口的數(shù)量、并且相應地增加FIFO的數(shù)目，以適應增加的命令部件，總之，只要保持所述或門、多路選擇器和內(nèi)部仲裁電路的輸入端口的數(shù)量和FIFO的數(shù)目與命令部件數(shù)目的一致即可。
權利要求
1.一種具有改進結構的PCI主橋，包括PCI主控器、PCI從設備、系統(tǒng)總線主控器、系統(tǒng)總線從設備、FIFO、FIFO1、FIFO2、FIFO3、PCI仲裁器和內(nèi)部寄存器；其特征在于，所述的PCI主控器還包括PCI主控單元、多路選擇器、內(nèi)部仲裁電路和或門；所述PCI主控單元的輸出端連接到PCI總線，與所述PCI仲裁器相連接；所述多路選擇器的輸出端連到所述的PCI主控單元；所述FIFO1、FIFO2、FIFO3的輸出端通過所述多路選擇器連到PCI主控單元，輸入端與PCI橋的系統(tǒng)總線從設備相連接；所述內(nèi)部仲裁電路的三個輸入端REQ1、REQ2、REQ3分別與系統(tǒng)總線從設備相連接，其三個輸出端同時連接到所述的或門和所述的多路選擇器，分別連接到所述的FIFO1、FIFO2和FIFO3；所述或門的另一端連接到所述的PCI主控單元。
2.根據(jù)權利要求1所述的具有改進結構的PCI主橋，其特征在于，所述的FIFO、FIFO1、FIFO2和FIFO3的存儲上限是八個數(shù)據(jù)和一個地址。
3.根據(jù)權利要求1所述的具有改進結構的PCI主橋，其特征在于，所述的FIFO1、FIFO2和FIFO3存儲三組命令操作值，與所述的系統(tǒng)總線從設備和所述的PCI從設備一起共同構成三個命令部件。
4.根據(jù)權利要求1所述的具有改進結構的PCI主橋，其特征在于，當命令部件數(shù)量變化時，改變所述或門、多路選擇器和內(nèi)部仲裁電路的輸入端口的數(shù)量和FIFO的數(shù)目，與之保持一致。
全文摘要
本發(fā)明公開了一種計算機領域中的具有改進結構的PCI主橋,主橋中的PCI主控器包括PCI主控單元、多路選擇器、內(nèi)部仲裁電路和或門;多個命令部件共用PCI主控單元,針對每一命令部件,對應提供一組FIFO用于時序交換,各組FIFO的數(shù)據(jù)輸出通過多路選擇器加到PCI主控單元的輸入端,通過內(nèi)部仲裁電路控制多路選擇器的輸出,從而滿足傳輸效率高、電路簡單、成本低廉的要求,克服了電路重復、電路效率較低,成本高的缺點。
文檔編號G06F13/14GK1366247SQ0110746
公開日2002年8月28日 申請日期2001年1月18日 優(yōu)先權日2001年1月18日
發(fā)明者劉華預, 林家軍, 郭小強, 王良清 申請人:深圳市中興集成電路設計有限責任公司