專利名稱：以多個(gè)導(dǎo)電體檢知物體的方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種檢知物體的方法及其裝置，特別涉及一種以多個(gè)導(dǎo)電體檢知物體的方法及其裝置。
圖1是顯示一例配有觸控墊110的系統(tǒng)。該觸控墊具有大量的導(dǎo)電體120X、120Y。導(dǎo)電體120X彼此平行，而導(dǎo)電體120Y彼此平行且橫向垂直于導(dǎo)電體120X。人體手指130接觸該觸控墊后，遂會(huì)改變一些或全部導(dǎo)電體120(亦即120X、120Y)的狀態(tài)。例如，手指130的存在或者壓力會(huì)改變手指所經(jīng)過的導(dǎo)電體的電容。檢知處理電路140會(huì)檢知出導(dǎo)電體的狀態(tài)并確定手指130于觸控墊上的位置甚至于壓力。電路140即進(jìn)行一適當(dāng)?shù)膭?dòng)作，諸如在電腦顯示幕上移動(dòng)游標(biāo)、啟動(dòng)微波爐，以及諸如此類等。
導(dǎo)電體120并非必須排列成兩組平行的導(dǎo)電體形式，而是可以排列成放射狀或其他一些樣式。
圖2是顯示一檢知處理電路140，該類電路可見美國專利第4,736,191號(hào)(1988年4月5日公告，授予Matzke等)。其中諸導(dǎo)電體120，即顯示為X1、X2、……XN，經(jīng)由適當(dāng)?shù)碾娮瓒B接于多工器210的各輸入端。多工器210每次選擇一個(gè)導(dǎo)電體，且將所選定的導(dǎo)電體連接于一線路214。處理電路220隨即產(chǎn)生一信號(hào)，表示線路214上的電容量，進(jìn)而表示所選定導(dǎo)電體的電容量。該信號(hào)的產(chǎn)生過程如下線路214先對(duì)地放電，而后連接于微處理器230所提供的一高壓；電路220再產(chǎn)生一脈沖，表示線路214上的電壓升至某預(yù)定值的時(shí)間段；微處理器230測定該脈沖的長度并儲(chǔ)存，作為對(duì)所選定導(dǎo)電體電容量的表征；經(jīng)適當(dāng)處理后，該微處理器使多工器210選擇下一導(dǎo)電體，并重復(fù)以上的步驟，至所有導(dǎo)電體全部檢知完畢。
諸導(dǎo)電體遂被依次處理如圖3的時(shí)序圖所示。其中TX1為處理導(dǎo)電體X1的時(shí)間，TX2為處理導(dǎo)電體X2的時(shí)間，以此類推。
圖4是顯示一種同時(shí)處理諸導(dǎo)電體的系統(tǒng)。各導(dǎo)電體120連接于一相應(yīng)的充電積分器410，各充電積分器410產(chǎn)生一電壓，分別表示各導(dǎo)電體120的電容量，并分別將該電壓提供于電路420，電路420執(zhí)行取樣以及濾波功能，電路420的輸出端連接于AD轉(zhuǎn)換器(Analog to Digital Converter，ADC，模—數(shù)轉(zhuǎn)換器)430，具體參見美國專利第5,914,465號(hào)(1999年6月22日公告，授予Allen等)。
如圖5的時(shí)序圖所示，全部導(dǎo)電體的感應(yīng)是以并列掃描的方式處理。
如圖4所示的并列處理系統(tǒng)需要大量電路設(shè)計(jì)。若模組電路(諸如積分器410)與數(shù)字電路結(jié)合于同一芯片時(shí)，此設(shè)計(jì)將浪費(fèi)較多電路，且若以標(biāo)準(zhǔn)數(shù)字電路的標(biāo)準(zhǔn)制程制造模組電路，可能需要精確設(shè)計(jì)的模組電路或者修整制程，此舉對(duì)于批量生產(chǎn)而言，實(shí)為棘手而效率不彰。
另一方面，若以序列處理所有導(dǎo)電體的感應(yīng)，則處理速度顯然較慢。
解決上述技術(shù)問題所采用的技術(shù)方案是這樣的一種以多個(gè)導(dǎo)電體檢知物體的方法，其中的物體可改變各導(dǎo)電體一項(xiàng)或多項(xiàng)特性，其特征是該方法包括對(duì)各導(dǎo)電體的處理，以確定其一項(xiàng)或多項(xiàng)特性；其中對(duì)該些導(dǎo)電體中至少一個(gè)的處理，與對(duì)該些導(dǎo)電體中至少另一個(gè)的處理，于時(shí)間上重疊但彼此相對(duì)偏移；對(duì)各導(dǎo)電體的處理包含產(chǎn)生一個(gè)表示該等導(dǎo)電體電容的信號(hào)；各導(dǎo)電體的一項(xiàng)或多項(xiàng)特性，為表示該物體是否存在于導(dǎo)電體附近；該些導(dǎo)電體位于同一表面上，而且各導(dǎo)電體的一項(xiàng)或多項(xiàng)特性為可以表示物體在該表面上于緊鄰導(dǎo)電體處的壓力；對(duì)各導(dǎo)電體的處理包含在該導(dǎo)電體以及/或者在一耦合于該導(dǎo)電體的節(jié)點(diǎn)上產(chǎn)生與檢知一信號(hào)，該信號(hào)表示該導(dǎo)電體一項(xiàng)或多項(xiàng)特性中至少一項(xiàng)；以及對(duì)于至少兩導(dǎo)電體，對(duì)該兩導(dǎo)電體中之一進(jìn)行產(chǎn)生與檢知信號(hào)作業(yè)，與對(duì)該兩導(dǎo)電體中另一個(gè)進(jìn)行產(chǎn)生與檢知信號(hào)作業(yè)，于時(shí)間上重疊但彼此相對(duì)偏移；對(duì)各導(dǎo)電體產(chǎn)生相應(yīng)的信號(hào)，包含將該導(dǎo)電體以及/或者相應(yīng)的節(jié)點(diǎn)設(shè)置成預(yù)定的初始狀態(tài)；而后將該導(dǎo)電體以及/或者該節(jié)點(diǎn)耦合于一可改變?cè)搶?dǎo)電體以及/或者該節(jié)點(diǎn)狀態(tài)的電路，并產(chǎn)生一信號(hào)，表示所改變的狀態(tài)或者某一有關(guān)狀態(tài)變化過程的參數(shù)；各狀態(tài)為該導(dǎo)電體以及/或者該節(jié)點(diǎn)上的電壓。
一種以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是檢知的物體可改變各導(dǎo)電體一項(xiàng)或多項(xiàng)特性，其特征是，該裝置包含有一總電路，且該處理各導(dǎo)電體以確定該些導(dǎo)電體一項(xiàng)或多項(xiàng)特性的總電路耦合于該些導(dǎo)電體；其中該總電路使得對(duì)導(dǎo)電體中至少一個(gè)的處理，與對(duì)導(dǎo)電體中至少另一個(gè)的處理于時(shí)間上重疊，然而使得對(duì)導(dǎo)電體中一個(gè)的處理與對(duì)導(dǎo)電體中另一個(gè)的處理于時(shí)間上彼此相對(duì)偏移；對(duì)各導(dǎo)電體的處理包含有產(chǎn)生一表示該些導(dǎo)電體電容的信號(hào)；各導(dǎo)電體的一項(xiàng)或多項(xiàng)特性，為表示該物體是否存在于導(dǎo)電體附近；該些導(dǎo)電體位于同一表面上，而且各導(dǎo)電體的一項(xiàng)或多項(xiàng)特性為表示物體在該表面上于緊鄰導(dǎo)電體處的壓力；對(duì)各導(dǎo)電體的處理包含使該總電路在導(dǎo)電體以及/或者在一耦合于該導(dǎo)電體的節(jié)點(diǎn)上產(chǎn)生與檢知一信號(hào)，該信號(hào)表示該導(dǎo)電體一項(xiàng)或多項(xiàng)特性中至少一項(xiàng)；對(duì)于至少兩導(dǎo)電體，對(duì)該兩導(dǎo)電體中一個(gè)進(jìn)行產(chǎn)生與檢知信號(hào)作業(yè)，與對(duì)該兩導(dǎo)電體中另一個(gè)進(jìn)行產(chǎn)生與檢知信號(hào)作業(yè)，于時(shí)間上重疊但彼此相對(duì)偏移；對(duì)各導(dǎo)電體產(chǎn)生相應(yīng)的信號(hào)包含有將該導(dǎo)電體以及/或者相應(yīng)的節(jié)點(diǎn)設(shè)置成預(yù)定的初始狀態(tài)；而后將該導(dǎo)電體以及/或者該節(jié)點(diǎn)耦合于一形成該總電路的一部分且可改變?cè)搶?dǎo)電體以及/或者該節(jié)點(diǎn)狀態(tài)的電路，并產(chǎn)生一信號(hào)，表示所改變的狀態(tài)或者某一有關(guān)狀態(tài)變化過程的參數(shù)；各狀態(tài)為該導(dǎo)電體以及/或者該節(jié)點(diǎn)上的電壓；該總電路包含有一選擇電路，從多個(gè)導(dǎo)電體中選定一組導(dǎo)電體，該組選定的導(dǎo)電體少于全部導(dǎo)電體；一處理電路，用于處理所選定的該組導(dǎo)電體，以產(chǎn)生信號(hào)，表示所選定的導(dǎo)電體一項(xiàng)或多項(xiàng)特性；其中選擇電路可選定一個(gè)以上導(dǎo)電體合成一組，且可并列處理該組選定導(dǎo)電體中的諸多導(dǎo)電體，其中至少有兩個(gè)導(dǎo)電體在處理時(shí)間上彼此相對(duì)偏移；該總電路尚包含有一控制電路，該控制電路控制選擇電路與處理電路，對(duì)已處理完畢的所選定導(dǎo)電體取消選定，而對(duì)尚未處理完畢的導(dǎo)電體不取消選定，并且選定與開始處理另一導(dǎo)電體，而不對(duì)尚未處理完畢的導(dǎo)電體取消選定。
本發(fā)明一些實(shí)施例，請(qǐng)參閱


，其中多個(gè)導(dǎo)電體的處理是于彼此相對(duì)偏移的重疊時(shí)段內(nèi)進(jìn)行。其實(shí)施例示于圖6中，導(dǎo)電體X1的處理時(shí)間TX1重疊于處理導(dǎo)電體X2的時(shí)間TX2，但時(shí)間TX2起始遲于TX1；TX3重疊于TX2，但起始遲于TX2，以此類推。
于圖7中，導(dǎo)電體X1、X2是同時(shí)予以處理(同圖4)，導(dǎo)電體X3與X4亦同時(shí)予以處理。時(shí)間＂TX3、TX4＂重疊于＂TX1、TX2＂，但起始遲于＂TX1、TX2＂。于其他實(shí)施例中，對(duì)兩個(gè)以上導(dǎo)電體同時(shí)加以處理，但對(duì)于至少兩個(gè)導(dǎo)電體，使彼此的處理時(shí)間重疊且彼此相對(duì)偏移。
于本發(fā)明一些實(shí)施例中，處理時(shí)間的重疊可讓導(dǎo)電體處理得快于序列掃描的系統(tǒng)。對(duì)手指或筆尖運(yùn)動(dòng)的響應(yīng)時(shí)間得以提升，并且/或者有較多時(shí)間留給數(shù)字處理及其他類型的處理。同時(shí)，所需電路少于同步處理電路，特別是所需模組電路較少，降低了模組電路的設(shè)計(jì)以及制程的修整要求。此外，較之同步處理系統(tǒng)，使電源驅(qū)動(dòng)條件得以降低。圖8所示的一實(shí)施例，顯示導(dǎo)電體Xn的電壓為時(shí)間的函數(shù)，該導(dǎo)電體的處理過程包括一放電階段Dn、一充電階段Cn以及一檢知階段Sn，于放電階段Dn，導(dǎo)電體對(duì)地放電，繼之于充電階段Cn，將預(yù)定量的電荷注入該導(dǎo)電體，隨后于檢知階段Sn，以一取樣電路(未顯示)對(duì)該導(dǎo)電體上電荷取樣，該等階段Dn、Cn、Sn持續(xù)相等的時(shí)間段。圖9顯示導(dǎo)電體X1、X2、X3三階段的相對(duì)時(shí)間關(guān)系。對(duì)任一導(dǎo)電體的處理，為相對(duì)于前一導(dǎo)電體延遲一個(gè)階段的時(shí)間段，故D2與C1在時(shí)間上重合，D3與C2及S1在時(shí)間上重合，以此類推。更普遍的規(guī)律是，各階段Sn、Cn+1、Dn+2在時(shí)間上重合。于每一階段的時(shí)間段T中，至多有一個(gè)導(dǎo)電體處于任一給定的階段(放電、充電或者檢知)，故用于每一階段的電路可為不同導(dǎo)電體共享，例如，取樣電路僅需要一個(gè)。此外，對(duì)于充電及放電電路(階段Cn及Dn)的驅(qū)動(dòng)電流得以降低，因?yàn)橛谌我粫r(shí)刻至多有一個(gè)導(dǎo)電體在充電，至多有一個(gè)導(dǎo)電體在放電。
于一些實(shí)施例中，在每一階段的時(shí)間段T內(nèi)，是一個(gè)導(dǎo)電體處于檢知階段S，一個(gè)導(dǎo)電體處于充電階段C，而其余導(dǎo)電體處于放電階段D。同時(shí)，被接地的導(dǎo)電體(處于放電階段的導(dǎo)電體)可降低注入相鄰導(dǎo)電體的雜訊量。
于一些實(shí)施例中，在每一階段的時(shí)間段T內(nèi)，是一個(gè)導(dǎo)電體處于檢知階段，多個(gè)導(dǎo)電體處于充電階段，且多個(gè)導(dǎo)電體處于放電階段。更為一般的情形是，在同一階段的時(shí)間段T內(nèi)，可有任意數(shù)目的導(dǎo)電體處于檢知階段，任意數(shù)目的導(dǎo)電體處于充電階段，并且任意數(shù)目的導(dǎo)電體處于放電階段，此時(shí)可配備多份檢知、充電以及放電電路。
本發(fā)明并非局限于上述的實(shí)施例。且本發(fā)明非局限于在不同導(dǎo)電體間共享放電、充電或檢知電路的實(shí)施例，亦非局限于電流驅(qū)動(dòng)要求較低的實(shí)施例，各階段Dn、Cn、Sn不必持續(xù)相等的時(shí)間段。同樣，對(duì)于任一給定的導(dǎo)電體，不同的階段可在時(shí)間上重疊，甚至可以在同一時(shí)間出現(xiàn)，例如，對(duì)任一導(dǎo)電體的充電及檢知可在同一時(shí)間進(jìn)行，各階段可不同于圖8。本發(fā)明可應(yīng)用于導(dǎo)電體是經(jīng)由電容耦合于驅(qū)動(dòng)(充電)及檢知線路的系統(tǒng)(具體參見美國專利第4,733,222號(hào)，公告于1988年3月22日，授予Evans)，從而解決了使其減少電路并提高檢知處理速度的技術(shù)問題。
本發(fā)明方法簡便，結(jié)構(gòu)簡單，是令多個(gè)導(dǎo)電體于彼此相對(duì)偏移的重疊時(shí)段內(nèi)進(jìn)行，讓導(dǎo)電體的處理過程包括一放電階段Dn、一充電階段Cn以及一檢知階段Sn，于放電階段Dn導(dǎo)電體對(duì)地放電，繼之于充電階段Cn將預(yù)定量的電荷注入該導(dǎo)電體，隨后于檢知階段Sn以一取樣電路對(duì)該導(dǎo)電體上電荷取樣；故對(duì)任一導(dǎo)電體的處理時(shí)間，為相對(duì)于前一導(dǎo)電體延遲一個(gè)階段的時(shí)間段，因此于每一階段的時(shí)間段中，至多有一個(gè)導(dǎo)電體處于任一給定的階段(放電、充電或者檢知)，故用于每一階段的電路可為不同導(dǎo)電體共享，而具實(shí)用性。
圖2是一已知檢知處理電路的方塊圖。
圖3是圖2的電路的時(shí)序圖。
圖4是另一已知檢知處理電路的方塊圖。
圖5是圖4的電路的時(shí)序圖。
圖6是本發(fā)明一些實(shí)施例的時(shí)序圖。
圖7是本發(fā)明另一些實(shí)施例的時(shí)序圖。
圖8是本發(fā)明一實(shí)施例中導(dǎo)電體的電壓曲線圖。
圖9是圖8的實(shí)施例的時(shí)序圖。
圖10是本發(fā)明一些實(shí)施例的檢知處理總電路的方塊圖。
圖11是本發(fā)明一種實(shí)施于圖10總電路一部分的方塊電路圖。
圖12是本發(fā)明一實(shí)施例中所獲致的時(shí)序圖。
圖13是本發(fā)明一種實(shí)施于圖10總電路一部分的方塊及電路圖。
圖14是本發(fā)明一種實(shí)施于圖10總電路又一部分的方塊及電路圖。
圖15是本發(fā)明一實(shí)施例的方塊電路圖。
圖16是本發(fā)明適用于一些實(shí)施例的已知觸控墊的俯視圖。
圖17是圖16的觸控墊的剖面圖。
該等導(dǎo)電體可排列成如圖1中所示，或者以任何其他適當(dāng)?shù)臉邮匠尸F(xiàn)。例如，可為放射形排列，如前述美國專利第4,736,191號(hào)般。諸導(dǎo)電體可分布于一平面或曲面上，或以任何適當(dāng)?shù)姆绞椒植肌?br> 該些N個(gè)導(dǎo)電體連接于N3 TDM多工器1020的輸入端。于每一階段的時(shí)間段T(如圖9)內(nèi)，多工器1020選擇三個(gè)導(dǎo)電體Xn、Xn+1、Xn+2使處于放電、充電以及檢知階段。多工器(MUX)的輸出端分別連接于各驅(qū)動(dòng)檢知電路1030.1、1030.2、1030.3的輸入端，此些電路逐項(xiàng)對(duì)所選定的導(dǎo)電體進(jìn)行放電、充電以及檢知作業(yè)。
電路1030的輸出端分別連接于3∶1多工器1040的輸入端。多工器1040選定一電路1030，此時(shí)該電路處于檢知階段，多工器的輸出端連接于一取樣電路1050，該取樣電路1050的輸出端連接于AD轉(zhuǎn)換器1060的輸入端，該AD轉(zhuǎn)換器1060的輸出端則連接于一數(shù)字處理電路1070，后者可進(jìn)行濾波、校正以及其他類型處理，AD轉(zhuǎn)換器1060以及電路1070僅為例示而已。本發(fā)明絕非受限于任何數(shù)字處理功能或者其前后程序，抑或以數(shù)字電路實(shí)施的任何功能。例如，濾波可于A/D轉(zhuǎn)換前進(jìn)行，或者可以省略。
于圖10所示的實(shí)施例中，電路1020、1030、1040、1050、1060受控于一劃時(shí)多工(TDM)控制電路1080。數(shù)字處理電路1 70受控于一計(jì)時(shí)控制電路1090。電路1090對(duì)電路1080提供一起始信號(hào)，以啟動(dòng)對(duì)導(dǎo)電體的處理，電路1080于接近每次檢知階段結(jié)束前，對(duì)電路1090發(fā)出一＂備妥＂信號(hào)Rdy，表示對(duì)某一導(dǎo)電體的取樣資料已可用于數(shù)字處理，此一控制方案僅為提供例示，而非意在限制。
電路1030.1、1030.2、1030.3三者結(jié)構(gòu)相同，圖11顯示此種電路。TDM多工器1020中開關(guān)1110于閉合時(shí)，在導(dǎo)電體Xn與電路1030的某一輸入終端IN(終端1114)之間建立起一導(dǎo)電通道；3∶1多工器1040中開關(guān)1120，在電路1030的輸出終端OUT與S/H電路1050的輸入端之間建立起一導(dǎo)電通道；S/H電路1050在此顯示成一傳統(tǒng)電路，其基本上包括(1)一閘道器1122，連接于多工器1040的輸出端與S/H 1050的輸出端之間；以及(2)一電容器1126，連接于終端1124與地線之間，終端1124連接于A/D轉(zhuǎn)換器1060的輸入端，亦可以為其他類型的S/H電路。
電路1030的終端IN經(jīng)由開關(guān)1140經(jīng)連接電流源1130，經(jīng)由開關(guān)1150接地，并經(jīng)由開關(guān)1160連接于終端OUT。各開關(guān)閉合時(shí)，即于其兩端間建立起一導(dǎo)電通道。該等開關(guān)可實(shí)施成晶體管、通道閘、或者其他任何樣式(已知者或有待發(fā)明者均可)，該等開關(guān)及閘道器1122受控于TDM控制電路1080。
如圖8、11所示，于放電階段Dn，開關(guān)1150閉合而開關(guān)1140、1160開啟，導(dǎo)電體Xn對(duì)地放電。于充電階段Cn，開關(guān)1140閉合而開關(guān)1150、1160開啟一段預(yù)定的時(shí)間，電流源1130放出預(yù)定量的電流，對(duì)導(dǎo)電體Xn注入預(yù)定量的電荷Q，該導(dǎo)電體的電壓遂升高至電壓V＝Q/C，式中C為該導(dǎo)電體的電容。于檢知階段Sn，開關(guān)1160閉合而開關(guān)1140、1150開啟，電荷Q成為與輸出端OUT共享，檢知階段結(jié)束時(shí)，開關(guān)1120閉合，而使有些電荷通往S/H電路1050的輸入端。
開關(guān)1110在所有三個(gè)階段Dn、Cn、Sn中始終閉合。
開關(guān)1160可省略。終端IN可直接連接于多工器1040。
其他時(shí)序細(xì)節(jié)顯示于圖12中。導(dǎo)電體掃描作業(yè)，始于響應(yīng)時(shí)間控制電路1090所提供的＂起始＂信號(hào)脈沖，于標(biāo)有X1、X2、X3的波形圖中，任一脈沖表示相應(yīng)導(dǎo)電體為TDM多工器1020所選定的時(shí)間，起先，僅是導(dǎo)電體X1被選定，以后在取消選定X1而使X2被選定，并在取消選定X1及X2而使X3被選定。
于標(biāo)有＂1D、2C、3S＂的波形圖中，有一脈沖表示電路1030.1處于放電階段，電路1030.2處于充電階段，而電路1030.3處于檢知階段的時(shí)間。＂1D、2C、3S＂波形圖中，另一脈沖表示電路1030.1處于充電階段，電路1030.2處于檢知階段，而電路1030.3處于放電階段的時(shí)間。＂1D、2C、3S＂波形圖中，再一脈沖表示電路1030.1處于檢知階段，電路1030.2處于放電階段，而電路1030.3處于充電階段的時(shí)間。于一些實(shí)施例中，各階段的持續(xù)時(shí)間約為2.5-20.0μs，亦可以為其他適當(dāng)時(shí)間。
各檢知階段結(jié)束時(shí)，由TDM控制電路1080發(fā)出信號(hào)Rdy，表示AD轉(zhuǎn)換器1060的輸出端上存在有效數(shù)字資料，該等資料可儲(chǔ)存于電路1070內(nèi)中央處理記錄器(未顯示)中，并且或者可以任何適當(dāng)?shù)姆绞郊右蕴幚怼?br> 當(dāng)最后一個(gè)導(dǎo)電體正在被掃描時(shí)，TDM控制電路1080對(duì)時(shí)間控制電路1090發(fā)出一幀信號(hào)(Frame signal)。新一輪掃描可經(jīng)由發(fā)出＂起始＂信號(hào)而予以啟動(dòng)。此程序?yàn)槔拘远窍拗菩?。例如，?duì)所有導(dǎo)電體的掃描可進(jìn)行多次而不發(fā)出＂起始＂信號(hào)(＂自由運(yùn)行狀態(tài)＂)。該等掃描可以輪回方式進(jìn)行，或者以其他任何順序。
圖13顯示一種用于實(shí)施圖11的電路1030的電路圖。圖中開關(guān)1140、1150、1160為通道閘。任一通道閘為一對(duì)并聯(lián)于該開關(guān)兩端的晶體管，且兩者分別為一NMOS晶體管及一PMOS晶體管。電流源1130包括呈電流反射鏡形態(tài)的諸多PMOS晶體管1310、1320、1330、1340。其中晶體管1310、1330的源極連接于一正電壓電源VDD。該兩晶體管的閘極彼此相連，且連接于晶體管1310的汲極。晶體管1310的汲極連接于晶體管1320的源極。晶體管1320的閘極連接于其汲極以及晶體管1340的閘極。晶體管1320的汲極則連接于一電流源1404(如圖14所示)的輸出終端1350，自終端1350以電流源1404降低一恒定的電流偏置。圖13的電路僅為例示而非以為限。
晶體管1330的汲極連接于晶體管1340的源極。晶體管1340的汲極則連接于開關(guān)1140。
電流源1404包括呈電流反射鏡形態(tài)的諸多PMOS晶體管1410、1420、1430、1440。其中晶體管1410、1430的源極連接于VDD。該兩晶體管的閘極彼此相連，且連接于晶體管1410的汲極。晶體管1410的汲極連接于晶體管1420的源極。晶體管1420的閘極連接于其汲極1450以及晶體管1440的閘極。晶體管1440的源極則連接于晶體管1430的汲極。圖14的電路實(shí)為例示而非限制。
晶體管1420的汲極節(jié)點(diǎn)1450連接于NMOS晶體管1460的汲極。晶體管1460的閘極連接于放大器1464的輸出端。放大器1464的同相輸入端接收一同相基準(zhǔn)電壓Vref，放大器1464的反相輸入端連接于晶體管1460的源極以及電阻1468的一端，電阻1468的另端則接地。
流經(jīng)晶體管1410的電流反射至晶體管1440的汲極，晶體管1440的汲極連接于NMOS晶體管1470的汲極及閘極。晶體管1470的源極連接于NMOS晶體管1474的汲極及閘極，晶體管1474的源極接地。晶體管1474的閘極連接于NMOS晶體管1480的閘極，而后者的源極則接地，晶體管1480的汲極連接于NMOS晶體管1490的源極，晶體管1490的閘極連接于晶體管1470的閘極，晶體管1490的汲極連接于終端1350。
晶體管1440汲極處的電流偏置，被NMOS晶體管1470、1474、1480、1490所形成的電流反射鏡反射至終端1350。
于一些實(shí)施例中，電流源1404為電路1030.1、1030.2、1030.3三者共享。電流源1130以及其他電路方可共享的，如圖15所示。多工器1020、1040可被取而代之以一交叉連接電路1510，以后者N個(gè)輸入端分別連接于導(dǎo)電體X1、...、XN。電路1510具有三個(gè)輸出端，分別連接于電流源1130的輸出端、接地端以及開關(guān)1160的一端、開關(guān)1160的另端連接于S/H電路1050的輸入端，在TDM控制電路1080的控制下，交叉連接電路1510同時(shí)選定三個(gè)導(dǎo)電體，并令其中一導(dǎo)電體接地使之處于放電階段，令另一導(dǎo)電體連接于電流源1130使之處于充電階段，而令又一導(dǎo)電體連接于開關(guān)1160使之處于檢知階段。
于一些實(shí)施例中，開關(guān)1160被省略，而使交叉連接電路1510的相應(yīng)輸出端直接連接于S/H電路1050。
于一些實(shí)施例中，各驅(qū)動(dòng)與檢知電路1030可相同于前述美國專利第5,914,465號(hào)所述的充電積分器410(如圖4所示)。此些電路的運(yùn)行過程如下首先是使連接于此種電路1030的導(dǎo)電體對(duì)一電壓VDD短路，隨后電路1030使導(dǎo)電體以恒定的電流持續(xù)放電一定時(shí)間；所產(chǎn)生的導(dǎo)電體電壓出現(xiàn)在一電容器的一極板上，繼而使該導(dǎo)電體對(duì)地短路；且隨即以一種恒定的電流持續(xù)充電一定時(shí)間，所產(chǎn)生的導(dǎo)電體電壓出現(xiàn)于另一電容器的一極板上；對(duì)該兩電容器的兩極板上的電壓加以平均，將該平均電壓傳至S/H電路1050。
于其他實(shí)施例中，各電路1030的運(yùn)行過程同圖2的處理電路(測量導(dǎo)電體電壓自一種電壓，諸如接地電壓，變至另一種電壓所花費(fèi)的時(shí)間)，于一些實(shí)施例中，電路1030檢知導(dǎo)電體狀態(tài)的方法是檢知流經(jīng)該導(dǎo)電體的電流或其他一些物理參數(shù)，方可為其他衍生形態(tài)，已知者或有待發(fā)明者不論。
圖16至圖17顯示一使用本發(fā)明某些實(shí)施例的已知型觸控墊110，圖16是一俯視圖，顯示諸多導(dǎo)電體120X，并且亦顯示鉆石形的箔墊120Y-P-導(dǎo)電體120Y的一部分，圖17是沿圖16的XVII-XVII線所剖得的剖面。導(dǎo)電體120X以及箔墊120Y-P，為形成于一絕緣印刷電路板(PCB)1710上的導(dǎo)電軌跡(諸如銅質(zhì))，導(dǎo)電體120Y亦包括有位于PCB1710底面上的導(dǎo)電軌跡120Y-L。各軌跡120Y-L經(jīng)由形成于PCB1710的穿孔內(nèi)的栓塞120Y-M而連接于一排箔墊120Y-P，電介質(zhì)1720形成于軌跡120X、120Y-P上，電介質(zhì)1720將此些軌跡與手指或筆尖130隔開，電介質(zhì)1720則形成于PCB1710的底面，覆蓋軌跡120Y-L。
其他適用的觸控墊與觸控表面結(jié)構(gòu)及其特征，可見美國專利第5,914,465、4,736,191以及4,639,720號(hào)，其他觸控墊結(jié)構(gòu)，包括三度空間結(jié)構(gòu)、一度空間結(jié)構(gòu)及其他結(jié)構(gòu)，無論已知者或有待發(fā)明者，亦可適用。
本發(fā)明并非局限于檢知人體手指或筆尖，而是可擴(kuò)展成檢知其他類型的物體。本發(fā)明亦非局限于上述的電路及其結(jié)構(gòu)，而由本發(fā)明的申請(qǐng)專利范圍所界定。
綜上所述，本發(fā)明的功效有明顯提升，其所具的先進(jìn)性、實(shí)用性，已符合發(fā)明專利申請(qǐng)要件，故依法提出發(fā)明專利申請(qǐng)。
權(quán)利要求
1.一種以多個(gè)導(dǎo)電體檢知物體的方法，其中的物體可改變各導(dǎo)電體一項(xiàng)或多項(xiàng)特性，其特征是該方法包括對(duì)各導(dǎo)電體的處理，以確定其一項(xiàng)或多項(xiàng)特性；其中對(duì)該些導(dǎo)電體中至少一個(gè)的處理，與對(duì)該些導(dǎo)電體中至少另一個(gè)的處理，于時(shí)間上重疊但彼此相對(duì)偏移。
2.根據(jù)權(quán)利要求1所述的以多個(gè)導(dǎo)電體檢知物體的方法，其特征是對(duì)各導(dǎo)電體的處理包含產(chǎn)生一個(gè)表示該等導(dǎo)電體電容的信號(hào)。
3.根據(jù)權(quán)利要求1所述的以多個(gè)導(dǎo)電體檢知物體的方法，其特征是各導(dǎo)電體的一項(xiàng)或多項(xiàng)特性，為表示該物體是否存在于導(dǎo)電體附近。
4.根據(jù)權(quán)利要求1所述的以多個(gè)導(dǎo)電體檢知物體的方法，其特征是該些導(dǎo)電體位于同一表面上，而且各導(dǎo)電體的一項(xiàng)或多項(xiàng)特性為可以表示物體在該表面上于緊鄰導(dǎo)電體處的壓力。
5.根據(jù)權(quán)利要求1所述的以多個(gè)導(dǎo)電體檢知物體的方法，其特征是對(duì)各導(dǎo)電體的處理包含在該導(dǎo)電體以及/或者在一耦合于該導(dǎo)電體的節(jié)點(diǎn)上產(chǎn)生與檢知一信號(hào)，該信號(hào)表示該導(dǎo)電體一項(xiàng)或多項(xiàng)特性中至少一項(xiàng)；以及對(duì)于至少兩導(dǎo)電體，對(duì)該兩導(dǎo)電體中之一進(jìn)行產(chǎn)生與檢知信號(hào)作業(yè)，與對(duì)該兩導(dǎo)電體中另一個(gè)進(jìn)行產(chǎn)生與檢知信號(hào)作業(yè)，于時(shí)間上重疊但彼此相對(duì)偏移。
6.根據(jù)權(quán)利要求5所述的以多個(gè)導(dǎo)電體檢知物體的方法，其特征是對(duì)各導(dǎo)電體產(chǎn)生相應(yīng)的信號(hào)，包含將該導(dǎo)電體以及/或者相應(yīng)的節(jié)點(diǎn)設(shè)置成預(yù)定的初始狀態(tài)；而后將該導(dǎo)電體以及/或者該節(jié)點(diǎn)耦合于一可改變?cè)搶?dǎo)電體以及/或者該節(jié)點(diǎn)狀態(tài)的電路，并產(chǎn)生一信號(hào)，表示所改變的狀態(tài)或者某一有關(guān)狀態(tài)變化過程的參數(shù)。
7.根據(jù)權(quán)利要求6所述的以多個(gè)導(dǎo)電體檢知物體的方法，其特征是各狀態(tài)為該導(dǎo)電體以及/或者該節(jié)點(diǎn)上的電壓。
8.一種以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是檢知的物體可改變各導(dǎo)電體一項(xiàng)或多項(xiàng)特性，其特征是，該裝置包含有一總電路，且該處理各導(dǎo)電體以確定該些導(dǎo)電體一項(xiàng)或多項(xiàng)特性的總電路耦合于該些導(dǎo)電體；其中該總電路使得對(duì)導(dǎo)電體中至少一個(gè)的處理，與對(duì)導(dǎo)電體中至少另一個(gè)的處理于時(shí)間上重疊，然而使得對(duì)導(dǎo)電體中一個(gè)的處理與對(duì)導(dǎo)電體中另一個(gè)的處理于時(shí)間上彼此相對(duì)偏移。
9.根據(jù)權(quán)利要求8所述的以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是對(duì)各導(dǎo)電體的處理包含有產(chǎn)生一表示該些導(dǎo)電體電容的信號(hào)。
10.根據(jù)權(quán)利要求8所述的以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是各導(dǎo)電體的一項(xiàng)或多項(xiàng)特性，為表示該物體是否存在于導(dǎo)電體附近。
11.根據(jù)權(quán)利要求8所述的以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是該些導(dǎo)電體位于同一表面上，而且各導(dǎo)電體的一項(xiàng)或多項(xiàng)特性為表示物體在該表面上于緊鄰導(dǎo)電體處的壓力。
12.根據(jù)權(quán)利要求8所述的以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是對(duì)各導(dǎo)電體的處理包含使該總電路在導(dǎo)電體以及/或者在一耦合于該導(dǎo)電體的節(jié)點(diǎn)上產(chǎn)生與檢知一信號(hào)，該信號(hào)表示該導(dǎo)電體一項(xiàng)或多項(xiàng)特性中至少一項(xiàng)；對(duì)于至少兩導(dǎo)電體，對(duì)該兩導(dǎo)電體中一個(gè)進(jìn)行產(chǎn)生與檢知信號(hào)作業(yè)，與對(duì)該兩導(dǎo)電體中另一個(gè)進(jìn)行產(chǎn)生與檢知信號(hào)作業(yè)，于時(shí)間上重疊但彼此相對(duì)偏移。
13.根據(jù)權(quán)利要求12所述的以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是對(duì)各導(dǎo)電體產(chǎn)生相應(yīng)的信號(hào)包含有將該導(dǎo)電體以及/或者相應(yīng)的節(jié)點(diǎn)設(shè)置成預(yù)定的初始狀態(tài)；而后將該導(dǎo)電體以及/或者該節(jié)點(diǎn)耦合于一形成該總電路的一部分且可改變?cè)搶?dǎo)電體以及/或者該節(jié)點(diǎn)狀態(tài)的電路，并產(chǎn)生一信號(hào)，表示所改變的狀態(tài)或者某一有關(guān)狀態(tài)變化過程的參數(shù)。
14.根據(jù)權(quán)利要求13所述的以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是各狀態(tài)為該導(dǎo)電體以及/或者該節(jié)點(diǎn)上的電壓。
15.根據(jù)權(quán)利要求8所述的以多個(gè)導(dǎo)電體檢知物體的裝置，其特征是該總電路包含有一選擇電路，從多個(gè)導(dǎo)電體中選定一組導(dǎo)電體，該組選定的導(dǎo)電體少于全部導(dǎo)電體；一處理電路，用于處理所選定的該組導(dǎo)電體，以產(chǎn)生信號(hào)，表示所選定的導(dǎo)電體一項(xiàng)或多項(xiàng)特性；其中選擇電路可選定一個(gè)以上導(dǎo)電體合成一組，且可并列處理該組選定導(dǎo)電體中的諸多導(dǎo)電體，其中至少有兩個(gè)導(dǎo)電體在處理時(shí)間上彼此相對(duì)偏移；該總電路尚包含有一控制電路，該控制電路控制選擇電路與處理電路，對(duì)已處理完畢的所選定導(dǎo)電體取消選定，而對(duì)尚未處理完畢的導(dǎo)電體不取消選定，并且選定與開始處理另一導(dǎo)電體，而不對(duì)尚未處理完畢的導(dǎo)電體取消選定。
全文摘要
一種以多個(gè)導(dǎo)電體檢知物體的方法，其中的物體可改變各導(dǎo)電體一項(xiàng)或多項(xiàng)特性，其特征是該裝置包含總電路耦合于該些導(dǎo)電體并處理各導(dǎo)電體，以確定其一項(xiàng)或多項(xiàng)特性；其方法包括對(duì)各導(dǎo)電體的處理確定其一項(xiàng)或多項(xiàng)特性，其中對(duì)該些導(dǎo)電體中至少一個(gè)的處理及至少另一個(gè)的處理，時(shí)間上重疊彼此相對(duì)偏移；導(dǎo)電體處理過程一放電階段Dn、一充電階段Cn及一檢知階段Sn，放電階段Dn是導(dǎo)電體對(duì)地放電，充電階段Cn將預(yù)定量的電荷注入導(dǎo)電體，檢知階段Sn以一取樣電路對(duì)導(dǎo)電體上電荷取樣；處理時(shí)間為相對(duì)于前一導(dǎo)電體延遲一個(gè)階段的時(shí)間段，每一階段的時(shí)間段中，至多有一個(gè)導(dǎo)電體處于任一給定的階段，每一階段的電路可為不同導(dǎo)電體共享，而具實(shí)用性。
文檔編號(hào)G06F3/041GK1466034SQ0214340
公開日2004年1月7日 申請(qǐng)日期2002年9月24日 優(yōu)先權(quán)日2002年7月5日
發(fā)明者林招慶 申請(qǐng)人:和創(chuàng)科技股份有限公司