專利名稱：單線串列傳輸協(xié)定方法與電路的制作方法
技術領域：
本發(fā)明是涉及一種串列資料的傳輸協(xié)定方法與電路，且特別是關于一種以單線來做雙向串列資料的傳輸?shù)膫鬏攨f(xié)定方法與電路。
背景技術：
資料傳輸?shù)姆绞接蟹譃榇匈Y料的傳輸與并列資料的傳輸，而串列資料的傳輸有I2C匯流排、UART(Universal Asynchronous ReceiverTransmitter)與HDQ16 protocol等技術。
圖1繪示已有技術的匯流排的架構圖。在圖1中，在匯流排上的各個裝置彼此要傳送資料，是由SDA(Serial Data Line)102與SCL(Serial ClockLine)104這兩條傳輸線來完成資料的傳送，匯流排傳送資料的格式是以8個位元同一方面的串列型式傳送，匯流排是可以雙向傳送資料，標準的傳送資料的速率是100kbit/s，但是匯流排可以提升傳送資料的速率為400kbit/s。
使用I2C匯流排做資料的傳送已經(jīng)是被廣泛地使用，在此以圖2繪示已有技術匯流排的資料傳送時序圖做簡單地說明。假設圖1中微控制器A(Micro-Controller A)106要傳送資料給微控制器B 108，在圖2中的區(qū)間I，微控制器A 106準備要將資料送至SDA 102上，但SCL 104的狀態(tài)是在低準位，所以微控制器B 108不會接收SDA 102上的任何資料。在區(qū)間II，此時SCL 104的狀態(tài)是在高準位，微控制器B 108在SDA 102上接收微控制器A 106所送出的資料。在區(qū)間III，SCL 104的狀態(tài)又成為低準位，微控制器B 108不會在SDA 102上接收任何資料，并且微控制器A 106將SDA 102與SCL 104的使用權交出來。
圖3繪示已有技術I2C具有UART架構的方塊圖。圖3是電腦系統(tǒng)的部分結構，乃使用晶片編號8251(Intel公司制造)來做為UART傳輸?shù)募軜?。當電腦要傳送資料到外部的周邊裝置(未繪示)時，在傳輸緩沖器302傳送串列資料到外部的周邊裝置(未繪示)的前，傳輸控制器304利用TXRDY、TXE與TXC這些信號線，來和外部的周邊裝置(未繪示)做確認的動作，確認外部的周邊裝置(未繪示)是否已經(jīng)準備好接收資料，當外部的周邊裝置(未繪示)已經(jīng)準備好接收資料時，則由傳輸緩沖器302的傳輸線TXD傳送串列資料至外部的周邊裝置(未繪示)，以完成電腦要傳送資料到外部的周邊裝置(未繪示)的動作。
同樣地，當電腦要接收外部的周邊裝置(未繪示)所傳送的資料時，在接收緩沖器306接收外部的周邊裝置(未繪示)所傳送的串列資料的前，接收控制器308利用RXRDY、SYNDET/BD與RXC這些信號線，來和外部的周邊裝置(未繪示)做確認的動作，確認外部的周邊裝置(未繪示)是否已經(jīng)準備好傳送資料，當外部的周邊裝置(未繪示)已經(jīng)準備好傳送資料時，則由接收緩沖器306的接收線RXD接收外部的周邊裝置(未繪示)傳送的串列資料，以完成電腦接收外部的周邊裝置(未繪示)的傳送資料的動作。
圖4(A)繪示習知具有UART架構的傳輸時序圖。在圖4(A)中，當電腦要傳送資料到外部的周邊裝置時，信號線TXE是在低準位的狀態(tài)，再根據(jù)TXRDY(STATUS)與TXRDY(PIN)的狀態(tài)變化，由傳輸線TXD將串列資料DATA CHAR1、DATA CHAR2與DATA CHAR3傳送到外部的周邊裝置；信號線TXE是在高準位的狀態(tài)時，則傳輸線TXD停止傳送列資料。
同樣地，如圖4(B)繪示習知具有UART架構的接收時序圖所示，電腦是否要接收外部周邊裝置所傳送的資料，是由信號線BD與RXRDY的狀態(tài)來決定，并由接收線RXD接收外部周邊裝置所傳送的串列資料DATA CHAR1、DATA CHAR2與DATA CHAR3。
綜合上述，以I2C匯流排的串列式的通訊方式，對于目前需要傳輸大量資料的要求，以標準傳輸速率為100kbit/s與高速傳輸速率400kbit/s來傳輸資料，其傳輸速率需要很長的傳輸時間，而且I2C匯流排對于資料的雙向傳輸是需要兩條資料傳輸線來完成其工作，并不是最簡單的架構。以UART的串列式的通訊方式，若要做資料的雙向傳輸，仍然是需要兩條資料傳輸線來完成其工作，并且以UART為傳輸架構所設計出來的電路是很復雜的。

發(fā)明內(nèi)容
因此本發(fā)明是提供一種單線串列傳輸協(xié)定方法與電路，可以使用一條資料傳輸線在高速傳輸速率下來雙向傳輸資料，以節(jié)省傳輸大量資料的傳輸時間，并且在此架構可以設計出簡單的電路結構。
本發(fā)明是提供一種單線串列傳輸協(xié)定電路，此單線串列傳輸協(xié)定電路簡述如下一輸入/輸出埠，用以接收或傳送資料；一控制器，耦接至輸入/輸出埠，用以控制單線串列傳輸協(xié)定電路是傳送資料的狀態(tài)或是接收資料的狀態(tài)；一控制緩沖器，耦接至輸入/輸出埠與控制器，用以傳送控制器所送出的串列資料至輸入/輸出埠；以及，一位移暫存器，耦接至控制器，可將并列資料轉換為串列資料后送至控制器，亦可將控制器所送出的串列資料轉換為并列資料后送出至上層控制電路。
本發(fā)明提出一種單線串列傳輸協(xié)定方法的步驟包括首先，保持在接收資料的狀態(tài)，可以接收串列資料；接著，在送出串列資料前，由接收資料的狀態(tài)轉為傳送資料的狀態(tài)，并送出一欲傳送資料信號；然后，送出串列資料；以及，在送出串列資料結束后，由傳送資料的狀態(tài)回到接收資料的狀態(tài)。如此，可達到以單線做雙向的資料傳輸。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，以下特舉較佳實施例，并配合所附圖式，作詳細說明如下。


圖1為已有技術I2C匯流排的架構圖；圖2為已有技術I2C匯流排的資料傳送時序圖；圖3為已有技術具有UART架構的方塊圖；圖4(A)繪示習知具有UART架構的傳輸時序圖；圖4(B)繪示習知具有UART架構的接收時序圖；圖5為本發(fā)明單線串列傳輸協(xié)定電路的方塊圖；圖6為本發(fā)明的輸入/輸出埠的部分電路圖；
圖7為本發(fā)明單線串列傳輸協(xié)定方法的狀態(tài)圖；圖8為本發(fā)明單線串列傳輸協(xié)定方法可操作在高速傳輸?shù)臓顟B(tài)圖；以及表1為各種不同傳輸速率對照表。
具體實施例方式
圖5為本發(fā)明單線串列傳輸協(xié)定電路的方塊圖。在圖5中，資料傳輸線502是可以并聯(lián)上數(shù)個不同介面的單線串列傳輸協(xié)定電路，如介面A的單線串列傳輸協(xié)定電路506與介面B的單線串列傳輸協(xié)定電路508，為了方便說明其電路操作，本實施例是舉兩個單線串列傳輸協(xié)定電路(如圖5中的單線串列傳輸協(xié)定電路506與單線串列傳輸協(xié)定電路508，單線串列傳輸協(xié)定電路506與單線串列傳輸協(xié)定電路508的電路結構是相同的)為例。單線串列傳輸協(xié)定電路506與單線串列傳輸協(xié)定電路508分別耦接至提升電阻510的一端，而提升電阻510的另一端耦接至電壓源VDD。
單線串列傳輸協(xié)定電路506包括輸入/輸出埠512、控制器514、控制緩沖器516與位移暫存器520。輸入/輸出埠512是耦接至提升電阻510的一端，用以接收或傳送資料。控制器514耦接至輸入/輸出埠512，用以控制單線串列傳輸協(xié)定電路506是在傳送資料的狀態(tài)或是接收資料的資料?？刂凭彌_器516耦接至輸入/輸出埠512與控制器514，用以傳送控制器514所送出的串列資料data_out至輸入/輸出埠512。位移暫存器520耦接至控制器520，可將上層控制電路所送出的并列資料data_pal(8位元或8位元以上的資料格式)轉換為串列資料data_ser(1位元的資料格式)后送至控制器514，亦可將控制器514所送出的串列資料data_ser轉換為并列資料data_pal后送出。
在單線串列傳輸協(xié)定電路506的輸入/輸出埠512的部分電路如圖6繪示本發(fā)明的輸入/輸出埠的部分電路圖所示，輸入/輸出埠608的NMOFSFET 602(亦可使用其他電晶體)的汲極耦接至提升電阻606(在本實施例中，提升電阻606是使用10K歐姆，電壓源VDD是5V)的一端，NMOFSFET 602的閘極接收控制器(未繪示)所送出的下拉(pull_down)控制信號CTRL，下拉電阻604(在本實施例中，下拉電阻604是使用10K歐姆)的一端耦接至NMOFSFET 602的源極，而下拉電阻604的另一端接地。輸入/輸出埠610的電路結構與輸入/輸出埠608是相同的。
圖6中，單線串列傳輸協(xié)定電路(未繪示)在一般狀況下是處于接收資料的狀態(tài)，此時控制器(未繪示)所送出的下拉控制信號CTRL不會使NMOSFET 602導通，在NMOSFET 602的汲極的電壓為5V。若單線串列傳輸協(xié)定電路(未繪示)由接收資料的狀態(tài)轉為傳送資料的狀態(tài)，此時控制器(未繪示)所送出的下拉控制信號CTRL將會使NMOSFET 602導通，由于提升電阻606與下拉電阻604分壓的結果，在NMOSFET 602的汲極的電壓為2.5V，并且在輸入/輸出埠610的NMOSFET(未繪示)的汲極的電壓為2.5V。假設單線串列傳輸協(xié)定電路506與單線串列傳輸協(xié)定電路508(如第5圖所示)同時由接收資料的狀態(tài)轉為傳送資料的狀態(tài)，則輸入/輸出埠608的NMOSFET 602與輸入/輸出埠608的NMOSFET(未繪示)同時導通，由于提升電阻606、輸入/輸出埠608的下拉電阻604與輸入/輸出埠610的下拉電阻(未繪示)分壓的結果，在NMOSFET 602的汲極的電壓降至1.6V，當NMOSFET 602的汲極的電壓降至1.6V時，表示單線串列傳輸協(xié)定電路(未繪示)發(fā)生碰撞(collision)現(xiàn)象。
圖7繪示本發(fā)明單線串列傳輸協(xié)定方法的狀態(tài)圖，并參考第5圖中的串列傳輸協(xié)定電路506的狀態(tài)來做說明。
狀態(tài)0控制器514為起始狀態(tài)，當串列傳輸協(xié)定電路506準備要傳送資料至串列傳輸協(xié)定電路508時，上層控制電路(未繪示)送出信號output_enable、pull_down與send-_out至控制器514，控制器514并且進入狀態(tài)1；當控制器514偵測到資料傳輸線502的電壓下拉時，則控制器514進入狀態(tài)3。
狀態(tài)1控制器514使輸入/輸出埠512產(chǎn)生電壓下拉的動作(即資料傳輸線502的電壓下拉至2.5V)，單線串列傳輸協(xié)定電路506由接收資料的狀態(tài)轉為傳輸資料的狀態(tài)，此時，控制器522偵測到資料傳輸線502有電壓下拉的情況發(fā)生，單線串列傳輸協(xié)定電路508保持原本的狀態(tài)(接收資料的狀態(tài))，單線串列傳輸協(xié)定電路508等待單線串列傳輸協(xié)定電路506傳送資料，單線串列傳輸協(xié)定電路506下拉電壓的時間保持2個時脈(clock)(本實施例是以2個時脈(20us)為例)長度，以預設的低速傳輸速率(100KHz)準備傳送資料，控制器514進入狀態(tài)2。
狀態(tài)2上層控制電路(未繪示)送并列資料data_pal至位移暫存器520，位移暫存器520將并列資料data_pal轉換為串列資料data_ser，根據(jù)上層控制電路(未繪示)送時脈信號CLK至控制器514，以決定串列資料data_ser的傳輸速率，串列資料data_ser經(jīng)由控制器514、控制緩沖器516、輸入/輸出埠512與資料傳輸線502送至單線串列傳輸協(xié)定電路508，此時，單線串列傳輸協(xié)定電路506會繼續(xù)傳送資料至單線串列傳輸協(xié)定電路508，直到資料傳送結束或傳送超時(timeout)發(fā)生，則控制器514回到狀態(tài)0。而單線串列傳輸協(xié)定電路508是操作在狀態(tài)3的情況，單線串列傳輸協(xié)定電路508街收單線串列傳輸協(xié)定電路506所傳送的串列資料data_ser后，并將此串列資料data_ser轉換為并列資料data_pal。
狀態(tài)3單線串列傳輸協(xié)定電路506是保持在接收資料的狀態(tài)，控制器514將rec＝1的信號送至上層控制電路(未繪示)，位移暫存器520經(jīng)由控制器514、控制緩沖器516、輸入/輸出埠512與資料傳輸線502，接收由單線串列傳輸協(xié)定電路508所送出的串列資料data_ser，位移暫存器520將串列資料data_ser轉換為并列資料data_pal后，再送至上層控制電路(未繪示)，直到接收資料結束或接收超時發(fā)生，控制器514將rec＝0的信號送至上層控制電路(未繪示)，則單線串列傳輸協(xié)定電路506回到狀態(tài)0，單線串列傳輸協(xié)定電路508因傳送串列資料data_ser結束，單線串列傳輸協(xié)定電路508也回到狀態(tài)0；若單線串列傳輸協(xié)定電路506要傳送資料至資料傳輸線502，同時單線串列傳輸協(xié)定電路508也要傳送資料至資料傳輸線502，此時發(fā)生碰撞的情況(即資料傳輸線502的電壓下拉至1.6V)，輸入/輸出埠512產(chǎn)生initial/reset信號給控制器514，控制器514送出碰撞信號collision至上層控制電路(未繪示)，并且單線串列傳輸協(xié)定電路506由傳送資料的狀態(tài)轉為接收資料的狀態(tài)，以及控制器514回到狀態(tài)0。
圖8為本發(fā)明單線串列傳輸協(xié)定方法可操作在高速傳輸?shù)臓顟B(tài)圖，并參考圖5中的串列傳輸協(xié)定電路506的狀態(tài)來說明串列傳輸協(xié)定電路506除了在低速傳輸速率傳送資料外，還可在各種不同的高速傳輸速率傳送資料，如第1表各種不同傳輸速率對照表所示，當電壓下拉的時間是2clock時，表示傳輸速率是以預設的低速模式100KHz clock傳送資料；當電壓下拉的時間是4clock時，表示傳輸速率是以200KHz clock的高速傳送資料；其余如第1表所示。
狀態(tài)0串列傳輸協(xié)定電路506為起始狀態(tài)，當串列傳輸協(xié)定電路506準備要傳送資料至串列傳輸協(xié)定電路508時，上層控制電路(未繪示)送出信號output_enable、pull_down與send-_out至控制器514，并且控制器514進入狀態(tài)1；當控制器514偵測到資料傳輸線502的電壓下拉時，則控制器514進入狀態(tài)3。
狀態(tài)1控制器514使輸入/輸出埠512產(chǎn)生電壓下拉的動作，單線串列傳輸協(xié)定電路506由接收資料的狀態(tài)轉為傳輸資料的狀態(tài)，此時，控制器522偵測到資料傳輸線502有電壓下拉的情況發(fā)生，單線串列傳輸協(xié)定電路508保持原本的狀態(tài)(接收資料的狀態(tài))，單線串列傳輸協(xié)定電路508等待單線串列傳輸協(xié)定電路506傳送資料，當選擇以低速傳輸速率來傳送資料時，或資料傳輸要由高速傳輸模式回到低速傳輸模式，控制器514會下拉資料傳輸線502的電壓有數(shù)個clock的時間，使單線串列傳輸協(xié)定電路508知道高速傳送要用多快的傳送速率；當選擇以高速傳輸速率來傳送資料時，或資料傳輸線502原本是在高速傳輸模式，控制器514進入狀態(tài)4。
狀態(tài)2上層控制電路(未繪示)送并列資料data_pal至位移暫存器520，位移暫存器520將并列資料data_pal轉換為串列資料data_pal，根據(jù)上層控制電路(未繪示)送時脈信號CLK至控制器514，以決定串列資料data_ser的傳輸速率，串列資料data_ser經(jīng)由控制器514、控制緩沖器516、輸入/輸出埠512與資料傳輸線502送至單線串列傳輸協(xié)定電路508，此時，單線串列傳輸協(xié)定電路506會繼續(xù)傳送資料至單線串列傳輸協(xié)定電路508，直到資料傳送結束或傳送超時發(fā)生，則控制器514回到狀態(tài)0。
狀態(tài)3單線串列傳輸協(xié)定電路506是保持在接收資料的狀態(tài)，控制器514將rec＝1的信號送至上層控制電路(未繪示)，位移暫存器520經(jīng)由控制器514、控制緩沖器516、輸入/輸出埠512與資料傳輸線502接收單線串列傳輸協(xié)定電路508所送出的串列資料data_ser，位移暫存器520將串列資料data_ser轉換為并列資料data_pal后，再送至上層控制電路(未繪示)，直到接收資料結束或接收超時發(fā)生，控制器514將rec＝0的信號送至上層控制電路(未繪示)，則控制器514回到狀態(tài)0；若單線串列傳輸協(xié)定電路506要傳送資料至資料傳輸線502，同時單線串列傳輸協(xié)定電路508也要傳送資料至資料傳輸線502，此時發(fā)生碰撞的情況，輸入/輸出埠512產(chǎn)生initial/reset信號給控制器514，控制器514送出碰撞信號collision至上層控制電路(未繪示)，并且單線串列傳輸協(xié)定電路506由傳送資料的狀態(tài)轉為接收資料的狀態(tài)，以及控制器514回到狀態(tài)0；若控制器514偵測到資料傳輸線502的電壓下拉的時間超過2clock，表示單線串列傳輸協(xié)定電路508要以高速傳輸速率來傳送資料，則控制器514進入狀態(tài)6以判斷何種傳送速率，并做出回應(此時單線串列傳輸協(xié)定電路508在狀態(tài)5)。
狀態(tài)4上層控制電路(未繪示)送出傳輸速率信號speed_ctrl至控制器514，以決定單線串列傳輸協(xié)定電路506是要以何種高速傳輸速率來傳送資料，控制器514將使資料傳輸線502的電壓下拉的所需要的時間對應于所選擇的高速傳輸速率(如第1表所示)，并且控制器514進入狀態(tài)5。
狀態(tài)5控制器514將資料傳輸線502保持原來的電壓(即資料傳輸線502的電壓為5V)，單線串列傳輸協(xié)定電路506由傳送資料的狀態(tài)轉為接收資料的狀態(tài)，并且等待單線串列傳輸協(xié)定電路508送出確認信號，其信號是單線串列傳輸協(xié)定電路508將資料傳輸線502的電壓下拉1clock的時間，當單線串列傳輸協(xié)定電路508無確認信號回應至單線串列傳輸協(xié)定電路506時，表示單線串列傳輸協(xié)定電路508沒有支援高速傳輸模式，只能使用低速傳輸模式來傳輸資料，控制器514會通知上層控制電路(未繪示)只能操作在低速傳輸模式，且控制器514回到狀態(tài)0；當單線串列傳輸協(xié)定電路508有確認信號回應至單線串列傳輸協(xié)定電路506時，表示單線串列傳輸協(xié)定電路508有支援高速傳輸模式，可以使用高速傳輸模式來傳輸資料，且控制器514進入狀態(tài)2。
狀態(tài)6控制器514根據(jù)資料傳輸線502的電壓下拉的時間，以送出傳輸信號speed_ctrl至上層控制電路(未繪示)，當上層控制電路(未繪示)判斷沒有支援單線串列傳輸協(xié)定電路508所要求的高速傳輸速率時，則單線串列傳輸協(xié)定電路506不會回應確認信號至單線串列傳輸協(xié)定電路508；當上層控制電路(未繪示)判斷有支援單線串列傳輸協(xié)定電路508所要求的高速傳輸速率時，則單線串列傳輸協(xié)定電路506會回應確認信號至單線串列傳輸協(xié)定電路508，并且控制器514進入狀態(tài)3。
本發(fā)明的方法可將命令(Command)與信號交換(Handshake)隱藏在時脈周期(Clock Period)的內(nèi)，如果只使用低速傳輸，則單線傳輸協(xié)定電路是很簡單的。當高速傳輸裝置碰到低速傳輸裝置時，傳輸速率會向低速傳輸速率相容。若使用在高速傳輸時，單線傳輸協(xié)定電路可以結合上一層控制電路，針對所傳送的資料來使用區(qū)塊傳送器(Block Transfer)或加上CRC偵錯電路。
本發(fā)明的電路可具有偵測碰撞(Collision)的功能，可由單線傳輸協(xié)定電路中的控制緩沖器來判斷是否有發(fā)生碰撞，如果控制緩沖器在送出資料的同時也接收到電壓下拉的情況，就表示有碰撞發(fā)生。
因此，本發(fā)明的優(yōu)點是使用一條傳輸線就可以達到雙向傳輸串列資料的功能。
本發(fā)明的另一優(yōu)點是在資料傳輸除了低速傳輸速率外，更可操作在較高的傳輸速率(如1MHz clock)，并根據(jù)各種不同介面的傳輸速率要求，可做不同等級的高速傳輸速率的選擇，以節(jié)省大量資料的傳輸時間。
本發(fā)明的再一優(yōu)點是串列資料的傳輸協(xié)定方法與電路簡單，不需要考慮復雜的接收與傳輸關系。
綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍以權利要求書所界定的為準。
表1電壓下拉時間傳輸速率2clock 低速(預設模式100kHz clock)4colck 200KHz colck5clock 500KHz clock6clock 1MHZ CLOCK7clock 以50KHz8clock
權利要求
1.一種單線串列傳輸協(xié)定電路包括一輸入/輸出埠，用以接收或傳送資料；一控制器，耦接至該輸入/輸出埠，用以控制該單線串列傳輸協(xié)定電路的一傳送資料狀態(tài)與一接收資料狀態(tài)；一控制緩沖器，耦接至該輸入/輸出埠與該控制器，用以傳送該控制器所送出的一串列資料至該輸入/輸出埠；以及一位移暫存器，耦接至該控制器，可將一并列資料轉換為該串列資料后送至該控制器，亦可將該控制器所送出的該串列資料轉換為該并列資料后送出。
2.如權利要求1所述的單線串列傳輸協(xié)定電路，其中該單線串列傳輸協(xié)定電路耦接至一提升電阻的一端，該提升電阻的另一端耦接至一電壓源。
3.如權利要求2所述的單線串列傳輸協(xié)定電路，其特征在于，其中該輸入/輸出埠更包括一電晶體，具有一電源端、一負載端與一控制端，該電源端耦接至該提升電阻的一端，該控制端接收該控制器所送出的一下拉控制信號；以及一下拉電阻，其一端耦接至該負載端，另一端接地。
4.如權利要求3所述的單線串列傳輸協(xié)定電路，其特征在于，其中該電晶體是為一NMOSFET。
5.一種單線串列傳輸協(xié)定方法的步驟包括保持在一接收資料狀態(tài)，可接收一串列資料；在送出該串列資料前，由該接收資料狀態(tài)轉為一傳送資料狀態(tài)，并送出一欲傳送資料信號；送出該串列資料；以及在送出該串列資料的后，由該傳送資料狀態(tài)回到該接收資料狀態(tài)。
6.如權利要求5所述的單線串列傳輸協(xié)定方法，其特征在于，其中成為該傳送資料狀態(tài)是產(chǎn)生一電壓下拉動作。
7.如權利要求5所述的單線串列傳輸協(xié)定方法，其特征在于，其中所要送出的該串列資料是由一并列資料轉換而成的。
8.如權利要求5所述的單線串列傳輸協(xié)定方法，其特征在于，其中要送出該串列資料是可操作在一低速傳輸模式與一高速傳輸模式的二者擇其一，該欲傳送資料信號可決定是要操作在該低速傳輸模式與該高速傳輸模式的二者擇其一，而該高速傳輸模式有數(shù)種不同的傳輸速率來傳送該串列資料。
9.如權利要求8所述的單線串列傳輸協(xié)定方法，，其特征在于，其中當送出該欲傳送資料信號經(jīng)過一預定時間內(nèi)得到接收端所回應的一確認信號時，則操作在該高速傳輸模式，否則操作在該低速傳輸模式。
全文摘要
一種單線串列傳輸協(xié)定方法與電路，其電路包括一輸入/輸出埠、一控制器、一控制緩沖器以及一位移暫存器，以單線做雙向資料的傳輸，并可操作在各種不同的傳輸速率來傳輸串列資料。
文檔編號G06F13/42GK1506806SQ0215594
公開日2004年6月23日 申請日期2002年12月12日 優(yōu)先權日2002年12月12日
發(fā)明者林春敏 申請人:華邦電子股份有限公司