專利名稱：同步記憶體的時(shí)序控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信息存儲(chǔ)領(lǐng)域存儲(chǔ)器中的時(shí)序控制方法，特別是涉及一種同步記憶體的時(shí)序控制方法(Timing control method for operatinga synchronous memory)。
背景技術(shù)：
在過(guò)去的十年里，記憶體(即存儲(chǔ)器，以下均稱為記憶體)陣列的速度及容量已有了相當(dāng)大的改進(jìn)。更特別是由于在各領(lǐng)域的多種功能，記憶體已成為集成電路工業(yè)的主要產(chǎn)品。記憶體的技術(shù)已由異步型式，例如是快頁(yè)模式，延伸資料輸出(EDO)，脈沖延伸資料輸出(PEDO)，演進(jìn)成今日的同步型式，例如是同步動(dòng)態(tài)隨機(jī)記憶體，直接隨機(jī)記憶體匯流排動(dòng)態(tài)隨機(jī)記憶體(Direct Rambus DRAM)，雙倍資料速率同步動(dòng)態(tài)隨機(jī)記憶體(DDR-SDRAM)，以及同步連結(jié)動(dòng)態(tài)隨機(jī)記憶(SLDRAM)等。
請(qǐng)參閱圖1所示，是現(xiàn)有習(xí)知的用于第一種時(shí)序控制的同步記憶體的方塊圖。在圖中，解碼器102將系統(tǒng)位址值Xadress解碼成位址值Baddress，并將與該位址值Baddress相對(duì)應(yīng)的行選擇訊號(hào)(Column Select Signal，CSL)從低準(zhǔn)位變成高準(zhǔn)位。然后在對(duì)應(yīng)于該位址值Baddress的記憶體陣列(Array)104的位址讀出區(qū)域資料LD(Local Data)(資料即數(shù)據(jù)，以下均稱為資料)。由于區(qū)域資料LD的信號(hào)準(zhǔn)位很小(大約是100mV左右的準(zhǔn)位差)，所以必須要將區(qū)域資料LD的信號(hào)準(zhǔn)位放大至0V與工作電壓準(zhǔn)位之間的范圍。因此，由記憶體陣列104所讀出的區(qū)域資料LD藉由區(qū)域資料匯流排(LocalData Bus)110送至感測(cè)放大器(Sense Amplifier)106，由感測(cè)放大器106將所接收的區(qū)域資料LD的信號(hào)準(zhǔn)位轉(zhuǎn)換為在0V與工作電壓準(zhǔn)位范圍間的通用資料GD(Global Data)，然后將通用資料GD藉由通用資料匯流排(Global Data Bus)112送至?xí)捍嫫?Register)108暫存起來(lái)。該通用資料GD將暫存于暫存器108內(nèi)，直到下一個(gè)時(shí)序信號(hào)觸發(fā)暫存器108時(shí)，才藉由所連接的外部匯流排(圖中未示)送出一輸出資料DO至同步記憶體(Synchronous Memory)100。
上述的動(dòng)作是在同步時(shí)序P0、P1、P2三個(gè)時(shí)序循環(huán)完成，而圖2是為供給至圖1中同步記憶體100的各種信號(hào)的動(dòng)作的時(shí)序圖。請(qǐng)參閱圖2所示，同步時(shí)序xclk的第P0個(gè)時(shí)序，先讀取第a個(gè)位址值Xadress。接著，解碼器102將行選擇訊號(hào)(Column Select Signal，CSL)解碼成高準(zhǔn)位后輸出，然后，記憶體陣列104讀取相對(duì)應(yīng)其位址的第a筆區(qū)域資料LD。
接著，LDB precharge信號(hào)端送出一個(gè)低準(zhǔn)位信號(hào)使區(qū)域資料匯流排110的信號(hào)準(zhǔn)位預(yù)充(Precharge)至工作電壓。此時(shí)，GDB precharge信號(hào)端也送出一個(gè)低準(zhǔn)位信號(hào)使通用資料匯流排112的信號(hào)準(zhǔn)位預(yù)充至工作電壓。當(dāng)區(qū)域資料匯流排110結(jié)束預(yù)充之后(即信號(hào)LDB precharge由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位)，第a筆區(qū)域資料LD在區(qū)域資料匯流排110漸漸形成具有高低信號(hào)差的信號(hào)準(zhǔn)位。同樣地，通用資料匯流排112結(jié)束預(yù)充之后(即信號(hào)GDB precharge由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位)，感測(cè)放大器106將具有高低信號(hào)差的信號(hào)準(zhǔn)位的第a筆區(qū)域資料LD放大為在0V與工作電壓準(zhǔn)位范圍間的第a筆通用資料GD。然后，感測(cè)放大器106將第a筆通用資料GD送至通用資料匯流排112上。
所以，解碼器102執(zhí)行解碼、從記憶體陣列104讀取資料、感測(cè)放大器106執(zhí)行預(yù)充、區(qū)域資料信號(hào)的發(fā)展、信號(hào)放大與資料傳輸?shù)裙ぷ?，皆是在第P0個(gè)時(shí)序中完成。另外，在信號(hào)LDB precharge由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位與信號(hào)set由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位之間以形成第a筆區(qū)域資料LD具有高低信號(hào)差的時(shí)間長(zhǎng)度是稱為信號(hào)發(fā)展時(shí)間(Signal Developing Time)。
在將一高準(zhǔn)位信號(hào)解碼成行選擇信號(hào)(CSL a+1)后，同步時(shí)序xclk的第P1個(gè)時(shí)序首先讀取第a+1個(gè)位址值Xadress。然后，讀取相對(duì)應(yīng)其位址的第a+1筆區(qū)域資料LD。其次，對(duì)區(qū)域資料匯流排110與通用資料匯流排112進(jìn)行預(yù)充，接著將第a+1筆區(qū)域資料LD的信號(hào)準(zhǔn)位放大為第a+1筆通用資料GD的信號(hào)準(zhǔn)位，以及將第a+1筆通用資料GD送至通用資料匯流排112。此時(shí)，暫存器108將第a筆通用資料GD(如圖2所示的Gda)暫存于通用資料匯流排112上。換句話說(shuō)，暫存器108在第P1個(gè)時(shí)序執(zhí)行資料暫存的動(dòng)作。
同樣地，在將一高準(zhǔn)位信號(hào)解碼成行選擇信號(hào)(CSL a+2)后，同步時(shí)序xclk的第P2個(gè)時(shí)序首先讀取第a+2個(gè)位址值Xadress。然后，讀取相對(duì)應(yīng)其位址的第a+2筆區(qū)域資料LD。其次，對(duì)區(qū)域資料匯流排110與通用資料匯流排112進(jìn)行預(yù)充，接著將第a+2筆區(qū)域資料LD的信號(hào)準(zhǔn)位放大為第a+2筆通用資料GD的信號(hào)準(zhǔn)位以及將第a+2筆通用資料GD送至通用資料匯流排112。此時(shí)，暫存器108將先前暫存的第a筆通用資料GD以第a筆輸出資料DO(如圖2所示的DOa)送出至同步記憶體100所連接的外部匯流排(圖中未示)，所以暫存器108在第P2個(gè)時(shí)序執(zhí)行資料輸出的動(dòng)作。
請(qǐng)參閱圖3所示，是現(xiàn)有習(xí)知的用于第二種時(shí)序控制的同步記憶體的方塊圖。在圖3中，其功能與圖1相同，圖3與圖1不同之處是同步時(shí)序P0、P1、P2三個(gè)時(shí)序周期對(duì)應(yīng)于同步記憶體內(nèi)的裝置的位置。換一句話來(lái)說(shuō)，即每個(gè)同步時(shí)序中其裝置的操作情況不同。圖4是對(duì)應(yīng)圖3的執(zhí)行動(dòng)作的時(shí)序圖。
請(qǐng)參閱圖4所示，在圖4中(結(jié)合參閱圖3所示)，同步時(shí)序xclk的第P0個(gè)時(shí)序首先讀取第a個(gè)位址值Xadress，然后由解碼器102進(jìn)行解碼。換句話說(shuō)，解碼器102在第P0個(gè)時(shí)序執(zhí)行解碼的動(dòng)作。
在將一高準(zhǔn)位信號(hào)解碼成行選擇信號(hào)(CSL a+1)后，同步時(shí)序xclk的第P1個(gè)時(shí)序首先讀取第a+1個(gè)位址值Xadress。此時(shí)，在記憶體陣列104讀取相對(duì)應(yīng)其位址的第a筆區(qū)域資料LD。接著，LDB precharge信號(hào)端送出一個(gè)低準(zhǔn)位信號(hào)使區(qū)域資料匯流排110的信號(hào)準(zhǔn)位預(yù)充至工作電壓，而GDB precharge信號(hào)端也送出一個(gè)低準(zhǔn)位信號(hào)使通用資料匯流排112的信號(hào)準(zhǔn)位預(yù)充至工作電壓。
當(dāng)區(qū)域資料匯流排110結(jié)束預(yù)充之后(即信號(hào)LDB precharge由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位)，第a筆區(qū)域資料LD在區(qū)域資料匯流排110漸漸形成具有高低信號(hào)差的信號(hào)準(zhǔn)位。同樣地，通用資料匯流排112結(jié)束預(yù)充之后(即信號(hào)GDB precharge由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位)，感測(cè)放大器106將具有高低信號(hào)差的信號(hào)準(zhǔn)位的第a筆區(qū)域資料LD放大為在0V與工作電壓準(zhǔn)位范圍間的第a筆通用資料GD。然后，感測(cè)放大器106將第a筆通用資料GD送至通用資料匯流排112上。
所以，從記憶體陣列104讀取資料、感測(cè)放大器106執(zhí)行預(yù)充、區(qū)域資料信號(hào)的發(fā)展、信號(hào)放大與資料傳輸?shù)裙ぷ?，皆是在第P1個(gè)時(shí)序中完成。另外，在信號(hào)LDB precharge由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位與信號(hào)set由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位之間以形成第a筆區(qū)域資料LD具有高低信號(hào)差的時(shí)間長(zhǎng)度是稱為信號(hào)發(fā)展時(shí)間。
同樣地，在解碼后，在同步時(shí)序xclk的第P2個(gè)時(shí)序先讀取第a+2個(gè)位址值Xadress。然后，讀取相對(duì)應(yīng)其位址的第a+1筆區(qū)域資料LD。其次，列選擇CSL信號(hào)端送出一高準(zhǔn)位信號(hào)，并對(duì)區(qū)域資料匯流排110與通用資料匯流排112進(jìn)行預(yù)充。而將第a+1筆區(qū)域資料LD的信號(hào)準(zhǔn)位放大為第a+1筆通用資料GD的信號(hào)準(zhǔn)位，而且將第a+1筆通用資料GD送至通用資料匯流排112。此時(shí)，暫存器108將先前暫存的第a筆通用資料GD以第a筆輸出資料DO(如圖4所示的DOa)送出至同步記憶體100所連接的外部匯流排(圖中未示)，所以暫存器108在第P2個(gè)時(shí)序執(zhí)行資料儲(chǔ)存與資料輸出的動(dòng)作。
綜上所述，感測(cè)放大器執(zhí)行的工作包括區(qū)域資料匯流排的預(yù)充、區(qū)域資料的信號(hào)發(fā)展所需的時(shí)間、傳送通用資料到通用資料匯流排，其均在一個(gè)同步時(shí)序中完成。而同步記憶體內(nèi)的其它裝置也是在一個(gè)同步時(shí)序中完成其工作。因此，可輕易知道，在同步記憶體的每一個(gè)同步時(shí)序中，是非常難以將每一個(gè)裝置最佳化的，也因此限制了同步記憶體的操作速度。另外，區(qū)域資料所需的信號(hào)發(fā)展時(shí)間是固定的，而使得信號(hào)發(fā)展時(shí)間也受到其影響。因此，如何在最小的信號(hào)發(fā)展時(shí)間中改善同步記憶體的操作速度是相當(dāng)困難的。
由此可見(jiàn)，上述現(xiàn)有的同步記憶體的時(shí)序控制方法仍存在有諸多的缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決現(xiàn)有的同步記憶體的時(shí)序控制方法的缺陷，相關(guān)廠商莫不費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)一直未見(jiàn)適用的設(shè)計(jì)被發(fā)展完成，此顯然是相關(guān)業(yè)者急欲解決的問(wèn)題。
有鑒于上述現(xiàn)有的同步記憶體的時(shí)序控制方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的同步記憶體的時(shí)序控制方法，能夠改進(jìn)現(xiàn)有的同步記憶體的時(shí)序控制方法，使其更具有實(shí)用性。經(jīng)過(guò)不斷研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服上述現(xiàn)有的同步記憶體的時(shí)序控制方法存在的缺陷，而提供一種新的同步記憶體的時(shí)序控制方法，所要解決的主要技術(shù)問(wèn)題是使其方法為使同步時(shí)序的利用達(dá)到最佳化，并可提升同步記憶體的操作速度。
本發(fā)明的另一目的在于，提供一種同步記憶體的時(shí)序控制方法，所要解決的技術(shù)問(wèn)題是使區(qū)域資料所需的信號(hào)發(fā)展時(shí)間是可以改變的，使得信號(hào)發(fā)展時(shí)間可控制到最小，而可提高同步記憶體的操作速度。
本發(fā)明的目的及解決其主要技術(shù)問(wèn)題是采用以下的技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種同步記憶體的時(shí)序控制方法，該同步記憶體具有一區(qū)域資料匯流排、一信號(hào)放大匯流排與一通用資料匯流排，該同步記憶體的時(shí)序控制方法包括下列步驟提供一同步時(shí)序，在該同步時(shí)序中的第n+1個(gè)時(shí)序執(zhí)行以下的步驟；讀取并解碼一第(a+1)筆位址的資料；在一區(qū)域資料匯流排預(yù)充時(shí)序中，將該區(qū)域資料匯流排預(yù)充至一初始值；在一通用資料傳送周期中，放大并從信號(hào)放大匯流排傳送一第a筆通用資料至該通用資料匯流排；在一非區(qū)域資料匯流排預(yù)充時(shí)序中，將該第(a+1)筆區(qū)域資料送至該區(qū)域資料匯流排；在將該第a筆通用資料暫時(shí)儲(chǔ)存于一暫存器后，在一信號(hào)放大匯流排預(yù)充周期中，對(duì)該信號(hào)放大匯流排與儲(chǔ)存有該第a筆通用資料的該通用資料匯流排預(yù)充至該初始值；以及將該第(a+1)筆區(qū)域資料從該區(qū)域資料匯流排傳送至該信號(hào)放大匯流排。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可以采用以下的技術(shù)措施來(lái)進(jìn)一步實(shí)現(xiàn)。
前述的同步記憶體的時(shí)序控制方法，其中在該同步時(shí)序中的第n個(gè)時(shí)序執(zhí)行以下的步驟讀取一位址值；對(duì)該位址值進(jìn)行解碼；以及檢索與由解碼操作所提供的一位址相符的一區(qū)域的該局部匯流排資料。
前述的同步記憶體的時(shí)序控制方法，其中對(duì)該位址值結(jié)束解碼之后，在該非區(qū)域資料匯流排預(yù)充周期中，該第a筆區(qū)域資料是置于該區(qū)域資料匯流排，一行選擇時(shí)序是在一位址值結(jié)束解碼循環(huán)中。
前述的同步記憶體的時(shí)序控制方法，其中將該第a筆通用資料由該信號(hào)放大匯流排傳輸至該通用資料匯流排之后，更包括暫時(shí)儲(chǔ)存該第a筆通于該同步記憶體中的該暫存器中。
前述的同步記憶體的時(shí)序控制方法，其中由該暫存器暫存第a筆通用資料之后，更包括在該同步時(shí)序中的第n+2個(gè)時(shí)序中，由該暫存器送出該第a筆通用資料。
前述的同步記憶體的時(shí)序控制方法，其中將該第a+1筆區(qū)域資料置放于該區(qū)域資料匯流排時(shí)，需要一信號(hào)發(fā)展時(shí)間將該第a+1筆區(qū)域資料形成第a+1筆區(qū)域資料對(duì)。
前述的同步記憶體的時(shí)序控制方法，其中該信號(hào)發(fā)展時(shí)間的長(zhǎng)度是為該區(qū)域資料匯流排預(yù)充周期轉(zhuǎn)變?yōu)樵摲菂^(qū)域資料匯流排預(yù)充周期與一非通用資料傳送周期轉(zhuǎn)變?yōu)樵撏ㄓ觅Y料傳送周期的期間。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種同步記憶體的時(shí)序控制方法，該同步記憶體包括區(qū)域資料匯流排、信號(hào)放大匯流排與通用資料匯流排。同步記憶體的感測(cè)時(shí)序控制方法為首先提供一同步時(shí)序，并在該同步時(shí)序中的第n+1個(gè)時(shí)序執(zhí)行以下的步驟。在區(qū)域資料匯流排預(yù)充期間，將區(qū)域資料匯流排預(yù)充為一初始值。接著，對(duì)應(yīng)于第一預(yù)充循環(huán)中的區(qū)域資料匯流排預(yù)充周期，在通用資料匯流排預(yù)充結(jié)束之后，即根據(jù)第一傳輸循環(huán)的通用資料傳輸周期將第a筆通用資料由信號(hào)放大匯流排傳輸至通用資料匯流排。然后，在第一預(yù)充循環(huán)中的非區(qū)域資料匯流排預(yù)充周期，第a+1筆區(qū)域資料將被送至區(qū)域資料匯流排。再者，對(duì)應(yīng)于第一預(yù)充循環(huán)中的非區(qū)域資料匯流排預(yù)充周期，在儲(chǔ)存第a筆通用資料于暫存器之后，分別根據(jù)第二預(yù)充循環(huán)中的信號(hào)放大匯流排預(yù)充周期與第三預(yù)充循環(huán)中的通用資料匯流排預(yù)充周期，來(lái)將信號(hào)放大匯流排與通用資料匯流排預(yù)充為初始值。而對(duì)應(yīng)于第一預(yù)充循環(huán)中的非區(qū)域資料匯流排預(yù)充周期，在信號(hào)放大匯流排結(jié)束預(yù)充之后，根據(jù)一第二傳輸時(shí)序的一區(qū)域資料傳輸周期，將第a+1筆區(qū)域資料由區(qū)域資料匯流排送至信號(hào)放大匯流排，并將第a+1筆區(qū)域資料放大為第a+1筆通用資料。如此，感測(cè)放大器只需在一時(shí)脈循環(huán)中完成區(qū)域資料匯流排的預(yù)充與發(fā)展區(qū)域資料信號(hào)所需的時(shí)間。傳送通用資料至通用資料匯流排配置在下一個(gè)周期，并隱藏了區(qū)域資料匯流排的預(yù)充時(shí)間。在這樣的配置中，可使同步記憶體在一個(gè)同步時(shí)序中平均地完成各項(xiàng)工作。所以，同步時(shí)序可以充分被利用，且用來(lái)增加操作速度的信號(hào)發(fā)展時(shí)間可以達(dá)到最佳化。
借由上述技術(shù)方案，本發(fā)明的感測(cè)放大器所執(zhí)行的工作為區(qū)域資料匯流排的預(yù)充以及區(qū)域資料的信號(hào)發(fā)展所需的時(shí)間，其是在一個(gè)同步時(shí)序中完成。而感測(cè)放大器執(zhí)行的其它工作，例如將通用資料的傳送至通用資料匯流排，其是在下一個(gè)同步時(shí)序中完成。因此，感測(cè)放大器只需在一時(shí)脈循環(huán)中完成區(qū)域資料匯流排的預(yù)充與發(fā)展區(qū)域資料信號(hào)所需的時(shí)間。傳送通用資料至通用資料匯流排配置在下一個(gè)周期，并隱藏了區(qū)域資料匯流排的預(yù)充時(shí)間。在‘LDB precharge’信號(hào)由低準(zhǔn)位轉(zhuǎn)變?yōu)楦邷?zhǔn)位的期間與‘set’信號(hào)由低準(zhǔn)位轉(zhuǎn)變?yōu)楦邷?zhǔn)位的期間，稱之為信號(hào)發(fā)展時(shí)間，且其取決于時(shí)脈循環(huán)時(shí)間。所以，記憶體速度可在信號(hào)發(fā)展時(shí)間內(nèi)作自我調(diào)整。在這樣的時(shí)序分配中，可使得同步記憶體在一個(gè)同步時(shí)序中平均地完成各項(xiàng)工作。因此，同步時(shí)序可以充分被利用，且可改善同步記憶體的操作速度。進(jìn)一步的，用于區(qū)域資料的信號(hào)發(fā)展時(shí)間是可以改變的，且可用來(lái)縮短操作周期。總之，本發(fā)明能夠增加同步記憶體的操作速度。
因此，本發(fā)明的優(yōu)點(diǎn)是可使同步記憶體在一個(gè)同步時(shí)序中平均地完成各項(xiàng)工作，讓同步時(shí)序的利用可以達(dá)到最佳化，而不會(huì)限制同步記憶體的操作速度。本發(fā)明的另一優(yōu)點(diǎn)是可以改變信號(hào)發(fā)展時(shí)間的時(shí)間長(zhǎng)短，使得信號(hào)發(fā)展時(shí)間可以控制在最佳，因而有利于增加同步記憶體操作速度。
綜上所述，本發(fā)明特殊的同步記憶體的時(shí)序控制方法，該同步記憶體具有一區(qū)域資料匯流排、一信號(hào)放大匯流排與一通用資料匯流排。其感測(cè)時(shí)序控制方法包括使區(qū)域資料匯流排、信號(hào)放大匯流排與通用資料匯流排在一時(shí)脈周期中對(duì)區(qū)域資料匯流排進(jìn)行預(yù)充、執(zhí)行放大匯流排上的發(fā)展信號(hào)。而放大與傳送區(qū)域資料至通用匯流排將在下一時(shí)脈中進(jìn)行，且其隱藏了區(qū)域資料預(yù)充周期。該同步記憶體的時(shí)序控制方法可使同步時(shí)序的利用達(dá)到最佳化，并可提升同步記憶體的操作速度。再者，區(qū)域資料所需的信號(hào)發(fā)展時(shí)間是可以改變的，使得信號(hào)發(fā)展時(shí)間可控制到最小，而可提高同步記憶體的操作速度。其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，其在控制方法上確屬創(chuàng)新，無(wú)論在方法或功能上皆有較大的改進(jìn)，較現(xiàn)有的同步記憶體的時(shí)序控制方法具有增進(jìn)的多項(xiàng)功效，且在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，具有產(chǎn)業(yè)的廣泛利用價(jià)值，從而更加適于實(shí)用，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說(shuō)明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說(shuō)明如后。


圖1是現(xiàn)有習(xí)知的用于第一種時(shí)序控制的同步記憶體的方塊圖。
圖2是對(duì)應(yīng)圖1的各種信號(hào)的動(dòng)作的時(shí)序圖。
圖3是現(xiàn)有習(xí)知的用于第二種時(shí)序控制的同步記憶體的方塊圖。
圖4是對(duì)應(yīng)圖3的各種信號(hào)的動(dòng)作的時(shí)序圖。
圖5是本發(fā)明的一種時(shí)序控制的同步記憶體的方塊圖。
圖6是本發(fā)明的另一種時(shí)序控制的同步記憶體的方塊圖。
圖7是本發(fā)明的感測(cè)放大器的電路圖。
圖8是圖7的電路的時(shí)序圖。
100同步記憶體(同步存儲(chǔ)器)102116，118解碼器(譯碼器)104記憶體陣列(存儲(chǔ)器數(shù)組)106感測(cè)放大器108暫存器(緩存器)110區(qū)域資料匯流排(區(qū)域數(shù)據(jù)總線)112通用資料匯流排(通用數(shù)據(jù)總線)114邏輯電路702，704，710，712，718，720，726，728，730，732，738PMOS706，708區(qū)域資料匯流排對(duì)(區(qū)域數(shù)據(jù)總線對(duì))714，716信號(hào)放大匯流排對(duì)(信號(hào)放大總線對(duì))722，724通用資料匯流排對(duì)(通用數(shù)據(jù)總線對(duì))734，736，740，742NMOS具體實(shí)施方式
以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的同步記憶體的時(shí)序控制方法其具體控制方法、步驟、特征及其功效，詳細(xì)說(shuō)明如后。
請(qǐng)參閱圖5所示，是本發(fā)明較佳實(shí)施例的一種用于時(shí)序控制的同步記憶體的方塊圖。在圖5中，其功能與圖1及圖3相同，圖5與圖1及圖3不同之處為同步時(shí)序P0、P1、P2三個(gè)時(shí)序周期對(duì)應(yīng)于同步記憶體內(nèi)的裝置的位置。換句話說(shuō)，即每個(gè)同步時(shí)序中其裝置的操作情況不同。
請(qǐng)參閱圖6所示，是本發(fā)明較佳實(shí)施例的另一種用于時(shí)序控制的同步記憶體的方塊圖。在圖6中，解碼器116與解碼器118將位址值Xadress分別解碼成列位址值X(0)～X(N)與行位址值Y(0)～Y(N)，并且選擇行選擇信號(hào)CSL(0)～CSL(N×M)其中之一。然后從記憶體陣列104中讀取對(duì)應(yīng)于這些行選擇信號(hào)CSL(0)～CSL(N×M)的區(qū)域資料LD。由于區(qū)域資料LD的信號(hào)準(zhǔn)位很小(大約是100mV左右的準(zhǔn)位差)，必須要將區(qū)域資料LD的信號(hào)準(zhǔn)位提升至0V與工作電壓準(zhǔn)位間的范圍。因此，由記憶體陣列104所讀出的區(qū)域資料LD為藉由區(qū)域資料匯流排110送至感測(cè)放大器106。此時(shí)，感測(cè)放大器106根據(jù)邏輯電路114所送的時(shí)序信號(hào)LDB precharge、gate、precharge、set、GDB precharge等，將小的信號(hào)準(zhǔn)位的區(qū)域資料LD轉(zhuǎn)換為在0V與工作電壓間的信號(hào)準(zhǔn)位的通用資料GD。然后，將通用資料GD藉由通用資料匯流排112送至?xí)捍嫫?08暫存起來(lái)。當(dāng)接收到一個(gè)時(shí)序信號(hào)時(shí)，即由暫存器108送出一輸出資料DO至同步記憶體100所連接的外部匯流排(圖中未示)。
請(qǐng)參閱圖7所示，是本發(fā)明的較佳實(shí)施例的感測(cè)放大器的電路圖。圖7中所示的電路是感測(cè)放大器106(參閱圖5所示)的部份電路，該電路僅是對(duì)單一區(qū)域資料對(duì)(Pair)(區(qū)域資料匯流排110的區(qū)域資料對(duì)的個(gè)數(shù)取決輸出資料DO的位數(shù))與單一通用資料對(duì)(通用資料匯流排112的通用資料對(duì)的個(gè)數(shù)取決輸出資料DO的位數(shù))來(lái)做討論。
在圖7中，PMOS 702與PMOS 704為將區(qū)域資料匯流排對(duì)706、708預(yù)充至VCC(即工作電壓)，PMOS 710與PMOS 712為將信號(hào)放大匯流排對(duì)714、716預(yù)充至VCC，PMOS 718與PMOS 720為將通用資料匯流排對(duì)722、724預(yù)充至VCC。PMOS 726與PMOS 728是做為開(kāi)關(guān)之用，其為將區(qū)域資料匯流排對(duì)706、708上的區(qū)域資料LDx與LDx分別傳輸至信號(hào)放大匯流排對(duì)714、716上。而NMOS 740與NMOS 742亦是做為開(kāi)關(guān)之用，其為將信號(hào)放大匯流排對(duì)714、716上已被放大的通用資料GDx與GDx分別傳輸至通用資料匯流排對(duì)722、724上。PMOS 730、PMOS 732、NMOS 734、NMOS 736與PMOS 738是做為信號(hào)放大之用，其為將小的信號(hào)準(zhǔn)位的區(qū)域資料LDx與LDx分別放大至在0V與VCC電壓間的信號(hào)準(zhǔn)位的通用資料GDx與GDx。
請(qǐng)參閱圖8所示，是圖7的電路圖的時(shí)序圖。在圖8中，在同步時(shí)序xclk的第P0個(gè)時(shí)序，其先讀取第a個(gè)位址值Xadress。然后，當(dāng)解碼器102執(zhí)行一解碼動(dòng)作后，記憶體陣列104從一區(qū)域中讀取相對(duì)應(yīng)其位址的第a筆區(qū)域資料LD。
在進(jìn)行讀取位址值與解碼的同時(shí)，信號(hào)LDB precharge為高準(zhǔn)位，PMOS702、704未對(duì)區(qū)域資料對(duì)匯流排706、708進(jìn)行預(yù)充的動(dòng)作。同樣地，當(dāng)信號(hào)gate為高準(zhǔn)位，PMOS 726、728未做資料傳輸?shù)膭?dòng)作，信號(hào)set為高準(zhǔn)位，NMOS 740、742未做資料傳輸?shù)膭?dòng)作。當(dāng)信號(hào)precharge與信號(hào)set均為低準(zhǔn)位時(shí)，PMOS 710、712未對(duì)信號(hào)放大匯流排對(duì)714、716進(jìn)行預(yù)充的動(dòng)作。另一方面，當(dāng)信號(hào)GDB precharge為低準(zhǔn)位時(shí)，PMOS 718、720將通用資料匯流排對(duì)722、724預(yù)充到VCC的電壓。
在結(jié)束讀取位址值、解碼等動(dòng)作時(shí)，行選擇信號(hào)CSL端送出一高準(zhǔn)位信號(hào)，同時(shí)信號(hào)LDB precharge端送出一個(gè)低準(zhǔn)位信號(hào)，使PMOS 702、704對(duì)區(qū)域資料匯流排對(duì)706、708預(yù)充到VCC電壓。在區(qū)域資料匯流排對(duì)706、708結(jié)束預(yù)充時(shí)，信號(hào)LDB precharge由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位。此時(shí)，由記憶體陣列104(參閱圖5所示)送至區(qū)域資料對(duì)匯流排706、708的第a筆區(qū)域資料對(duì)LDx與LDx開(kāi)始信號(hào)發(fā)展成不同的信號(hào)準(zhǔn)位。
接著，信號(hào)gate由高準(zhǔn)位轉(zhuǎn)為低準(zhǔn)位，PMOS 726、728將信號(hào)發(fā)展成不同的信號(hào)準(zhǔn)位的第a筆區(qū)域資料對(duì)LDx與LDx由區(qū)域資料匯流排對(duì)706、708送至信號(hào)放大匯流排對(duì)714、716。此時(shí)，由于信號(hào)set為低準(zhǔn)位。所以在‘LDB precharge’信號(hào)從低準(zhǔn)位轉(zhuǎn)變?yōu)楦邷?zhǔn)位與‘set’信號(hào)從低準(zhǔn)位轉(zhuǎn)變?yōu)楦邷?zhǔn)位的期間，第a筆區(qū)域資料對(duì)LDx與LDx逐漸地發(fā)展信號(hào)準(zhǔn)位，而此期間即稱為信號(hào)發(fā)展時(shí)間。
如上所述，解碼器102(參閱圖5所示)執(zhí)行解碼；感測(cè)放大器106(參閱圖5所示)對(duì)區(qū)域資料對(duì)匯流排706、708的預(yù)充；從記憶體陣列104(參閱圖5所示)擷取資料；第a筆區(qū)域資料對(duì)LDx與LDx在區(qū)域資料匯流排對(duì)706、708發(fā)展成為不同的信號(hào)準(zhǔn)位；以及對(duì)第a筆區(qū)域資料對(duì)LDx與LDx做信號(hào)放大等工作，皆是在第P0個(gè)時(shí)序中完成。
在同步時(shí)序xclk的第P1個(gè)時(shí)序，其執(zhí)行了讀取第a+1個(gè)位址值Xadress與解碼。列選擇信號(hào)CSL端送出一低準(zhǔn)位信號(hào)，而列選擇信號(hào)CSL(a+1)端送出一高準(zhǔn)位信號(hào)。在CSL觸發(fā)期間，‘LDB precharge’端送出低準(zhǔn)位信號(hào)以對(duì)區(qū)域資料匯流排對(duì)706、708進(jìn)行預(yù)充。在LDB預(yù)充完畢后，將完成第a+1筆區(qū)域資料對(duì)LDx與LDx的信號(hào)發(fā)展。在進(jìn)行位址值Xadress的讀取與解碼時(shí)，信號(hào)set將由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位。所以，PMOS 730與732、NMOS 734與736、PMOS 738將小的信號(hào)準(zhǔn)位的區(qū)域資料LDx與LDx分別放大至在0V與VCC電壓間的信號(hào)準(zhǔn)位的通用資料GDx與GDx。NMOS 740、742將第a筆通用資料對(duì)GDx與GDx由信號(hào)放大匯流排對(duì)714、716送至通用資料匯流排對(duì)722、724。而暫存器108(參閱圖5所示)將暫時(shí)儲(chǔ)存在通用資料對(duì)匯流排722、724上的第a筆通用資料對(duì)GDx與GDx。所以，在第P1個(gè)時(shí)序中，所執(zhí)行的步驟包括對(duì)第(a+1)筆位址進(jìn)行讀取與解碼，第(a+1)筆區(qū)域資料對(duì)的信號(hào)發(fā)展，通過(guò)NMOS 722、724將第a筆通用資料對(duì)GDx與GDx放大并傳送至通用資料對(duì)匯流排722、724，以及在暫存器108中暫時(shí)儲(chǔ)存在通用資料對(duì)匯流排722、724上的第a筆通用資料對(duì)GDx與GDx。
同樣地，在同步時(shí)序xclk的第P2個(gè)時(shí)序中，其亦為先讀取第a+2個(gè)位址值Xadress，然后進(jìn)行解碼。接著，讀取相對(duì)應(yīng)其位址的第a+2筆區(qū)域資料對(duì)LDx與LDx。當(dāng)行選擇信號(hào)CSL(a+1)為低準(zhǔn)位且CSL(a+1)為高準(zhǔn)位時(shí)，對(duì)區(qū)域資料對(duì)匯流排706、708與通用資料對(duì)匯流排722、724進(jìn)行預(yù)充。接著，完成第a+2筆區(qū)域資料對(duì)LDx與LDx的信號(hào)發(fā)展。然后將第a+2筆區(qū)域資料對(duì)LDx與LDx放大為第a+2筆通用資料對(duì)GDx與GDx并傳送至通用資料匯流排對(duì)722、724。最后，將通用資料對(duì)匯流排722、724上的第a筆通用資料對(duì)GDx與GDx暫時(shí)儲(chǔ)存于暫存器108(參閱圖5所示)中。此時(shí)，先前暫存的第a筆通用資料GDx與GDx將由輸出資料DO端(如圖5所示的DOa)被傳送至同步記憶體100(參閱圖5所示)所連接的外部匯流排(圖中未示)，所以暫存器108在第P2個(gè)時(shí)序執(zhí)行資料輸出的功能。
綜上所述，感測(cè)放大器執(zhí)行的工作為區(qū)域資料匯流排的預(yù)充以及區(qū)域資料的信號(hào)發(fā)展所需的時(shí)間，其是在一個(gè)同步時(shí)序中完成。而感測(cè)放大器執(zhí)行的其它工作，如將通用資料的傳送至通用資料匯流排，其是在下一個(gè)同步時(shí)序中完成。如此，感測(cè)放大器只需在一時(shí)脈循環(huán)中完成區(qū)域資料匯流排的預(yù)充與發(fā)展區(qū)域資料信號(hào)所需的時(shí)間。傳送通用資料至通用資料匯流排配置在下一個(gè)周期，并隱藏了區(qū)域資料匯流排的預(yù)充時(shí)間。在‘LDBprecharge’信號(hào)由低準(zhǔn)位轉(zhuǎn)變?yōu)楦邷?zhǔn)位的期間與‘set’信號(hào)由低準(zhǔn)位轉(zhuǎn)變?yōu)楦邷?zhǔn)位的期間，稱之為信號(hào)發(fā)展時(shí)間，且其取決于時(shí)脈循環(huán)時(shí)間。所以，記憶體速度可在信號(hào)發(fā)展時(shí)間內(nèi)作自我調(diào)整。在這樣的時(shí)序分配中，可使得同步記憶體在一個(gè)同步時(shí)序中平均地完成各項(xiàng)工作。因此，同步時(shí)序可以充分被利用，且可改善同步記憶體的操作速度。進(jìn)一步來(lái)說(shuō)，用于區(qū)域資料的信號(hào)發(fā)展時(shí)間是可以改變的，且可用來(lái)縮短操作周期?？偠灾?，本發(fā)明能增加同步記憶體的操作速度。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種同步記憶體的時(shí)序控制方法，其特征在于該同步記憶體具有一區(qū)域資料匯流排、一信號(hào)放大匯流排與一通用資料匯流排，該同步記憶體的時(shí)序控制方法包括下列步驟提供一同步時(shí)序，在該同步時(shí)序中的第n+1個(gè)時(shí)序執(zhí)行以下的步驟；讀取并解碼一第(a+1)筆位址的資料；在一區(qū)域資料匯流排預(yù)充時(shí)序中，將該區(qū)域資料匯流排預(yù)充至一初始值；在一通用資料傳送周期中，放大并從信號(hào)放大匯流排傳送一第a筆通用資料至該通用資料匯流排；在一非區(qū)域資料匯流排預(yù)充時(shí)序中，將該第(a+1)筆區(qū)域資料送至該區(qū)域資料匯流排；在將該第a筆通用資料暫時(shí)儲(chǔ)存于一暫存器后，在一信號(hào)放大匯流排預(yù)充周期中，對(duì)該信號(hào)放大匯流排與儲(chǔ)存有該第a筆通用資料的該通用資料匯流排預(yù)充至該初始值；以及將該第(a+1)筆區(qū)域資料從該區(qū)域資料匯流排傳送至該信號(hào)放大匯流排。
2.根據(jù)權(quán)利要求1所述的同步記憶體的時(shí)序控制方法，其特征在于其中在該同步時(shí)序中的第n個(gè)時(shí)序執(zhí)行以下的步驟讀取一位址值；對(duì)該位址值進(jìn)行解碼；以及檢索與由解碼操作所提供的一位址相符的一區(qū)域的該局部匯流排資料。
3.根據(jù)權(quán)利要求2所述的同步記憶體的時(shí)序控制方法，其特征在于其中對(duì)該位址值結(jié)束解碼之后，在該非區(qū)域資料匯流排預(yù)充周期中，該第a筆區(qū)域資料是置于該區(qū)域資料匯流排，一行選擇時(shí)序是在一位址值結(jié)束解碼循環(huán)中。
4.根據(jù)權(quán)利要求1所述的同步記憶體的時(shí)序控制方法，其特征在于其中將該第a筆通用資料由該信號(hào)放大匯流排傳輸至該通用資料匯流排之后，更包括暫時(shí)儲(chǔ)存該第a筆通于該同步記憶體中的該暫存器中。
5.根據(jù)權(quán)利要求4所述的同步記憶體的時(shí)序控制方法，其特征在于其中由該暫存器暫存第a筆通用資料之后，更包括在該同步時(shí)序中的第n+2個(gè)時(shí)序中，由該暫存器送出該第a筆通用資料。
6.根據(jù)權(quán)利要求1所述的同步記憶體的時(shí)序控制方法，其特征在于其中將該第a+1筆區(qū)域資料置放于該區(qū)域資料匯流排時(shí)，需要一信號(hào)發(fā)展時(shí)間將該第a+1筆區(qū)域資料形成第a+1筆區(qū)域資料對(duì)。
7.根據(jù)權(quán)利要求6所述的同步記憶體的時(shí)序控制方法，其特征在于其中該信號(hào)發(fā)展時(shí)間的長(zhǎng)度是為該區(qū)域資料匯流排預(yù)充周期轉(zhuǎn)變?yōu)樵摲菂^(qū)域資料匯流排預(yù)充周期與一非通用資料傳送周期轉(zhuǎn)變?yōu)樵撏ㄓ觅Y料傳送周期的期間。
全文摘要
本發(fā)明是關(guān)于一種同步記憶體的時(shí)序控制方法，該同步記憶體具有一區(qū)域資料匯流排、一信號(hào)放大匯流排與一通用資料匯流排。其感測(cè)時(shí)序控制方法包括使區(qū)域資料匯流排、信號(hào)放大匯流排與通用資料匯流排在一時(shí)脈周期中對(duì)區(qū)域資料匯流排進(jìn)行預(yù)充、執(zhí)行放大匯流排上的發(fā)展信號(hào)。而放大與傳送區(qū)域資料至通用匯流排將在下一時(shí)脈中進(jìn)行，且其隱藏了區(qū)域資料預(yù)充周期。本發(fā)明可使同步記憶體在一個(gè)同步時(shí)序中平均地完成各項(xiàng)工作，讓同步時(shí)序的利用可以達(dá)到最佳化，而不會(huì)限制同步記憶體的操作速度；另可改變信號(hào)發(fā)展時(shí)間的時(shí)間長(zhǎng)短，使得信號(hào)發(fā)展時(shí)間可以控制在最佳，因而有利于增加同步記憶體的操作速度。
文檔編號(hào)G06F12/00GK1584853SQ03154000
公開(kāi)日2005年2月23日 申請(qǐng)日期2003年8月22日 優(yōu)先權(quán)日2003年8月22日
發(fā)明者張健怡 申請(qǐng)人:晶豪科技股份有限公司