同步邏輯電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及同步邏輯電路，具體涉及降低功率需求的這類電路。
【背景技術(shù)】
[0002] 用于驅(qū)動(dòng)開關(guān)模式電源（SMPS)電路的集成電路從模擬功能向數(shù)字功能轉(zhuǎn)變是當(dāng) 前和未來的趨勢(shì)。原因之一是，數(shù)字電路更為靈活，并且通常設(shè)計(jì)周期更短。通常都要求同 步數(shù)字設(shè)計(jì)，即，電路的所有部件通過時(shí)鐘信號(hào)同步的設(shè)計(jì)，因?yàn)樵趯?shí)踐中所有現(xiàn)代工具都 基于這種設(shè)計(jì)。
[0003] 節(jié)電特性，例如在無負(fù)載或輕負(fù)載時(shí)降低從輸電線路或其他電源獲取的輸入功 率，也變得特別重要。低于或?qū)嵸|(zhì)上低于30mw的功率需求越來越普遍。
[0004] 同步數(shù)字設(shè)計(jì)的缺點(diǎn)是需要持續(xù)運(yùn)行的時(shí)鐘，因而耗電。在每一個(gè)時(shí)鐘周期，從電 源抽取電流脈沖，并且功耗基本正比于時(shí)鐘頻率。尤其是，當(dāng)因 SMPS中的外部事件（例如， 基于反激變換器的主峰值電流，結(jié)束主開關(guān)的導(dǎo)通時(shí)段）而必須作出快速判決時(shí)，邏輯應(yīng) 當(dāng)能夠非常迅速地并優(yōu)選地以良好預(yù)測(cè)的延時(shí)作出響應(yīng)，以防止由于時(shí)鐘與事件不同步而 引發(fā)的噪聲和其他問題。
[0005] 通過使用標(biāo)準(zhǔn)同步邏輯，實(shí)際效果是需要高時(shí)鐘頻率，這導(dǎo)致數(shù)字電路非常大的 功耗。然而，即使處于高時(shí)鐘頻率，時(shí)鐘仍然與任意具體外部事件不相關(guān)。這導(dǎo)致在外部事 件和后續(xù)事件處理之間事實(shí)上存在隨機(jī)延時(shí)，該延時(shí)依賴于時(shí)鐘在任意給定時(shí)刻的任意狀 ??τ O
[0006] 用于降低功耗的一種已知方案是時(shí)鐘選通，其中時(shí)鐘被分割，使得時(shí)鐘信號(hào)可以 針對(duì)一部分電路關(guān)斷。通過這種方式可以降低功耗，但是，由于時(shí)鐘仍與外部事件不相關(guān)， 所以隨機(jī)延時(shí)依然存在。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明的目的在于解決以上提到的問題中的一個(gè)或多個(gè)。
[0008] 根據(jù)本發(fā)明的第一方面，提供了一種同步邏輯電路，包括：
[0009] 輸入模塊；
[0010] 輸出模塊；
[0011] 判決邏輯模塊，連接在輸入和輸出模塊之間，并被配置為依賴于從輸入和輸出模 塊提供的當(dāng)前輸入狀態(tài)，向輸出模塊提供下一輸出狀態(tài)；
[0012] 時(shí)鐘模塊，連接到輸入和輸出模塊，并被配置為提供用于同步輸入和輸出模塊的 操作的時(shí)鐘信號(hào)；以及
[0013] 輸入檢測(cè)模塊，連接到輸入模塊，并被配置為當(dāng)檢測(cè)到提供至輸入模塊的輸入的 改變時(shí)，向時(shí)鐘模塊提供使能信號(hào)，
[0014] 其中時(shí)鐘模塊被配置為當(dāng)接收到來自輸入檢測(cè)模塊的使能信號(hào)時(shí)，向輸入和輸出 模塊提供時(shí)鐘信號(hào)。
[0015] 通過允許時(shí)鐘模塊由電路輸入的改變來觸發(fā)，僅在需要的時(shí)候提供使輸入模塊和 輸出模塊同步的時(shí)鐘信號(hào)，從而相比時(shí)鐘模塊持續(xù)操作，節(jié)省了功率需求。此外，每一個(gè)時(shí) 鐘脈沖的定時(shí)可以更加一致，因?yàn)橹苯禹憫?yīng)輸入的改變來提供時(shí)鐘信號(hào)，即，沒有因設(shè)定的 時(shí)鐘頻率而引起的不定延時(shí)。因而，可以使判決邏輯模塊以可預(yù)測(cè)的固定延時(shí)對(duì)具體事件 作出反應(yīng)。
[0016] 為了檢測(cè)輸入的改變，輸入檢測(cè)模塊可以被配置為比較輸入模塊的輸出狀態(tài)和輸 入模塊的輸入狀態(tài)，并且當(dāng)輸入模塊的輸入和輸出狀態(tài)不相等時(shí)，向時(shí)鐘模塊提供使能信 號(hào)。
[0017] 同步邏輯電路可以包括輸出檢測(cè)模塊，輸出檢測(cè)模塊連接到輸出模塊，并被配置 為當(dāng)檢測(cè)到輸出模塊所提供的輸出的改變時(shí)，向時(shí)鐘模塊提供使能信號(hào)，其中時(shí)鐘模塊被 配置為當(dāng)接收到來自輸出檢測(cè)電路的使能信號(hào)時(shí)，向輸入和輸出模塊提供時(shí)鐘信號(hào)。在輸 入檢測(cè)模塊之外還增加了輸出檢測(cè)模塊，這使得在判決邏輯模塊的輸出狀態(tài)改變后，輸出 狀態(tài)發(fā)生改變時(shí)，能夠提供另一時(shí)鐘信號(hào)以使輸入和輸出模塊的操作同步。如果在檢測(cè)到 輸入改變時(shí)向輸入和輸出模塊提供的初始時(shí)鐘信號(hào)沒有使判決邏輯模塊的輸出狀態(tài)發(fā)生 改變，則將不需要另一時(shí)鐘信號(hào)。在備選實(shí)施例中，時(shí)鐘模塊可以被配置為在來自輸入檢測(cè) 模塊的初始使能信號(hào)之后，操作設(shè)定數(shù)量的周期。
[0018] 輸出檢測(cè)模塊可以被配置為比較輸出模塊的輸出狀態(tài)和輸出模塊的輸入狀態(tài)，并 且當(dāng)輸出模塊的輸入和輸出狀態(tài)不相等時(shí)，向時(shí)鐘模塊提供使能信號(hào)。
[0019] 時(shí)鐘模塊可以被配置為僅當(dāng)接收到來自輸入和輸出檢測(cè)模塊之一或二者的使能 信號(hào)時(shí)，提供時(shí)鐘信號(hào)。這使所需時(shí)鐘信號(hào)的數(shù)量最小化，從而使時(shí)鐘模塊的功率需求降低 到最小。
[0020] 同步邏輯電路可以被配置為作為Moore或Mealy型狀態(tài)機(jī)操作。當(dāng)電路被配置 為作為Mealy型狀態(tài)機(jī)操作時(shí)，同步邏輯電路包括另一邏輯模塊，所述另一邏輯模塊連接 到輸出模塊，并被配置為依賴于輸出模塊的輸出狀態(tài)和輸入模塊的輸入狀態(tài)來提供輸出狀 ??τ O
[0021] 輸入和輸出模塊通常包括觸發(fā)器，觸發(fā)器被配置為當(dāng)接收到時(shí)鐘信號(hào)時(shí)，將輸入 狀態(tài)傳輸至輸出狀態(tài)。根據(jù)輸入和輸出狀態(tài)所需的比特?cái)?shù)，每一個(gè)模塊可以包括多個(gè)這樣 的觸發(fā)器。
[0022] 根據(jù)本發(fā)明的某些實(shí)施例，提供了一種邏輯電路結(jié)構(gòu)，包括根據(jù)第一方面的第一 和第二同步邏輯電路，其中，第一同步邏輯電路的輸出模塊連接到第二同步邏輯電路的輸 入模塊。通過將較大的判決邏輯模塊分為兩個(gè)或更多各自具有獨(dú)立時(shí)鐘模塊的較小判決邏 輯模塊，可以進(jìn)一步節(jié)省功率需求，因?yàn)槊慨?dāng)輸入檢測(cè)模塊之一檢測(cè)到改變時(shí)，并不是每一 個(gè)判決邏輯模塊都需要時(shí)鐘脈沖。
[0023] 根據(jù)本發(fā)明的第二方面，提供了一種開關(guān)模式電源，包括根據(jù)本發(fā)明第一方面的 同步邏輯電路或邏輯電路結(jié)構(gòu)，其中同步邏輯電路或結(jié)構(gòu)被配置為操作電源的開關(guān)狀態(tài)。 由于響應(yīng)輸入狀態(tài)的改變以可預(yù)測(cè)的固定延時(shí)來提供時(shí)鐘信號(hào)，開關(guān)模式電源可以以降低 的功率更為高效地操作。
[0024] 根據(jù)本發(fā)明的第三方面，提供了一種數(shù)字通信設(shè)備，包括根據(jù)第一方面的同步邏 輯電路或邏輯電路結(jié)構(gòu)，其中同步邏輯電路或邏輯結(jié)構(gòu)被配置為操作數(shù)字通信協(xié)議。
[0025] 根據(jù)本發(fā)明的第四方面，提供了一種操作根據(jù)第一方面的同步邏輯電路的方法， 包括以下順序步驟：
[0026] 輸入檢測(cè)模塊檢測(cè)提供至輸入模塊的輸入的改變；
[0027] 輸入檢測(cè)模塊向時(shí)鐘模塊提供使能信號(hào)；
[0028] 時(shí)鐘模塊向輸入和輸出模塊提供時(shí)鐘脈沖信號(hào)；
[0029] 響應(yīng)于時(shí)鐘脈沖，輸入和輸出模塊各自將輸入狀態(tài)傳輸至輸出狀態(tài)；以及
[0030] 通過向輸出模塊提供下一輸出狀態(tài)，判決邏輯響應(yīng)輸入和輸出模塊的輸出狀態(tài)。
[0031] 該方法還可以包括以下順序步驟：
[0032] 輸出檢測(cè)模塊檢測(cè)輸出模塊所提供的輸出的改變；
[0033] 輸出檢測(cè)模塊向時(shí)鐘模塊提供使能信號(hào)；
[0034] 時(shí)鐘模塊向輸入和輸出模塊提供時(shí)鐘脈沖；
[0035] 響應(yīng)于時(shí)鐘脈沖，輸入和輸出模塊各自將輸入狀態(tài)傳輸至輸出狀態(tài)；以及
[0036] 通過向輸出模塊提供下一輸出狀態(tài)，判決邏輯響應(yīng)輸入和輸出模塊的輸出狀態(tài)。
【附圖說明】
[0037] 以下通過示例性實(shí)施例并參考附圖，詳細(xì)描述本發(fā)明，附圖中：
[0038] 圖1是包括持續(xù)運(yùn)行時(shí)鐘模塊的同步邏輯電路的示意圖；
[0039] 圖2是根據(jù)本發(fā)明實(shí)施例的同步邏輯電路的示意圖；
[0040] 圖3是示例性狀態(tài)機(jī)的一系列操作的示意圖；
[0041] 圖4是實(shí)現(xiàn)圖3狀態(tài)機(jī)的邏輯電路的圖；
[0042] 圖5是示例性同步邏輯電路的操作期間的一系列仿真電壓跟蹤；
[0043] 圖6是圖5電壓跟蹤的一部分的放大圖；
[0044] 圖7是示出單個(gè)轉(zhuǎn)換序列的一系列仿真電壓跟蹤；
[0045] 圖8是在包括持續(xù)操作時(shí)鐘信號(hào)的同步邏輯電路的操作期間的一系列仿真電壓 跟蹤；
[0046] 圖9是示出針對(duì)包括持續(xù)操作時(shí)鐘的同步邏輯電路的單個(gè)轉(zhuǎn)換序列的一系列仿 真電壓跟蹤，其中第一轉(zhuǎn)變恰好發(fā)生在時(shí)鐘脈沖開始之前；
[0047] 圖10是示出針對(duì)包括持續(xù)操作時(shí)鐘的同步邏輯電路的單個(gè)轉(zhuǎn)換序列的一系列仿 真電壓跟蹤，其中第一轉(zhuǎn)變恰好發(fā)生在時(shí)鐘脈沖開始之后；
[0048] 圖11是根據(jù)本發(fā)明備選實(shí)施例的同步邏輯電路的示意圖；以及
[0049] 圖12是示出根據(jù)示例性實(shí)施例的方法的流程圖。
【具體實(shí)施方式】
[0050] 圖1是同步邏輯電路100的示意框圖。電路100包括輸入和輸出模塊101、102,每 一個(gè)都采用觸發(fā)器電路的形式，觸發(fā)器電路在接收到來自時(shí)鐘模塊104的時(shí)鐘信號(hào)105時(shí)， 將輸入狀態(tài)108、110傳輸至輸出狀態(tài)106、109。因而，輸入和輸出模塊101、102根據(jù)從時(shí)鐘 模塊104接收的時(shí)鐘信號(hào)105使邏輯電路100的操作同步。判決邏輯模塊103從輸入模塊 101接收輸入