專利名稱：以多數(shù)導(dǎo)電體檢知物體的裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型關(guān)于一種以至少一個(gè)導(dǎo)電體檢知物體的裝置，尤指一種讓使用者直接輸入資訊至電腦中，適于應(yīng)用在電腦、周邊設(shè)備、微波爐或類似裝置。
背景技術(shù)：
由于科技的日新月異，于電腦系統(tǒng)中產(chǎn)生了一種異于鼠標(biāo)的精簡(jiǎn)結(jié)構(gòu)即觸控墊，讓使用者得以用手指或筆尖觸壓該觸控墊而輸入資訊，如圖1所示，各導(dǎo)電體120乃連接于一相應(yīng)的充電積分器，各充電積分器410產(chǎn)生一電壓，分別表示各導(dǎo)電體的電容量，并分別將該電壓提供予電路420。電路420執(zhí)行取樣以及濾波功能。電路420的輸出端連接于A/D轉(zhuǎn)換器430。
請(qǐng)參圖2的時(shí)序圖所示，全部導(dǎo)電體的感應(yīng)乃是以并列掃描的方式處理。
圖1所示的并列處理系統(tǒng)需要大量電路設(shè)計(jì)。若模組電路(諸如積分器410)與數(shù)字電路結(jié)合于同一晶片時(shí)，此設(shè)計(jì)將浪費(fèi)較多電路。且若以標(biāo)準(zhǔn)數(shù)字電路的標(biāo)準(zhǔn)制程制造模組電路，可能需要精確設(shè)計(jì)的模組電路或者修整制程，此舉對(duì)于量產(chǎn)而言，實(shí)為棘手而且效率不彰。另一方面，若以序列處理所有導(dǎo)電體的感應(yīng)，則處理速度顯然較慢。
實(shí)用新型內(nèi)容本實(shí)用新型的主要目的即在于提供一種以多數(shù)導(dǎo)電體檢知物體的裝置，其對(duì)手指或筆尖運(yùn)動(dòng)的響應(yīng)時(shí)間可以提升，并且有較多時(shí)間留給數(shù)字處理及其他類型處理。
本實(shí)用新型的次要目的即在于提供一種所需模組電路較少，降低了模組電路的設(shè)計(jì)以及制程的修整要求，且使電源驅(qū)動(dòng)條件得以降低的以多數(shù)導(dǎo)電體檢知物體的裝置。
為達(dá)到上述的目的，本實(shí)用新型一種以多數(shù)導(dǎo)電體檢知物體的裝置，設(shè)有一總電路及多數(shù)個(gè)導(dǎo)電體，其特征在于，該電路包含有一選擇電路，該選擇電路具有至少一個(gè)輸入端，該至少一個(gè)輸入端連接該至少一個(gè)導(dǎo)電體，用于從至少一個(gè)導(dǎo)電體中選定一組導(dǎo)電體，該組選定的導(dǎo)電體少于全部導(dǎo)電體；以及一處理電路，連接于該選擇電路的輸出端，用于處理所選定的該組導(dǎo)電體，以產(chǎn)生信號(hào)，表示所選定的導(dǎo)電體一項(xiàng)或多項(xiàng)特性；該總電路尚包含有一控制電路，該控制電路連接該選擇電路和該處理電路，用于控制選擇電路與處理電路。
其中該等至少一個(gè)導(dǎo)電體可排列成縱橫交錯(cuò)的樣式，或放射形排列，或者以任何其他的樣式呈現(xiàn)。
其中該等至少一個(gè)導(dǎo)電體分布于一平面或曲面上，或以任何的方式分布。
其中該選擇電路是由N3多工器、驅(qū)動(dòng)檢知電路、31多工器、取樣電路及A/D轉(zhuǎn)換器所組成，其中等至少一個(gè)導(dǎo)電體連接于N3多工器的輸入端，于每一階段的時(shí)間段T，N3多工器選擇三個(gè)導(dǎo)電體Xn、Xn+1、Xn+2使處于放電、充電以及檢知階段；N3多工器的輸出端分別連接于各驅(qū)動(dòng)檢知電路的輸入端，此些電路逐項(xiàng)對(duì)所選定的導(dǎo)電體進(jìn)行放電、充電以及檢知作業(yè)；檢知電路的輸出端分別連接于31多工器的輸入端，31多工器選定一檢知電路，此時(shí)該檢知電路處于檢知階段；31多工器的輸出端連接于一取樣電路，該取樣電路的輸出端連接于A/D轉(zhuǎn)換器的輸入端；該A/D轉(zhuǎn)換器的輸出端則連接于處理電路；其中N為大于1的整數(shù)，n為大于0的整數(shù)。
其中該處理電路是數(shù)字處理電路。
其中該控制電路是由相互連接的劃時(shí)多工控制電路和計(jì)時(shí)控制電路組成；所述N3至少一個(gè)器、檢知電路、31多工器、取樣電路、A/D轉(zhuǎn)換器與劃時(shí)多工控制電路連接，受控于計(jì)時(shí)控制電路，計(jì)時(shí)控制電路對(duì)劃時(shí)多工控制電路提供一起始信號(hào)，以啟動(dòng)對(duì)導(dǎo)電體的處理，劃時(shí)多工控制電路于接近每次檢知階段結(jié)束前，對(duì)計(jì)時(shí)控制電路發(fā)出一“備妥”信號(hào)Rdy，表示對(duì)某一導(dǎo)電體的取樣資料已可用于數(shù)字處理。
所述的多工器是受劃時(shí)多工控制電路控制的多路開關(guān)電路，其中N3多工器是將N路輸入變?yōu)槿份敵龅拈_關(guān)電路，31多工器是將三路輸入變?yōu)橐宦份敵龅拈_關(guān)電路。
該取樣電路包括一閘道器，連接于輸入端與輸出端之間；以及一電容器，連接于輸出端與地線之間，該閘道器受控于劃時(shí)多工控制電路。
該選擇電路中的各驅(qū)動(dòng)檢知電路的結(jié)構(gòu)相同，該驅(qū)動(dòng)檢知電路的終端IN經(jīng)由開關(guān)(1140)經(jīng)連接電流源，經(jīng)由另一開關(guān)(1150)接地，并經(jīng)由開關(guān)(1160)連接于輸出端OUT；各開關(guān)閉合時(shí)，即于其兩端間建立起一導(dǎo)電通道；該等開關(guān)可實(shí)施成晶體管、通道閘、或者其他任何樣式，該等開關(guān)受控于劃時(shí)多工控制電路。
該檢知電路中的開關(guān)為通道閘，任一通道閘為一對(duì)并聯(lián)于該開關(guān)兩端的晶體管，且兩者分別為一NMOS晶體管及一PMOS晶體管；電流源包括呈電流反射鏡形態(tài)的各PMOS晶體管(1310)、(1320)、(1330)、(1340)；其中晶體管(1310)、(1330)的源極連接于一正電壓電源VDD，該兩晶體管的柵極彼此相連，且連接于晶體管(1310)的漏極，晶體管(1310)的漏極連接于晶體管(1320)的源極，晶體管(1320)的柵極連接于其漏極以及晶體管(1340)的柵極，晶體管(1320)的漏極則連接于一電流源的輸出終端；晶體管(1330)的漏極連接于晶體管(1340)的源極，晶體管(1340)的漏極則連接于開關(guān)(1140)；電流源包括呈電流反射形態(tài)的諸PMOS晶體管(1410)、(1420)、(1430)、(1440)；其中晶體管(1410)、(1430)的源極連接于VDD，該兩晶體管的柵極彼此相連，且連接于晶體管(1410)的漏極；晶體管(1410)的漏極連接于晶體管(1420)的源極；晶體管(1420)的柵極連接于其漏極節(jié)點(diǎn)(1450)以及晶體管(1440)的柵極；晶體管(1440)的源極則連接于晶體管(1430)的漏極；晶體管(1420)的漏極節(jié)點(diǎn)(1450)連接于NMOS晶體管(1460)的漏極；晶體管(1460)的柵極連接于放大器(1464)的輸出端；放大器(1464)的同相輸入端接收一同相基準(zhǔn)電壓Vref，放大器(1464)的反相輸入端連接于晶體管(1460)的源極以及電阻(1468)的一端；電阻(1468)的另端則接地；晶體管(1440)的漏極連接于NMOS晶體管(1470)的漏極及柵極，晶體管(1470)的源極連接于NMOS晶體管(1474)的漏極及柵極，晶體管(1474)的源極接地，晶體管(1474)的柵極連接于NMOS晶體管的柵極，而后者的源極則接地，晶體管(1480)的漏極連接于NMOS晶體管(1490)的源極，晶體管(1490)的柵極連接于晶體管(1470)的柵極，晶體管(1490)的漏極連接于輸出端。
該選擇電路是由具有N個(gè)輸入端和三個(gè)輸出端的交叉連接電路、取樣電路及A/D轉(zhuǎn)換器所組成，交叉連接電路的N個(gè)輸入端分別連接于導(dǎo)電體X1，...，XN，交叉連接電路的三個(gè)輸出端，分別連接于電流源(1130)的輸出端、接地端以及連接于取樣電路的輸入端，取樣電路的輸出通過AD轉(zhuǎn)換器接數(shù)字處理電路。
該交叉連接電路的三個(gè)輸出端，分別連接于電流源(1130)的輸出端、接地端以及開關(guān)(1160)的一端；開關(guān)(1160)的另端連接于取樣電路的輸入端，取樣電路的輸出通過AD轉(zhuǎn)換器接數(shù)字處理電路。


為了更進(jìn)一步了解本實(shí)用新型所揭露的技術(shù)內(nèi)容與構(gòu)成的要件，以下即配合附圖說明如下，其中圖1是現(xiàn)有檢知處理電路的方塊圖。
圖2是圖1的電路時(shí)序圖。
圖3-圖4是顯示本實(shí)用新型實(shí)施例的時(shí)序圖。
圖5是本實(shí)用新型實(shí)施例的總電路的方塊圖。
圖5a是圖5的時(shí)序圖。
圖6是本實(shí)用新型實(shí)施例檢知電路的方塊電路圖。
圖7是本實(shí)用新型實(shí)施例所獲致的時(shí)序圖。
圖8是總電路中的部份電路圖。
圖9-圖10是本實(shí)用新型實(shí)施例的局部應(yīng)用電路圖。
具體實(shí)施方式
于本實(shí)用新型的實(shí)施例中，諸至少一個(gè)導(dǎo)電體的處理乃是于彼此相對(duì)偏移的重疊時(shí)段內(nèi)進(jìn)行。請(qǐng)參閱圖3，導(dǎo)電體X1的處理時(shí)間TX1重疊于導(dǎo)電體X2的處理時(shí)間TX2，惟處理時(shí)間TX2起始遲于TX1。TX3重疊于TX2，惟起始遲于TX2，以此類推。
于圖4中，導(dǎo)電體X1、X2乃是同時(shí)予以處理(同圖1)。導(dǎo)電體X3與X4亦同時(shí)予以處理。處理時(shí)間“TX3、TX4”重疊于“TX1、TX2”，惟起始遲于“TX1、TX2”。于其他實(shí)施例中，對(duì)兩個(gè)以上導(dǎo)電體同時(shí)加以處理，但對(duì)于至少兩個(gè)導(dǎo)電體，使彼等的處理時(shí)間重疊且彼此相對(duì)偏移。
請(qǐng)參圖5，為本實(shí)用新型較佳實(shí)施例觸控系統(tǒng)的方塊圖。電容器1010分別設(shè)計(jì)于表示導(dǎo)電體X1…XN的電容(該等電容器并非真正存在于電路中)。任一導(dǎo)電體的總電容，即由一電容器1010所表示，包括一基本電容(諸如與導(dǎo)電體在觸控墊基板一其可為一印刷電路板一上的位置相關(guān)的電容)以及緣于手指130或筆尖之類相近的導(dǎo)電物體而產(chǎn)生的電容。
該等導(dǎo)電體可排列成縱橫交錯(cuò)的樣式，或者以任何其他的樣式呈現(xiàn)。例如，可為放射形排列般，諸導(dǎo)電體可分布于一平面或曲面上，或以任何的方式分布。該等N個(gè)導(dǎo)電體連接于N3多工器1020的輸入端。于每一階段的時(shí)間段T(如圖5a所示)內(nèi)，N3多工器1020選擇三個(gè)導(dǎo)電體Xn、Xn+1、Xn+2使處于放電、充電以及檢知階段。N3多工器1020的輸出端分別連接于各驅(qū)動(dòng)檢知電路1030.1、1030.2、1030.3的輸入端。此些電路逐項(xiàng)對(duì)所選定的導(dǎo)電體進(jìn)行放電、充電以及檢知作業(yè)。
檢知電路1030的輸出端分別連接于31多工器1040的輸入端。31多工器1040選定一檢知電路1030，此時(shí)該檢知電路1030處于檢知階段。31多工器1040的輸出端連接于一取樣電路1050。該取樣電路1050的輸出端連接于A/D轉(zhuǎn)換器1060的輸入端。該A/D轉(zhuǎn)換琴1060的輸出端則連接于一數(shù)字處理電路1070，后者可進(jìn)行濾波、校正以及其他類型處理。A/D轉(zhuǎn)換器1060以及數(shù)字處理電路1070僅為例示而已。本實(shí)用新型絕非受限于任何數(shù)字處理功能或者其前后程序，抑或以數(shù)字電路實(shí)施的任何功能。例如，濾波可于A/D轉(zhuǎn)換前進(jìn)行，或者可以省略。
于圖5所示的實(shí)施例中，N3多工器1020、檢知電路1030、31多工器1040、取樣電路1050、A/D轉(zhuǎn)換器1060受控于一劃時(shí)多工(TDM)控制電路1080，數(shù)字處理電路1070受控于一計(jì)時(shí)控制電路1090，計(jì)時(shí)控制電路1090對(duì)劃時(shí)多工控制電路1080提供一起始信號(hào)，以啟動(dòng)對(duì)導(dǎo)電體的處理，劃時(shí)多工控制電路1080于接近每次檢知階段結(jié)束前，對(duì)計(jì)時(shí)控制電路1090發(fā)出一“備妥”信號(hào)Rdy，表示對(duì)某一導(dǎo)電體的取樣資料已可用于數(shù)字處理，此一控制方案僅為提供例示，而非意在限制。
如圖5、6所示，檢知電路1030.1、1030.2、1030.3三者結(jié)構(gòu)相同。N3多工器1020中開關(guān)1110于閉合時(shí)，在導(dǎo)電體Xn與檢知電路1030的某一輸入終端IN(終端1114)之間建立起一導(dǎo)電通道，31多工器1040中開關(guān)1120，在檢知電路1030的輸出終端OUT與取樣電路1050的輸入端之間建立起一導(dǎo)電通道。取樣電路1050在此顯示成一傳統(tǒng)電路，其基本上包括(I)一閘道器1122，連接于31多工器1040的輸出端與取樣電路1050的輸出端之間；以及(II)一電容器1126，連接于終端1124與地線之間。終端1124連接于A/D轉(zhuǎn)換器1060的輸入端。亦可以為其他類型的取樣電路。
如圖6、8、9所示，檢知電路1030的終端IN經(jīng)由開關(guān)1140經(jīng)連接電流源1130，經(jīng)由開關(guān)1150接地，并經(jīng)由開關(guān)1160連接于終端OUT。各開關(guān)閉合時(shí)，即于其兩端間建立起一導(dǎo)電通道。該等開關(guān)可實(shí)施成晶體管、通道閘、或者其他任何樣式，現(xiàn)有者或有待發(fā)明者均可。該等開關(guān)及閘道器1122受控于劃時(shí)多工控制電路1080。
當(dāng)開關(guān)1150閉合而開關(guān)1140、1160開啟。導(dǎo)電體Xn對(duì)地放電，其是處于放電階段Dn(參圖5b)。而開關(guān)1140閉合，開關(guān)1150、1160開啟一段預(yù)定的時(shí)間，則其處于充電階段Cn。電流源1130放出預(yù)定量的電流，對(duì)導(dǎo)電體Xn注入預(yù)定量的電荷Q。該導(dǎo)電體的電壓遂升高至電壓V＝Q/C，式中C為該導(dǎo)電體的電容。于檢知階段Sn，開關(guān)1160閉合而開關(guān)1140、1150開啟。電荷Q成為與輸出端OUT共享。檢知階段結(jié)束時(shí)，開關(guān)1120閉合，而使有些電荷通往取樣電路1050的輸入端。開關(guān)1110在所有三個(gè)階段Dn、Cn、Sn中始終閉合。開關(guān)1160可省略。終端IN可直接連接于3土多工器1040。
其他時(shí)序細(xì)節(jié)乃顯示于圖7中。導(dǎo)電體掃描作業(yè)，始于響應(yīng)計(jì)時(shí)控制電路1090所提供的“起始”信號(hào)脈沖。于標(biāo)有X1、X2、X3的波形圖中，任一脈沖表示相應(yīng)導(dǎo)電體為N3多工器1020所選定的時(shí)間。起先，僅是導(dǎo)電體X1被選定。爾后在取消選定X1前使X2被選定，并在取消選定X1及X2前使X3被選定。
于標(biāo)有“1D、2C、3S”的波形圖中，有一脈沖表示檢知電路1030.1處于放電階段，檢知電路1030.2處于充電階段，而檢知電路1030.3處于檢知階段的時(shí)間?！?D、2C、3S”波形圖中，另一脈沖表示檢知電路1030.1處于充電階段，檢知電路1030.2處于檢知階段，而檢知電路1030.3處于放電階段的時(shí)間?！?D、2C、3S”波形圖中，再一脈沖表示檢知電路1030.1處于檢知階段，檢知電路1030.2處于放電階段，而檢知電路1030.3處于充電階段的時(shí)間。于一些實(shí)施例中，各階段的持續(xù)時(shí)間約為2.5-20.0us，亦可以為其他適當(dāng)時(shí)間。
各檢知階段結(jié)束時(shí)，由劃時(shí)多工控制電路1080發(fā)出信號(hào)Rdy，表示A/D轉(zhuǎn)換器1060的輸出端上存在有效數(shù)字資料。該等資料可儲(chǔ)存于數(shù)字處理電路1070內(nèi)中央處理記錄器(圖未顯示)中，并且/或者可以任何的方式加以處理。
當(dāng)最后一個(gè)導(dǎo)電體正在被掃描時(shí)，劃時(shí)多工控制電路1080對(duì)計(jì)時(shí)控制電路1090發(fā)出一Frame信號(hào)。新一輪掃描可經(jīng)由發(fā)出“起始”信號(hào)而予以啟動(dòng)。此程序?yàn)槔拘远窍拗菩?。例如，?duì)所有導(dǎo)電體的掃描可進(jìn)行多次而不發(fā)出“起始”信號(hào)(“自由運(yùn)行狀態(tài)”)。該等掃描可以輪回方式進(jìn)行，或者以其他任何順序?yàn)橹?br> 圖8顯示一種用于實(shí)施圖6檢知電路1030的電路圖。圖中開關(guān)1140、1150、1160為通道閘。任一通道閘為一對(duì)并聯(lián)于該開關(guān)兩端的晶體管，且兩者分別為一NMOS晶體管及一PMOS晶體管。電流源1130包括呈電流反射鏡形態(tài)的諸PMOS晶體管1310、1320、1330、1340。其中晶體管1310、1330的源極連接于一正電壓電源VDD。該兩晶體管的閘極彼此相連，且連接于晶體管1310的汲極。晶體管1310的汲極連接于晶體管1320的源極。晶體管1320的閘極連接于其汲極以及晶體管1340的閘極。晶體管1320的汲極則連接于一電流源1404(如圖9所示)的輸出終端1350，自終端1350以電流源1404降低一恒定的電流偏置。圖8的電路僅為例示而非以的為限。
晶體管1330的汲極連接于晶體管1340的源極。晶體管1340的汲極則連接于開關(guān)1140。
電流源1404包括呈電流反射鏡形態(tài)的諸PMOS晶體管1410、1420、1430、1440。其中晶體管1410、1430的源極連接于VDD。該兩晶體管的閘極彼此相連，且連接于晶體管1410的汲極。晶體管1410的汲極連接于晶體管1420的源極。晶體管1420的閘極連接于其汲極節(jié)點(diǎn)1450以及晶體管1440的閘極。晶體管1440的源極則連接于晶體管1430的汲極。圖9的電路實(shí)為例示而非限制。
晶體管1420的汲極節(jié)點(diǎn)1450連接于NMOS晶體管1460的汲極。晶體管1460的閘極連接于放大器1464的輸出端。放大器1464的同相輸入端接收一同相基準(zhǔn)電壓Vref。放大器1464的反相輸入端連接于晶體管1460的源極以及電阻1468的一端。電阻1468的另端則接地。
流經(jīng)晶體管1410的電流反射至晶體管1440的汲極。晶體管1440的汲極連接于NMOS晶體管1470的汲極及閘極。晶體管1470的源極連接于NMOS晶體管1474的汲極及閘極。晶體管1474的源極接地。晶體管1474的閘極連接于NMOS晶體管1480的閘極，而后者的源極則接地。晶體管1480的汲極連接于NMOS晶體管1490的源極。
晶體管1490的閘極連接于晶體管1470的閘極。晶體管1490的汲極連接于終端1350。
晶體管1440汲極處的電流偏置，被NMOS晶體管1470、1474、1480、1490所形成的電流反射鏡反射至終端1350。
于一些實(shí)施例中，電流源1404為檢知電路1030.1、1030.2、1030.3三者共享。電流源1130以及其他電路亦可共享的，誠如圖10所示。N3多工器1020、31多工器1040可被取而代的以一交叉連接電路1510，以后者N個(gè)輸入端分別連接于導(dǎo)電體X1，XN。交叉連接電路1510具有三個(gè)輸出端，分別連接于電流源1130的輸出端、接地端以及開關(guān)1160的一端。開關(guān)1160的另端連接于取樣電路1050的輸入端。在劃時(shí)多工控制電路1080的控制下，交叉連接電路1510同時(shí)選定三個(gè)導(dǎo)電體，并令其中一導(dǎo)電體接地使之處于放電階段，令另一導(dǎo)電體連接于電流源1130使之處于充電階段，而令又一導(dǎo)電體連接于開關(guān)1160使之處于檢知階段。
于一些實(shí)施例中，開關(guān)1160被省略，而使交叉連接電路1510的相應(yīng)輸出端直接連接于取樣電路1050。
于本實(shí)用新型實(shí)施例中，處理時(shí)間的重疊可讓導(dǎo)電體處理得快于序列掃描的系統(tǒng)。對(duì)手指或筆尖130運(yùn)動(dòng)的響應(yīng)時(shí)間得以提升，有較多時(shí)間留給數(shù)字處理及其他類型的處理。同時(shí)，所需電路少于同步處理電路。特別是，所需模組電路較少，降低了模組電路的設(shè)計(jì)以及制程的修整要求。此外，較之同步處理系統(tǒng)，使電源驅(qū)動(dòng)條件得以降低。
惟以上所述者，僅為本實(shí)用新型的較佳實(shí)施例，當(dāng)不能用以限定本實(shí)用新型可實(shí)施的范圍，凡是均等的變化與修飾，皆應(yīng)視為不脫離本實(shí)用新型的實(shí)質(zhì)內(nèi)容。
綜上所述，依上文所揭示的內(nèi)容，本實(shí)用新型確可達(dá)到創(chuàng)作的預(yù)期目的，提供一種以多數(shù)導(dǎo)電體檢知物體的裝置，具實(shí)用價(jià)值無疑，故依法提出新型專利申請(qǐng)。
權(quán)利要求1.一種以多數(shù)導(dǎo)電體檢知物體的裝置，設(shè)有一總電路及多至少一個(gè)導(dǎo)電體，其特征在于，該電路包含有一選擇電路，該選擇電路具有至少一個(gè)輸入端，該至少一個(gè)輸入端連接該至少一個(gè)導(dǎo)電體，用于從至少一個(gè)導(dǎo)電體中選定一組導(dǎo)電體，該組選定的導(dǎo)電體少于全部導(dǎo)電體；以及一處理電路，連接于該選擇電路的輸出端，用于處理所選定的該組導(dǎo)電體，以產(chǎn)生信號(hào)，表示所選定的導(dǎo)電體一項(xiàng)或多項(xiàng)特性；該總電路尚包含有一控制電路，該控制電路連接該選擇電路和該處理電路，用于控制選擇電路與處理電路。
2.如權(quán)利要求1所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，其中該等至少一個(gè)導(dǎo)電體可排列成縱橫交錯(cuò)的樣式，或放射形排列，或者以任何其他的樣式呈現(xiàn)。
3.如權(quán)利要求1所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，其中該等至少一個(gè)導(dǎo)電體分布于一平面或曲面上，或以任何的方式分布。
4.如權(quán)利要求1所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，其中該選擇電路是由N3多工器、驅(qū)動(dòng)檢知電路、31多工器、取樣電路及A/D轉(zhuǎn)換器所組成，其中等至少一個(gè)導(dǎo)電體連接于N3多工器的輸入端，于每一階段的時(shí)間段T，N3多工器選擇三個(gè)導(dǎo)電體Xn、Xn+1、Xn+2使處于放電、充電以及檢知階段；N3多工器的輸出端分別連接于各驅(qū)動(dòng)檢知電路的輸入端，此些電路逐項(xiàng)對(duì)所選定的導(dǎo)電體進(jìn)行放電、充電以及檢知作業(yè)；檢知電路的輸出端分別連接于31多工器的輸入端，31多工器選定一檢知電路，此時(shí)該檢知電路處于檢知階段；31多工器的輸出端連接于一取樣電路，該取樣電路的輸出端連接于A/D轉(zhuǎn)換器的輸入端；該A/D轉(zhuǎn)換器的輸出端則連接于處理電路；其中N為大于1的整數(shù)，n為大于0的整數(shù)。
5.如權(quán)利要求1所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，其中該處理電路是數(shù)字處理電路。
6.如權(quán)利要求1所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，其中該控制電路是由相互連接的劃時(shí)多工控制電路和計(jì)時(shí)控制電路組成；所述N3至少一個(gè)器、檢知電路、31多工器、取樣電路、A/D轉(zhuǎn)換器與劃時(shí)多工控制電路連接，受控于計(jì)時(shí)控制電路，計(jì)時(shí)控制電路對(duì)劃時(shí)多工控制電路提供一起始信號(hào)，以啟動(dòng)對(duì)導(dǎo)電體的處理，劃時(shí)多工控制電路于接近每次檢知階段結(jié)束前，對(duì)計(jì)時(shí)控制電路發(fā)出一“備妥”信號(hào)Rdy，表示對(duì)某一導(dǎo)電體的取樣資料已可用于數(shù)字處理。
7.如權(quán)利要求1或4所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，所述的多工器是受劃時(shí)多工控制電路控制的多路開關(guān)電路，其中N3多工器是將N路輸入變?yōu)槿份敵龅拈_關(guān)電路，31多工器是將三路輸入變?yōu)橐宦份敵龅拈_關(guān)電路。
8.如權(quán)利要求1或4所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，該取樣電路包括一閘道器，連接于輸入端與輸出端之間；以及一電容器，連接于輸出端與地線之間，該閘道器受控于劃時(shí)多工控制電路。
9.如權(quán)利要求1或4所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，該選擇電路中的各驅(qū)動(dòng)檢知電路的結(jié)構(gòu)相同，該驅(qū)動(dòng)檢知電路的終端IN經(jīng)由開關(guān)(1140)經(jīng)連接電流源，經(jīng)由另一開關(guān)(1150)接地，并經(jīng)由開關(guān)(1160)連接于輸出端OUT；各開關(guān)閉合時(shí)，即于其兩端間建立起一導(dǎo)電通道；該等開關(guān)可實(shí)施成晶體管、通道閘、或者其他任何樣式，該等開關(guān)受控于劃時(shí)多工控制電路。
10.如權(quán)利要求1或4所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，該檢知電路中的開關(guān)為通道閘，任一通道閘為一對(duì)并聯(lián)于該開關(guān)兩端的晶體管，且兩者分別為一NMOS晶體管及一PMOS晶體管；電流源包括呈電流反射鏡形態(tài)的各PMOS晶體管(1310)、(1320)、(1330)、(1340)；其中晶體管(1310)、(1330)的源極連接于一正電壓電源VDD，該兩晶體管的柵極彼此相連，且連接于晶體管(1310)的漏極，晶體管(1310)的漏極連接于晶體管(1320)的源極，晶體管(1320)的柵極連接于其漏極以及晶體管(1340)的柵極，晶體管(1320)的漏極則連接于一電流源的輸出終端；晶體管(1330)的漏極連接于晶體管(1340)的源極，晶體管(1340)的漏極則連接于開關(guān)(1140)；電流源包括呈電流反射形態(tài)的諸PMOS晶體管(1410)、(1420)、(1430)、(1440)；其中晶體管(1410)、(1430)的源極連接于VDD，該兩晶體管的柵極彼此相連，且連接于晶體管(1410)的漏極；晶體管(1410)的漏極連接于晶體管(1420)的源極；晶體管(1420)的柵極連接于其漏極節(jié)點(diǎn)(1450)以及晶體管(1440)的柵極；晶體管(1440)的源極則連接于晶體管(1430)的漏極；晶體管(1420)的漏極節(jié)點(diǎn)(1450)連接于NMOS晶體管(1460)的漏極；晶體管(1460)的柵極連接于放大器(1464)的輸出端；放大器(1464)的同相輸入端接收一同相基準(zhǔn)電壓Vref，放大器(1464)的反相輸入端連接于晶體管(1460)的源極以及電阻(1468)的一端；電阻(1468)的另端則接地；晶體管(1440)的漏極連接于NMOS晶體管(1470)的漏極及柵極，晶體管(1470)的源極連接于NMOS晶體管(1474)的漏極及柵極，晶體管(1474)的源極接地，晶體管(1474)的柵極連接于NMOS晶體管的柵極，而后者的源極則接地，晶體管(1480)的漏極連接于NMOS晶體管(1490)的源極，晶體管(1490)的柵極連接于晶體管(1470)的柵極，晶體管(1490)的漏極連接于輸出端。
11.如權(quán)利要求1所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，該選擇電路是由具有N個(gè)輸入端和三個(gè)輸出端的交叉連接電路、取樣電路及A/D轉(zhuǎn)換器所組成，交叉連接電路的N個(gè)輸入端分別連接于導(dǎo)電體X1，...，XN，交叉連接電路的三個(gè)輸出端，分別連接于電流源(1130)的輸出端、接地端以及連接于取樣電路的輸入端，取樣電路的輸出通過AD轉(zhuǎn)換器接數(shù)字處理電路。
12.如權(quán)利要求1所述以多數(shù)導(dǎo)電體檢知物體的裝置，其特征在于，該交叉連接電路的三個(gè)輸出端，分別連接于電流源(1130)的輸出端、接地端以及開關(guān)(1160)的一端；開關(guān)(1160)的另端連接于取樣電路的輸入端，取樣電路的輸出通過AD轉(zhuǎn)換器接數(shù)字處理電路。
專利摘要一種以多數(shù)導(dǎo)電體檢知物體的裝置，該裝置設(shè)有一總電路及多數(shù)個(gè)導(dǎo)電體，該總電路耦合于該等導(dǎo)電體并處理各導(dǎo)電體，以確定該等導(dǎo)電體的一項(xiàng)或多項(xiàng)特性，其中總電路包含有一選擇電路以及一處理電路，其中選擇電路可選定至少一個(gè)導(dǎo)電體以合成一組，且可并列處理該組選定導(dǎo)電體中的諸導(dǎo)電體，其中至少有兩個(gè)導(dǎo)電體在處理時(shí)間上彼此相對(duì)偏移；由此，該總電路使得對(duì)導(dǎo)電體中至少一者的處理，與對(duì)導(dǎo)電體中至少另一者的處理于時(shí)間上重疊，然而使得對(duì)導(dǎo)電體中該一者的處理與對(duì)導(dǎo)電體中該另一者的處理于時(shí)間上彼此相對(duì)偏移，因此于每一階段的電路可為不同導(dǎo)電體共享。
文檔編號(hào)G06F3/033GK2625962SQ0320339
公開日2004年7月14日 申請(qǐng)日期2003年3月7日 優(yōu)先權(quán)日2003年3月7日
發(fā)明者林招慶 申請(qǐng)人:和創(chuàng)科技股份有限公司