專利名稱:一種基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板的制作方法
【專利摘要】本實用新型公開了一種基于ARM Cortex?A7內(nèi)核的嵌入式計算機主板，其包括中央處理器，以及與中央處理器相連的電源模塊、TTL轉(zhuǎn)232電路、內(nèi)存芯片、閃存芯片、第一以太網(wǎng)PHY芯片、第二以太網(wǎng)PHY芯片、帶電可擦寫可編程只讀存儲器、LCD總線隔離電路、USB集線器、第一三排芯數(shù)據(jù)接口和第二三排芯數(shù)據(jù)接口，所述第一三排芯數(shù)據(jù)接口和第二三排芯數(shù)據(jù)接口為2mm間距的3排插座且每排設(shè)有22芯，所述中央處理器與帶電可擦寫可編程只讀存儲器通過I2C總線連接。本實用新型合理地組織系統(tǒng)結(jié)構(gòu)，使可用資源最多地在該嵌入式計算機主板上得到利用。
【專利說明】
-種基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板
技術(shù)領(lǐng)域
[0001 ] 本實用新型設(shè)及一種基于ARM Codex-A7內(nèi)核的嵌入式計算機主板，屬于嵌入式 計算機技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002] NXP公司推出的i.MX抓ItraLite是基于ARM Codex-A7內(nèi)核的應(yīng)用處理器，該忍 片擁有眾多的應(yīng)用功能，但其僅有289個引腳，且有五分之二是電源，所W它引腳上的功能 復用程度很高，用戶如果直接使用i.MX抓ItraLite設(shè)計自己的嵌入式系統(tǒng)，往往無法合理 地安排運些資源。比如作為系統(tǒng)啟動配置的IO與顯示接口是復用的，為了提高系統(tǒng)的可靠 性就需要增加信號隔離電路。另外i.MX 6叫traLite雖然支持兩路USB_0TG口，但在實際應(yīng) 用中，往往是使用1路USB_0TG作為調(diào)試口，還需要兩路W上USB 口外接鍵盤，鼠標，U盤等。

【發(fā)明內(nèi)容】

[0003] 為了克服上述的缺陷，合理地組織系統(tǒng)結(jié)構(gòu)，使可用資源最多地得到利用，本實用 新型提供了一種基于ARM Ccxrtex-A7內(nèi)核的嵌入式計算機主板。
[0004] 本實用新型采取的技術(shù)方案是：一種基于ARM Codex-A7內(nèi)核的嵌入式計算機主 板，其包括中央處理器、電源模塊、T化轉(zhuǎn)232電路、閃存忍片、內(nèi)存忍片、第一 W太網(wǎng)PHY忍 片、第二W太網(wǎng)PHY忍片、帶電可擦寫可編程只讀存儲器、LCD總線隔離電路、USB集線器、第 一S排忍數(shù)據(jù)接口和第二S排忍數(shù)據(jù)接口，所述電源模塊、T化轉(zhuǎn)232電路、內(nèi)存忍片、閃存 忍片、第一 W太網(wǎng)PHY忍片、第二W太網(wǎng)PHY忍片、帶電可擦寫可編程只讀存儲器、LCD總線隔 離電路、USB集線器分別與所述中央處理器連接，其中所述第一 W太網(wǎng)PHY忍片、第二W太網(wǎng) PHY忍片和LCD總線隔離電路的信號輸入端與中央處理器連接，信號輸出端與所述第一 S排 忍數(shù)據(jù)接口連接，所述Tl^轉(zhuǎn)232電路的信號輸入端與中央處理器連接，信號輸出端與所述 第二=排忍數(shù)據(jù)接口連接，所述第一=排忍數(shù)據(jù)接口和第二=排忍數(shù)據(jù)接口為2mm間距的3 排插座，且每排設(shè)有22忍，所述中央處理器與帶電可擦寫可編程只讀存儲器之間通過I2C總 線連接。
[0005] 所述處理器的主頻至少為528MHz，其設(shè)有電源管理單元、加密單元和復位單元。
[0006] 所述中央處理器采用i.MX抓ItraLite中央處理器。
[0007] 所述內(nèi)存忍片為512MB的孤R：3L內(nèi)存忍片，閃存忍片為512MB的Nan壯lash。
[000引所述USB集線器具有四路USB2.0冊ST口，其中一路或兩路作為USB_0TG調(diào)試口。
[0009] 所述計算機主板的外形尺寸為74巧4mm。
[0010] 所述USB集線器上連接有無線網(wǎng)卡忍片。
[001。所述第一立排忍數(shù)據(jù)接口分為A列，B列，切的排插座，各排的管腳定義為：
[0012]
[0013]
[0014]
[0015]
[0016] 本實用新型的有益效果是:合理地組織系統(tǒng)結(jié)構(gòu)，使可用資源最多地在該嵌入式 計算機主板上得到利用。
[0017]由于i.MX抓ItraLite的啟動配置引腳與LCD顯示接口是復用的，為了避免LCD接 口上的信號影響系統(tǒng)啟動，特別設(shè)計了 LCD總線隔離電路。提高了系統(tǒng)的可靠性。同時考慮 實際應(yīng)用中的多USB 口需求，通過USB HUB忍片擴展了四路USB2.0冊ST 口。
[0018] 本實用新型的使用是W模塊形式，通過板上的2組插座，同時實現(xiàn)ESM6800板卡的 固定W及與應(yīng)用主板的信號連接兩個功能。
【附圖說明】

[0019] 圖1是本實用新型的結(jié)構(gòu)原理圖。
[0020] 圖中：1-中央處理器，2-電源模塊，3-1TL轉(zhuǎn)232電路，4-閃存忍片，5-內(nèi)存忍片，6- 第一 W太網(wǎng)PHY忍片，7-第二W太網(wǎng)PHY忍片，8-可擦寫可編程只讀存儲器，9-LCD總線隔離 電路，IO-USB集線器，11-第一 S排忍數(shù)據(jù)接口，12-第二S排忍數(shù)據(jù)接口。
【具體實施方式】
[0021 ]下面結(jié)合附圖和具體實施例對本實用新型進行詳細說明。
[0022] 如圖1所示，一種基于ARM Codex-A7內(nèi)核的嵌入式計算機主板，其包括中央處理 器1、電源模塊2、1TL轉(zhuǎn)232電路3、閃存忍片4、內(nèi)存忍片5、第一 W太網(wǎng)PHY忍片6、第二W太網(wǎng) PHY忍片7、帶電可擦寫可編程只讀存儲器8、LCD總線隔離電路9、USB集線器10、第一 S排忍 數(shù)據(jù)接口 11和第二=排忍數(shù)據(jù)接口 12，所述電源模塊2、1TL轉(zhuǎn)232電路3、內(nèi)存忍片5、閃存忍 片4、第一 W太網(wǎng)PHY忍片6、第二W太網(wǎng)P肌忍片7、帶電可擦寫可編程只讀存儲器8、LCD總線 隔離電路9、USB集線器10分別與所述中央處理器1連接，其中所述第一 W太網(wǎng)PHY忍片6、第 二W太網(wǎng)PHY忍片7和LCD總線隔離電路9的信號輸入端與中央處理器1連接，信號輸出端與 所述第一雙針數(shù)據(jù)接口 11連接，所述Tl^轉(zhuǎn)232電路3的信號輸入端與中央處理器1連接，信 號輸出端與所述第=排忍針數(shù)據(jù)接口 12連接，所述第一=排忍數(shù)據(jù)接口 11和第=排忍針數(shù) 據(jù)接口 12為2mm間距的3排插座，且每排設(shè)有22忍，所述中央處理器1與帶電可擦寫可編程只 讀存儲器8之間通過I2C總線連接。
[0023] 本實用新型中，所述處理器的主頻至少為528MHz，其設(shè)有電源管理單元、加密單元 和復位單元。電源管理單元可W避免外接電源的復雜性，用W簡化上電時序，加快開發(fā)環(huán)境 配置。加密單元可W提供硬件安全特性，運種特性可W用來支持如電子商務(wù)、數(shù)字版權(quán)管理 (DRM)、信息加密、動態(tài)DRAM加密、安全啟動和安全軟件下載等。另外，所述內(nèi)存忍片為512MB 的孤R：3L內(nèi)存忍片，閃存忍片為512MB的化n壯Iash。所述USB集線器具有四路USB2.0冊ST 口， 其中一路或兩路作為USB_0TG調(diào)試口。所述計算機主板的外形尺寸為74巧4mm。所述USB集線 器上連接有無線網(wǎng)卡忍片。（圖中未顯示）。
[0024] 結(jié)構(gòu)的描述：
[00巧]W i . MX 6U11raLi te為核屯、，利用固有的數(shù)據(jù)總線接口連接DDR3L，NANDFLASH， PHY，EEPR0M。由于i .MX抓1 traLite的啟動配置引腳與LCD顯示接口是復用的，為了避免LCD 接口上的信號影響系統(tǒng)啟動，特別設(shè)計了 LCD總線隔離電路。提高了系統(tǒng)的可靠性?？紤]實 際應(yīng)用中的多USB 口需求，通過USB HUB忍片擴展了四路USB2.0冊ST 口。
[0026] 外形尺寸：
[0027] 本實用新型嵌入式計算機主板采用緊湊型方式，外型尺寸為:74*54(mm)。
[002引信號引腳：
[0029] ESM6800的使用是W模塊形式，通過板上的2組插座，同時實現(xiàn)ESM6800板卡的固定 W及與應(yīng)用主板的信號連接兩個功能。ESM6800的兩組插座編號為CNl、CN2,為2組標準2mm 間距3排插座(每排22忍，CNl、CN2各66忍），CNl在計算機主板左邊，CN2在計算機主板右邊。
[0030] CNl各管腳的定義如下：
[0031]
[0032]
[0033] CN2各管腳的定義如下：
[0034]
[0036] 本實用新型未設(shè)及部分均與現(xiàn)有技術(shù)相同或可采用現(xiàn)有技術(shù)加 W實現(xiàn)。
[0035]
【主權(quán)項】
1. 一種基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板，其特征在于:包括中央處理器、 電源模塊、TTL轉(zhuǎn)232電路、內(nèi)存芯片、閃存芯片、第一以太網(wǎng)PHY芯片、第二以太網(wǎng)PHY芯片、 帶電可擦寫可編程只讀存儲器、IXD總線隔離電路、USB集線器、第一三排芯數(shù)據(jù)接口和第二 三排芯數(shù)據(jù)接口，所述電源模塊、TTL轉(zhuǎn)232電路、內(nèi)存芯片、閃存芯片、第一以太網(wǎng)PHY芯片、 第二以太網(wǎng)PHY芯片、帶電可擦寫可編程只讀存儲器、IXD總線隔離電路、USB集線器、第一三 排芯數(shù)據(jù)接口和第二三排芯數(shù)據(jù)接口分別與所述中央處理器連接，其中所述第一以太網(wǎng) PHY芯片、第二以太網(wǎng)PHY芯片和IXD總線隔離電路的信號輸入端與中央處理器連接，信號輸 出端與所述第一雙針數(shù)據(jù)接口連接，所述TTL轉(zhuǎn)232電路的信號輸入端與中央處理器連接， 信號輸出端與所述第二三排芯數(shù)據(jù)接口連接，所述第一三排芯數(shù)據(jù)接口和第二三排芯據(jù)接 口為2mm間距的3排插座且每排設(shè)有22芯，所述中央處理器與帶電可擦寫可編程只讀存儲器 通過I2C總線連接。2. 根據(jù)權(quán)利要求1所述的基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板，其特征在于： 所述處理器的主頻至少為528MHz，其設(shè)有電源管理單元、加密單元和復位單元。3. 根據(jù)權(quán)利要求1或2所述的基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板，其特征在 于:所述中央處理器采用i .MX 6UltraLite中央處理器。4. 根據(jù)權(quán)利要求1所述的基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板，其特征在于： 所述內(nèi)存芯片為512MB的DDR3L內(nèi)存芯片，閃存芯片為512MB的Nandflash。5. 根據(jù)權(quán)利要求1所述的基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板，其特征在于： 所述USB集線器具有四路USB2.0H0ST 口，其中一路或兩路作為USB_OTG調(diào)試口。6. 根據(jù)權(quán)利要求1所述的基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板，其特征在于： 該計算機主板的外形尺寸為74*54mm。7. 根據(jù)權(quán)利要求1所述的基于ARM Cortex-A7內(nèi)核的嵌入式計算機主板，其特征在于： 所述USB集線器上連接有無線網(wǎng)卡芯片。
【文檔編號】G06F15/78GK205721775SQ201620335359
【公開日】2016年11月23日
【申請日】2016年4月20日
【發(fā)明人】程實
【申請人】成都英創(chuàng)信息技術(shù)有限公司