專利名稱：自動(dòng)調(diào)整傳輸速率的匯流排系統(tǒng)及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可調(diào)整傳輸速率的匯流排系統(tǒng)及其方法，特別是涉及一種可自動(dòng)調(diào)整PCI匯流排傳輸速率的匯流排系統(tǒng)及其方法。
背景技術(shù)：
目前主機(jī)板上所使用的區(qū)域匯流排(Local Bus)是以PCI(Peripheral ComponentInterconnect)匯流排(Bus)為主流，且為了增加匯流排上資料傳輸?shù)乃俾剩壳鞍l(fā)展出PCI-X技術(shù)，使得電腦資料的傳輸速率，從原先的33MHz最高可提升至133MHz或266MHz。其中，為了確保傳輸資料的完整，根據(jù)Intel黃皮書REF.No.13570中對(duì)現(xiàn)有PCI-X Bus規(guī)格的限制，當(dāng)PCI-X匯流排插槽上所插設(shè)的介面卡的傳輸能力可充份支援下，若電腦使用四個(gè)PCI-X匯流排插槽，則其傳輸速率最高限制為66MHz，若使用二個(gè)PCI-X匯流排插槽，則其傳輸速率最高限制為100MHz，若只使用一個(gè)PCI-X匯流排插槽，則其傳輸速率最高限制為133或266MHz，其中傳輸速率266MHz為PCI-X2.0的規(guī)格。目前設(shè)定PCI匯流排傳輸速率的方式，是由使用者以手動(dòng)調(diào)整一主機(jī)板上預(yù)定的跳線器(Jumper)，將其調(diào)整為代表目前所需使用的匯流排插槽數(shù)目的模式，以告知主控匯流排傳輸速率的晶片組，晶片組則依設(shè)定的插槽數(shù)目來調(diào)整PCI-X匯流排的傳輸速率，以使匯流排的傳輸能力可充份的利用。使用此方式，使用者除需拆卸電腦機(jī)殼的擋板，方可設(shè)定跳線器外，尚需知曉該主機(jī)板上的PCI-X Bus插槽數(shù)目，及于元件眾多的主機(jī)板上，辨認(rèn)出代表PCI-X Bus插槽數(shù)目的跳線器，對(duì)使用者而言十分的不方便。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可自動(dòng)調(diào)整傳輸速率的匯流排系統(tǒng)及其方法。
于是，本發(fā)明匯流排系統(tǒng)包含一晶片組、復(fù)數(shù)匯流排插槽、一匯流排、至少一緩沖器開關(guān)，及一開關(guān)控制器，復(fù)數(shù)匯流排插槽，各可插設(shè)一介面卡，匯流排將該晶片組與各該匯流排插槽彼此依序地耦接，做為各該介面卡與該晶片組訊號(hào)傳輸?shù)耐ǖ?，緩沖器開關(guān)耦接于該匯流排上任兩匯流排插槽間，及開關(guān)控制器用以偵測(cè)各該匯流排插槽是否有插設(shè)該介面卡，并依據(jù)該偵測(cè)結(jié)果控制該緩沖器開關(guān)的啟閉，當(dāng)開關(guān)控制器啟閉該緩沖器開關(guān)后，晶片組偵測(cè)匯流排上的匯流排插槽數(shù)量并決定訊號(hào)傳輸速率。
對(duì)應(yīng)于上述匯流排系統(tǒng)，本發(fā)明也揭示一自動(dòng)調(diào)整匯流排傳輸速率的方法，是使用于一匯流排系統(tǒng)，該匯流排系統(tǒng)包括一匯流排、一與該匯流排耦接的晶片組及復(fù)數(shù)耦接于該匯流排上的匯流排插槽，該等匯流排插槽包括一最接近該晶片組的第一匯流排插槽及一與該第一匯流排插槽間隔而較遠(yuǎn)離該晶片組的第二匯流排插槽，該晶片組則可依該等匯流排插槽的數(shù)量而控制該匯流排的傳輸速率，該方法包含下列步驟A)偵測(cè)該第二匯流排插槽是否插設(shè)有一介面卡；及B)當(dāng)偵得該第二匯流排插槽插設(shè)有該介面卡，即令該第一及第二匯流排插槽間保持通路。
本發(fā)明并揭示一種自動(dòng)調(diào)整匯流排傳輸速率的方法，使用于一晶片組及一與該晶片組耦接的匯流排模組間，該匯流排模組包含有一受該晶片組控制傳輸速率的匯流排、復(fù)數(shù)耦接于該匯流排上的匯流排插槽、一耦接于該匯流排上相鄰的任意該兩匯流排插槽間的緩沖器開關(guān)，及一控制該緩沖器開關(guān)啟閉的開關(guān)控制器，該方法包含下列步驟A)該開關(guān)控制器偵測(cè)各該匯流排插槽上是否有插設(shè)一介面卡，B)該開關(guān)控制器依各該匯流排插槽的偵測(cè)結(jié)果控制該緩沖器開關(guān)的啟閉，用以將各該插設(shè)有介面卡的匯流排插槽與該晶片組間保持通路，及C)該晶片組偵測(cè)該匯流排上該等匯流排插槽數(shù)量并決定傳輸速率。
本發(fā)明另揭示一開關(guān)控制裝置，使用于一晶片組、一與該晶片組耦接的匯流排，及復(fù)數(shù)與該匯流排耦接的匯流排插槽間，該等匯流排插槽包括一最接近該晶片組的第一匯流排插槽，及一與該第一匯流排插槽間隔而較遠(yuǎn)離該晶片組的第二匯流排插槽，該開關(guān)控制裝置用以控制該等匯流排插槽與該匯流排間的耦接狀態(tài)，以調(diào)整一晶片組所偵測(cè)到的匯流排插槽數(shù)目，進(jìn)而調(diào)整該匯流排傳輸速率，該開關(guān)控制裝置包含至少一緩沖器開關(guān)，耦接于該匯流排上任意兩匯流排插槽間，及一開關(guān)控制器，用于偵測(cè)各該匯流排插槽是否插設(shè)有一介面卡，并依據(jù)該偵測(cè)結(jié)果控制該緩沖器開關(guān)的啟閉。當(dāng)該開關(guān)控制器偵得該第二匯流排插槽插設(shè)有該介面卡，即啟動(dòng)該緩沖器開關(guān)，用以使得該第一及第二匯流排插槽間保持通路，當(dāng)偵得該第一及第二匯流排插槽外的任意匯流排插槽皆未插設(shè)有介面卡，即關(guān)閉該緩沖器開關(guān)，令該第一及第二匯流排插槽間保持?jǐn)嗦贰?br> 本發(fā)明自動(dòng)調(diào)整傳輸速率的匯流排系統(tǒng)及其方法，是借由開關(guān)控制器對(duì)各匯流排插槽的使用狀況識(shí)別碼做一布林函數(shù)運(yùn)算，并分別對(duì)各緩沖器開關(guān)發(fā)送一控制訊號(hào)，用以控制緩沖器開關(guān)的啟閉，因而使得晶片組能依介面卡的實(shí)際插設(shè)使用數(shù)量來自動(dòng)控制匯流排的傳輸速率，所以確實(shí)能達(dá)到發(fā)明目的。


下面通過最佳實(shí)施例及附圖對(duì)本發(fā)明自動(dòng)調(diào)整傳輸速率的匯流排系統(tǒng)及其方法進(jìn)行詳細(xì)說明，附圖中圖1是一示意圖，說明本發(fā)明匯流排系統(tǒng)的第一較佳實(shí)施例。
圖2是一示意圖，說明該第一較佳實(shí)施例的作動(dòng)步驟。
圖3是一示意圖，明本發(fā)明匯流排系統(tǒng)的第二較佳實(shí)施例。
圖4是一示意圖，說明該第二較佳實(shí)施例的作動(dòng)步驟。
圖5是一傳輸速率狀態(tài)表。
具體實(shí)施例方式
有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考圖式的二個(gè)較佳實(shí)施例的詳細(xì)說明中，將可清楚的明白。而且，要先說明的是，在以下諸實(shí)施例中，相同的元件將以相同的標(biāo)號(hào)標(biāo)示。
參閱圖1，本發(fā)明自動(dòng)調(diào)整傳輸速率的匯流排系統(tǒng)1的第一較佳實(shí)施例，包含一晶片組2及一匯流排模組3。
晶片組2(chipset)是用以控制匯流排模組3及用以溝通匯流排模組3及一中央處理器(cpu)(圖未示)，在本較佳實(shí)施例中，此晶片組2為一北撟晶片組(North BridgeChipset)，一般也稱為系統(tǒng)控制晶片，其用以掌管電腦中的高速設(shè)備，由于此北撟晶片組為一市面上熟知且普偏使用的元件，在此不另行加以詳細(xì)說明。
匯流排模組3與該晶片組2耦接，并具有一匯流排31、復(fù)數(shù)匯流排插槽32、一緩沖器開關(guān)33、一開關(guān)控制器34及一轉(zhuǎn)換器35，共同設(shè)置于一電腦主機(jī)板(圖未示)上。其中，匯流排31耦接該晶片組2，即晶片組2設(shè)于該匯流排31的一控制端，于匯流排31上并依序供各匯流排插槽32(slot)耦接，每一匯流排插槽32可插設(shè)一符合該匯流排插槽32規(guī)格的介面卡(圖未示)，如網(wǎng)路卡、音效卡等，由匯流排31做為各介面卡與晶片組2訊號(hào)傳輸?shù)耐ǖ馈Ｆ渲?，在本較佳實(shí)施例中，因目前市面上主流的區(qū)域匯流排是為以PCI-X技術(shù)發(fā)展的PCI-X匯流排，所以在本實(shí)施例中的匯流排31，是指PCI-X匯流排，但是不應(yīng)以此為限，此外，為說明方便，每一匯流排插槽32依其與晶片組2耦接順序，可區(qū)分為第一匯流排插槽321、第二匯流排插槽322、第三匯流排插槽323，及第四匯流排插槽324，但是匯流排插槽32的插槽數(shù)目不應(yīng)以此為限。
參閱圖1，緩沖器開關(guān)33及開關(guān)控制器34共同界定一開關(guān)控制裝置(圖未示)，緩沖器開關(guān)33(Buffer/Switch)耦接于該匯流排31上，由開關(guān)控制器34控制緩沖器開關(guān)33的啟閉，其設(shè)置于該匯流排31上任意兩匯流排插槽32間，在本較佳實(shí)施例中，只具有一緩沖器開關(guān)33，其是設(shè)置于第一及第二匯流排插槽321、322間，但是此匯流排系統(tǒng)1中，也可具有復(fù)數(shù)個(gè)緩沖器開關(guān)33，分別裝設(shè)于任意兩相鄰匯流排插槽32間，此具有復(fù)數(shù)個(gè)緩沖器開關(guān)33的匯流排系統(tǒng)1的詳細(xì)架構(gòu)及技術(shù)，將于第二較佳實(shí)施例中再加以說明。
開關(guān)控制器34用以控制緩沖器開關(guān)33的啟閉，當(dāng)電腦啟動(dòng)后，開關(guān)控制器34會(huì)先偵測(cè)第二匯流排插槽322是否插設(shè)有一介面卡(圖未示)，并依其偵測(cè)結(jié)果來決定是否再偵測(cè)第三匯流排插槽323，及第四匯流排插槽324，開關(guān)控制器34在偵測(cè)各匯流排插槽32時(shí)，可分別由所偵測(cè)的匯流排插槽32產(chǎn)生一二位元的使用狀況識(shí)別碼(prsnt1#，prsnt2#)，而匯流排插槽322至324的使用狀況識(shí)別碼是依據(jù)各插設(shè)于上的介面卡所消耗功率的不同而有分別，若匯流排插槽322至324上并未插設(shè)有介面卡，則其所產(chǎn)生的使用狀況識(shí)別碼為(1，1)，若其上插設(shè)有介面卡，則依據(jù)消耗功率的不同，分別產(chǎn)生有(0，1)、(1，0)、(0，0)等不同的使用狀況識(shí)別碼，值得注意的是，只要是有插設(shè)介面卡，其使用狀況識(shí)別碼(prsnt1#，prsnt2#)中，必有一者為0。
當(dāng)開關(guān)控制器34接收到各匯流排插槽322至324的使用狀況識(shí)別碼后，將對(duì)此等識(shí)別碼進(jìn)行一布林函數(shù)運(yùn)算，并重置控制訊號(hào)C(示于圖2)以控制緩沖器開關(guān)33的啟閉。在本實(shí)施例中，此布林函數(shù)為一AND函數(shù)，所以除了當(dāng)開關(guān)控制器34偵測(cè)匯流排插槽322至324所傳回的使用狀況識(shí)別碼皆為(1，1)，其控制訊號(hào)C經(jīng)布林函數(shù)AND運(yùn)算后方為1外，若匯流排插槽322至324中，任一插槽上插設(shè)有介面卡，此控制訊號(hào)C皆是為0。
開關(guān)控制器34作完布林函數(shù)運(yùn)算得到控制訊號(hào)C后，其傳送控制訊號(hào)C至緩沖器開關(guān)33，當(dāng)控制訊號(hào)C為0時(shí)，緩沖器開關(guān)33將啟動(dòng)，而使得第二、第三、第四匯流排插槽322、323、324與晶片組2保持通路，所以晶片組2在偵測(cè)匯流排插槽32數(shù)目時(shí)，將可測(cè)出目前此主機(jī)板上含有四個(gè)匯流排插槽32，因而控制匯流排31傳輸速度為66MHz。
相反地，若緩沖器開關(guān)33接收到控制訊號(hào)C為1時(shí)，其緩沖器開關(guān)33將關(guān)閉，而使得第二、第三、第四匯流排插槽322至324與晶片組2斷路，所以晶片組2在偵測(cè)匯流排插槽32數(shù)目時(shí)，將測(cè)得目前此主機(jī)板上只含有一個(gè)匯流排插槽32，即第一匯流排插槽321，并因而控制匯流排31的傳輸速率為133MHz。如此一來，將可有效且自動(dòng)視主機(jī)板上所插設(shè)使用的介面卡數(shù)量，來調(diào)整匯流排31傳輸速率，而不會(huì)受匯流排插槽32的數(shù)目而限制，值得說明的是，該開關(guān)控制器34所運(yùn)算的布林函數(shù)也可為NAND，或以其它運(yùn)算式來決定緩沖器開關(guān)33的啟閉，并不因此而受限制，當(dāng)然，若其運(yùn)算法則改變，緩沖器開關(guān)33于接收控制訊號(hào)后所產(chǎn)生的動(dòng)作，也需作相對(duì)修改，如若開關(guān)控制器34是以布林函數(shù)NAND作運(yùn)算，則控制訊號(hào)C為0是用以控制緩沖器開關(guān)33關(guān)閉，1則是使緩沖器開關(guān)33啟動(dòng)。
此外，由于目前市面上相關(guān)于匯流排31所發(fā)展出較主流的技術(shù)除了PCI-X外，尚有一PCI Express技術(shù)，因此，為使以PCI Express為標(biāo)準(zhǔn)的晶片組2也可使用PCI-X匯流排31，所以本實(shí)施例中匯流排系統(tǒng)1將該轉(zhuǎn)換器35設(shè)置于晶片組2及匯流排31間，用以將PCI Express與PCI-X訊號(hào)互做轉(zhuǎn)換，使得此PCI-X匯流排31的使用，具有彈性。
參閱圖1、2，經(jīng)上述就本發(fā)明的第一較佳實(shí)施例予以說明后，以下將就該較佳實(shí)施例對(duì)應(yīng)的自動(dòng)調(diào)整傳輸速率的方法的實(shí)施步驟，進(jìn)一步詳述。首先如步驟41，當(dāng)使用者啟動(dòng)電腦后，如步驟42，開關(guān)控制器34會(huì)去偵測(cè)第二匯流排插槽322是否插設(shè)有介面卡，并對(duì)該匯流排插槽322產(chǎn)生一使用狀況識(shí)別碼prsnt1#，prsnt2#，開關(guān)控制器34并對(duì)此匯流排插槽322的使用狀況識(shí)別碼做一AND的布林函數(shù)運(yùn)算，而產(chǎn)生一控制訊號(hào)C。如步驟43至44，當(dāng)prsnt1#、prsnt2#中任一位元有一為0時(shí)，控制訊號(hào)C為0，此時(shí)，開關(guān)控制器34將控制緩沖器開關(guān)33啟動(dòng)，因此，第二至第四匯流排插槽322至324將與晶片組2通路，所以晶片組2在偵測(cè)匯流排插槽32的數(shù)目時(shí)，將可測(cè)出目前此主機(jī)板上含有四個(gè)匯流排插槽32，因而控制匯流排31傳輸速度為66MHz。如步驟45，當(dāng)prsnt1#、prsnt2#皆為1時(shí)，控制訊號(hào)C為1，開關(guān)控制器34將偵測(cè)第三、第四匯流排插槽323、324是否插設(shè)有介面卡，如步驟46，并對(duì)匯流排插槽323、324的使用狀況識(shí)別碼prsnt1#、prsnt2#做一AND的布林函數(shù)運(yùn)算，再重置控制訊號(hào)C，如步驟47，當(dāng)控制訊號(hào)C為0時(shí)，緩沖器開關(guān)33啟動(dòng)，如步驟48，當(dāng)控制訊號(hào)C為1時(shí)，代表第三、四連同前述第二匯流排插槽323、324、322上皆無插設(shè)介面卡，所以緩沖器開關(guān)33將關(guān)閉，而使得第二、第三，及第四匯流排插槽322、323、324皆與晶片組2斷路，所以晶片組2在偵測(cè)匯流排插槽32的數(shù)目時(shí)，將測(cè)得目前此主機(jī)板上只含有一個(gè)匯流排插槽321，因而控制匯流排31的傳輸速率為133MHz。
參閱圖3，揭示的是本發(fā)明的第二較佳實(shí)施例，在以下的說明中，與第一較佳實(shí)施例類似的元件，是以相同的編號(hào)來表示，且由于使用技術(shù)大致相同，所以不再詳細(xì)說明。但是其中值得注意的是，本第二較佳實(shí)施例中，具有一第一緩沖器開關(guān)331，及一第二緩沖器開關(guān)332，分別裝設(shè)于第一匯流排插槽321與第二匯流排插槽322，及第二匯流排插槽322與第三匯流排插槽323間。此等緩沖器開關(guān)331、332也由開關(guān)控制器34來控制啟閉，當(dāng)?shù)谌?、第四匯流排插槽323、324的使用狀況識(shí)別碼(prsnt1#，prsnt2#)經(jīng)開關(guān)控制器34做一AND布林函數(shù)運(yùn)算后，得一控制訊號(hào)C2，若C2為0，則第一、第二緩沖器開關(guān)331、332皆將啟動(dòng)，因此，第二至第四匯流排插槽322至324將與晶片組2通路，若C2為1，則開關(guān)控制器34對(duì)第二匯流排插槽322的控制訊號(hào)C1進(jìn)行判讀，若C1為0，則第一緩沖器開關(guān)331啟動(dòng)，第二緩沖器開關(guān)332關(guān)閉，所以第二匯流排插槽322將與晶片組2通路，而第三、第四匯流排插槽323、324將與晶片組2斷路。晶片組2在偵測(cè)匯流排插槽32的數(shù)目時(shí)，將測(cè)得目前此主機(jī)板上只含有二個(gè)匯流排插槽321、322，因而控制匯流排31的傳輸速率為100MHz。若C1為1，則第一、第二緩沖器開關(guān)331、332皆關(guān)閉，所以第二、第三、第四匯流排插槽322、323、324將與晶片組2斷路，晶片組2在偵測(cè)匯流排插槽32的數(shù)目時(shí)，將測(cè)得目前此主機(jī)板上只含有一個(gè)匯流排插槽321，因而控制匯流排31的傳輸速率為133MHz，其傳輸速率狀態(tài)表請(qǐng)參閱圖5。
參閱圖3、4，以下將就本發(fā)明的第二較佳實(shí)施例的實(shí)施步驟，進(jìn)一步詳述。首先如步驟51當(dāng)使用者啟動(dòng)電腦后，如步驟52，開關(guān)控制器34會(huì)去偵測(cè)第三、第四匯流排插槽323、324是否插設(shè)有介面卡，并對(duì)偵測(cè)匯流排插槽323、324，而產(chǎn)生的使用狀況識(shí)別碼prsnt1#，prsnt2#做一AND的布林函數(shù)運(yùn)算，而產(chǎn)生一控制訊號(hào)C2。如步驟53當(dāng)控制訊號(hào)C2為1，第一、第二緩沖器開關(guān)331、332將啟動(dòng)，因此，第二、第三、第四匯流排插槽322、323、324將與晶片組2通路，所以晶片組2在偵測(cè)匯流排插槽32的數(shù)目時(shí)，將可測(cè)出目前此主機(jī)板上含有四個(gè)匯流排插槽32，因而控制匯流排31傳輸速度為66MHz。
當(dāng)控制訊號(hào)C2為0，此時(shí)，進(jìn)入步驟54。同樣地，開關(guān)控制器34會(huì)去偵測(cè)第二匯流排插槽322的使用狀況，并對(duì)該匯流排插槽322的使用狀況識(shí)別碼做一AND的布林函數(shù)運(yùn)算，并產(chǎn)生一控制訊號(hào)C1，如步驟55，當(dāng)控制訊號(hào)C1為0時(shí)，第一緩沖器開關(guān)331啟動(dòng)，第二緩沖器開關(guān)332關(guān)閉，而使得第二匯流排插槽322與晶片組2通路，第三、第四匯流排插槽323、324與晶片組2斷路。所以晶片組2在偵測(cè)匯流排插槽32的數(shù)目時(shí)，將測(cè)得主機(jī)板上含有二個(gè)匯流排插槽321、322，因而控制匯流排31的傳輸速率為100MHz，如步驟56，當(dāng)控制訊號(hào)C1為1時(shí)，代表第二至第四匯流排插槽322至324上皆無插設(shè)介面卡，所以第一、第二緩沖器開關(guān)331、332將關(guān)閉，而使得第二至第四匯流排插槽322至324與晶片組2斷路，所以晶片組2在偵測(cè)匯流排插槽32的數(shù)目時(shí)，將測(cè)得目前此主機(jī)板上只含有一個(gè)匯流排插槽321，因而控制匯流排31的傳輸速率為133MHz。
權(quán)利要求
1.一種自動(dòng)調(diào)整匯流排傳輸速率的方法，使用于一匯流排模組，該匯流排模組包括一匯流排及復(fù)數(shù)耦接于該匯流排上的匯流排插槽，該等匯流排插槽包括一最接近且連通一控制端的第一匯流排插槽，及一與該第一匯流排插槽相鄰而較遠(yuǎn)離該控制端的第二匯流排插槽，其特征在于該方法包含下列步驟A)偵測(cè)該第二匯流排插槽是否插設(shè)有一介面卡；B)當(dāng)偵得該第二匯流排插槽插設(shè)有該介面卡，即令該第一及第二匯流排插槽間保持通路；及C)依據(jù)與該控制端連通的該等匯流排插槽數(shù)量而控制該匯流排的傳輸速率。
2.如權(quán)利要求1所述的自動(dòng)調(diào)整匯流排傳輸速率的方法，其特征在于該步驟B)及C)間還包含下列步驟B1)當(dāng)偵得該第二匯流排插槽未插設(shè)有介面卡，即進(jìn)一步偵測(cè)該匯流排模組中該第一及第二匯流排插槽外的任意匯流排插槽是否插設(shè)有一介面卡；及B2)當(dāng)偵得該匯流排模組中該第一及該第二匯流排插槽外的任意匯流排插槽皆未插設(shè)有介面卡，即令該第一及第二匯流排插槽間保持?jǐn)嗦贰?br> 3.如權(quán)利要求2所述的自動(dòng)調(diào)整匯流排傳輸速率的方法，其特征在于該步驟B2)后還包含下列步驟B3)當(dāng)偵得該匯流排模組中該第一及該第二匯流排插槽外的任一匯流排插槽插設(shè)有該介面卡，即令該插設(shè)有該介面卡的匯流排插槽與該第一匯流排插槽間保持通路。
4.一種供晶片組自動(dòng)調(diào)整匯流排傳輸速率的方法，使用于一匯流排系統(tǒng)，該匯流排系統(tǒng)包括一匯流排、一與該匯流排耦接的晶片組及復(fù)數(shù)耦接于該匯流排上的匯流排插槽，該等匯流排插槽包括一最接近且連通該晶片組的第一匯流排插槽，及一與該第一匯流排插槽相鄰而較遠(yuǎn)離該晶片組的第二匯流排插槽，該晶片組則依與其連通的各該匯流排插槽數(shù)量而控制該匯流排的傳輸速率，其特征在于該方法包含下列步驟A)偵測(cè)該第二匯流排插槽是否插設(shè)有一介面卡；及B)當(dāng)偵得該第二匯流排插槽插設(shè)有該介面卡，即令該第一及第二匯流排插槽間保持通路。
5.如權(quán)利要求4所述的供晶片組自動(dòng)調(diào)整匯流排傳輸速率的方法，其特征在于該方法還包含下列步驟C)當(dāng)偵得該第二匯流排插槽未插設(shè)有介面卡，即進(jìn)一步偵測(cè)該匯流排系統(tǒng)中該第一及第二匯流排插槽外的任意匯流排插槽是否插設(shè)有一介面卡；及D)當(dāng)偵得該匯流排系統(tǒng)中該第一及該第二匯流排插槽外的任意匯流排插槽皆未插設(shè)有介面卡，即令該第一及第二匯流排插槽間保持?jǐn)嗦贰?br> 6.如權(quán)利要求5所述的供晶片組自動(dòng)調(diào)整匯流排傳輸速率的方法，其特征在于該方法還包含下列步驟E)當(dāng)偵得該匯流排系統(tǒng)中該第一及該第二匯流排插槽外的任一匯流排插槽插設(shè)有該介面卡，即令該插設(shè)有該介面卡的匯流排插槽與該第一匯流排插槽間保持通路。
7.一種自動(dòng)調(diào)整匯流排傳輸速率的方法，使用于一匯流排模組，該匯流排模組包括一匯流排及復(fù)數(shù)耦接于該匯流排上的匯流排插槽，該等匯流排插槽包括一最接近且連通一控制端的第一匯流排插槽及一第二匯流排插槽，其特征在于該方法包含下列步驟A)偵測(cè)該第二匯流排插槽是否插設(shè)有一介面卡；B)當(dāng)偵得該第二匯流排插槽插設(shè)有該介面卡，即令該第一及第二匯流排插槽間保持通路；及C)依據(jù)與該控制端連通的各該匯流排插槽數(shù)量而控制該匯流排的傳輸速率。
8.一種開關(guān)控制裝置，使用于一晶片組、一與該晶片組耦接的匯流排及復(fù)數(shù)與該匯流排耦接而各可供插設(shè)一介面卡的匯流排插槽，該等匯流排插槽包括一最接近且連通該晶片組的第一匯流排插槽，及一與該第一匯流排插槽相鄰的第二匯流排插槽，該晶片組則依與其相連通的各該匯流排插槽數(shù)量調(diào)整該匯流排傳輸速率，其特征在于該開關(guān)控制裝置包含一緩沖器開關(guān)，耦接于該第一及第二匯流排插槽間，以令該第一及第二匯流排插槽保持通路或斷路；及一開關(guān)控制器，用于偵測(cè)該第二匯流排插槽是否插設(shè)有該介面卡，并依據(jù)該偵測(cè)結(jié)果控制該緩沖器開關(guān)啟閉，以令該第一及第二匯流排插槽保持通路或斷路；當(dāng)該開關(guān)控制器偵得該第二匯流排插槽插設(shè)有該介面卡，即控制該緩沖器開關(guān)將該第一及第二匯流排插槽間保持通路。
9.如權(quán)利要求8所述的開關(guān)控制裝置，其特征在于當(dāng)該開關(guān)控制器偵得該第二匯流排插槽未插設(shè)有該介面卡，即進(jìn)一步偵測(cè)該等匯流排插槽中該第一及第二匯流排插槽外的任意匯流排插槽是否插設(shè)有該介面卡，而當(dāng)偵得該第一及第二匯流排插槽外的任意匯流排插槽皆未插設(shè)有介面卡，即控制該緩沖器開關(guān)將該第一及第二匯流排插槽間保持?jǐn)嗦贰?br> 10.如權(quán)利要求9所述的開關(guān)控制裝置，其特征在于該開關(guān)控制器是依各該匯流排插槽上是否插設(shè)有該介面卡而產(chǎn)生一對(duì)應(yīng)的使用狀況識(shí)別碼，并對(duì)該等使用狀況識(shí)別碼進(jìn)行布林函數(shù)運(yùn)算，而依該布林函數(shù)運(yùn)算結(jié)果發(fā)出一控制訊號(hào)控制該緩沖器開關(guān)的啟閉。
11.如權(quán)利要求10所述的開關(guān)控制裝置，其特征在于該匯流排是PCI匯流排。
12.如權(quán)利要求10所述的開關(guān)控制裝置，其特征在于該布林函數(shù)是AND。
13.如權(quán)利要求7所述的開關(guān)控制裝置，其特征在于該布林函數(shù)是NAND。
14.一種匯流排系統(tǒng)，其特征在于該匯流排系統(tǒng)包含一晶片組；一與該晶片組耦接并受該晶片組調(diào)整傳輸速率的匯流排；復(fù)數(shù)與該匯流排耦接的匯流排插槽，包括一最接近且連通該晶片組的第一匯流排插槽，及一與該第一匯流排插槽相鄰的第二匯流排插槽；一緩沖器開關(guān)，耦接于該第一及第二匯流排插槽間，以令該第一及第二匯流排保持通路或斷路；及一開關(guān)控制器，用于偵測(cè)該第二匯流排插槽是否插設(shè)有該介面卡，并依據(jù)該偵測(cè)結(jié)果控制該緩沖器開關(guān)啟閉，以令該第一及第二匯流排插槽保持通路或斷路；當(dāng)該開關(guān)控制器偵得該第二匯流排插槽插設(shè)有該介面卡，即控制該緩沖器開關(guān)將該第一及第二匯流排插槽間保持通路，該晶片組則依與其相連通的各該匯流排插槽數(shù)量調(diào)整該匯流排傳輸速率。
15.如權(quán)利要求14所述的匯流排系統(tǒng)，其特征在于當(dāng)該開關(guān)控制器偵得該第二匯流排插槽未插設(shè)有該介面卡，即進(jìn)一步偵測(cè)該等匯流排插槽中該第一及第二匯流排插槽外的任意匯流排插槽是否插設(shè)有一介面卡，而當(dāng)偵得該第一及第二匯流排插槽外的任意匯流排插槽皆未插設(shè)有介面卡，即控制該緩沖器開關(guān)將該第一及第二匯流排插槽間保持?jǐn)嗦?，供該晶片組依與其相連通的各該匯流排插槽數(shù)量調(diào)整該匯流排傳輸速率。
16.如權(quán)利要求15所述的匯流排系統(tǒng)，其特征在于該開關(guān)控制器是依各該匯流排插槽上是否插設(shè)有該介面卡而產(chǎn)生一對(duì)應(yīng)的使用狀況識(shí)別碼，并對(duì)該等使用狀況識(shí)別碼進(jìn)行布林函數(shù)運(yùn)算，而依該布林函數(shù)運(yùn)算結(jié)果發(fā)出一控制訊號(hào)控制該緩沖器開關(guān)的啟閉。
17.如權(quán)利要求16所述的匯流排系統(tǒng)，其特征在于該開關(guān)控制器是偵測(cè)各該匯流排插槽上的該介面卡所消耗的功率以產(chǎn)生該對(duì)應(yīng)的使用狀況識(shí)別碼。
18.如權(quán)利要求16所述的匯流排系統(tǒng)，其特征在于該布林函數(shù)是AND。
19.如權(quán)利要求16所述的匯流排系統(tǒng)，其特征在于該布林函數(shù)是NAND。
20.如權(quán)利要求14所述的匯流排系統(tǒng)，其特征在于該晶片組是采用一第一規(guī)格，該等匯流排插槽及該匯流排是采用一第二規(guī)格，且該匯流排系統(tǒng)還包含一轉(zhuǎn)換器，分別與該晶片組及該匯流排耦接，將符合該第一規(guī)格與該第二規(guī)格的訊號(hào)互做轉(zhuǎn)換。
21.如權(quán)利要求18所述的匯流排系統(tǒng)，其特征在于該第一規(guī)格是PCI-Express，該第二規(guī)格是PCI-X。
全文摘要
本發(fā)明公開了一種可自動(dòng)調(diào)整傳輸速率的匯流排系統(tǒng)，包含一晶片組、復(fù)數(shù)匯流排插槽、一匯流排、至少一緩沖器開關(guān)，及一開關(guān)控制器，各匯流排插槽可插設(shè)一介面卡，并將晶片組與各匯流排插槽彼此依序地耦接，以做為各介面卡與該晶片組訊號(hào)傳輸?shù)耐ǖ溃彌_器開關(guān)耦接于匯流排上，并置于任兩匯流排插槽間，開關(guān)控制器偵測(cè)各匯流排插槽是否有插設(shè)介面卡，并各別產(chǎn)生一使用狀況識(shí)別碼，再對(duì)各該使用狀況識(shí)別碼進(jìn)行一運(yùn)算處理，依據(jù)運(yùn)算結(jié)果控制緩沖器開關(guān)的啟閉，晶片組偵測(cè)匯流排上的匯流排插槽數(shù)量并決定匯流排傳輸速率。
文檔編號(hào)G06F3/00GK1704873SQ200410046190
公開日2005年12月7日 申請(qǐng)日期2004年6月2日 優(yōu)先權(quán)日2004年6月2日
發(fā)明者尹功全, 陳俊利 申請(qǐng)人:宏碁股份有限公司