專利名稱：存儲(chǔ)器模擬裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種存儲(chǔ)器模擬裝置及其方法，特別是關(guān)于一種可適用于不同傳輸接口規(guī)格的只讀存儲(chǔ)器插槽的存儲(chǔ)器模擬裝置及其方法。
背景技術(shù)：
一般我們所看到的儲(chǔ)有基本輸入輸出系統(tǒng)(BIOS)程序代碼的只讀存儲(chǔ)器(ROM)，是直接插置在主機(jī)板只讀存儲(chǔ)器插槽(socket)中，供主機(jī)板于開啟時(shí)執(zhí)行，初期研發(fā)人員在測(cè)試BIOS程序代碼過程中，是必須重復(fù)修改燒錄BIOS程序代碼于只讀存儲(chǔ)器中，再插置于主機(jī)板中進(jìn)行測(cè)試，如此相當(dāng)費(fèi)時(shí)，相當(dāng)不便，因此之后便發(fā)展出只讀存儲(chǔ)器模擬器(ROMEmulator)，用來模擬主機(jī)板上的只讀存儲(chǔ)器，讓研發(fā)人員在初期開發(fā)BIOS程序代碼時(shí)，能夠隨時(shí)修改BIOS程序代碼，現(xiàn)今主機(jī)板使用的只讀存儲(chǔ)器大都為工業(yè)標(biāo)準(zhǔn)架構(gòu)(Industry Standard Architecture，ISA)的傳輸接口，所以現(xiàn)今的只讀存儲(chǔ)器模擬器皆為ISA只讀存儲(chǔ)器模擬器。
請(qǐng)參閱圖1，是習(xí)知存儲(chǔ)器模擬器實(shí)施例的方塊圖；如圖所示，一ISA只讀存儲(chǔ)器模擬器10一端與個(gè)人計(jì)算機(jī)(PC)11連接，另一端則透過一ISA只讀存儲(chǔ)器轉(zhuǎn)接器(adapter)12與主機(jī)板13上的ISA只讀存儲(chǔ)器插槽14連接，如此，研發(fā)人員即可透過個(gè)人計(jì)算機(jī)11，隨時(shí)將所開發(fā)或修改后的BIOS程序代碼加載ISA只讀存儲(chǔ)器模擬器10的一隨機(jī)存取存儲(chǔ)器(圖未示，其是為與ISA只讀存儲(chǔ)器插槽14的傳輸接口兼容的一隨機(jī)存取存儲(chǔ)器)中，讓主機(jī)板13可透過ISA只讀存儲(chǔ)器插槽14、ISA只讀存儲(chǔ)器轉(zhuǎn)接器12讀取，以執(zhí)行存放在隨機(jī)存取存儲(chǔ)器中的BIOS程序代碼，借此，讓研發(fā)人員可根據(jù)主機(jī)板的執(zhí)行結(jié)果去逐步開發(fā)或修改BIOS程序代碼。
此外，以往為了連接ISA擴(kuò)充槽/適配卡、BIOS只讀存儲(chǔ)器及控制2S1PlG等I/O接口，南橋芯片必須保留一個(gè)ISA總線，并連通Super I/O芯片，以控制傳統(tǒng)的周邊裝置，但是ISA總線與傳統(tǒng)PCI總線的電氣特性、信號(hào)定義方式迥異，使得南橋芯片及Super I/O芯片必須浪費(fèi)較多腳位來作處理，并使主機(jī)板的時(shí)脈/線路設(shè)計(jì)也顯得復(fù)雜。
因此，一種取代傳統(tǒng)ISA傳輸接口的低腳位數(shù)(Low Pin Count，LPC)傳輸接口已被開發(fā)出來，故ISA只讀存儲(chǔ)器插槽(30支接腳)已漸漸將被LPC只讀存儲(chǔ)器插槽(7支接腳)所取代，由于LPC只讀存儲(chǔ)器插槽的信號(hào)腳位數(shù)大幅降低，可使以LPC傳輸接口設(shè)計(jì)的Super I/O芯片、Flash芯片的腳位數(shù)、體積及成本相對(duì)減少并簡(jiǎn)化主機(jī)板設(shè)計(jì)，因而被逐漸廣泛使用在主機(jī)板中。
但是習(xí)知的ISA只讀存儲(chǔ)器模擬器卻只能適用于具有ISA只讀存儲(chǔ)器插槽的主機(jī)板，對(duì)于具有LPC只讀存儲(chǔ)器插槽的主機(jī)板而言，則無法適用，因此，本發(fā)明即在針對(duì)上述問題而提出一種存儲(chǔ)器模擬裝置及其方法，可使用于不同傳輸接口規(guī)格的只讀存儲(chǔ)器插槽，以解決上述問題。

發(fā)明內(nèi)容
本發(fā)明的主要目的，在于提供一種存儲(chǔ)器模擬裝置及其方法，可轉(zhuǎn)換傳輸信號(hào)規(guī)格，而適用于不同傳輸接口規(guī)格的只讀存儲(chǔ)器插槽，提高使用上的方便性。
本發(fā)明的另一目的，在于提供一種存儲(chǔ)器模擬裝置及其方法，可擷取主機(jī)板執(zhí)行系統(tǒng)程序代碼進(jìn)行開機(jī)自我測(cè)試的偵錯(cuò)碼，并顯示結(jié)果。
本發(fā)明的又一目的，在于提供一種存儲(chǔ)器模擬裝置及其方法，以傳輸快的連接器與計(jì)算機(jī)相連接，供計(jì)算機(jī)可快速傳輸系統(tǒng)程序代碼至存儲(chǔ)器模擬裝置。
本發(fā)明存儲(chǔ)器模擬裝置及其方法，用以模擬主機(jī)板的只讀存儲(chǔ)器，主機(jī)板設(shè)有一第一只讀存儲(chǔ)器插槽或一第二只讀存儲(chǔ)器插槽其中之一，第一只讀存儲(chǔ)器插槽可為ISA只讀存儲(chǔ)器插槽，第二只讀存儲(chǔ)器插槽可為L(zhǎng)PC只讀存儲(chǔ)器插槽。本發(fā)明包括一第一連接器、一第二連接器、一可覆寫存儲(chǔ)器及一控制器，該第一連接器用以連接該第一只讀存儲(chǔ)器插槽，該第二連接器用以連接該第二只讀存儲(chǔ)器插槽，該可覆寫存儲(chǔ)器用以儲(chǔ)存一系統(tǒng)程序代碼，該控制器與該可覆寫存儲(chǔ)器及該第一與第二連接器連接，當(dāng)該第一連接器是連接該第一只讀存儲(chǔ)器插槽時(shí)，主機(jī)板啟動(dòng)時(shí)，該控制器以一第一讀取模式讀取該系統(tǒng)程序代碼，并透過該第一連接器送給該第一只讀存儲(chǔ)器插槽，供主機(jī)板執(zhí)行，當(dāng)該第二連接器連接該第二只讀存儲(chǔ)器插槽時(shí)，該控制器以一第二讀取模式讀取該可覆寫存儲(chǔ)器的系統(tǒng)程序代碼，并透過該第二連接器送給該第二只讀存儲(chǔ)器插槽，供主機(jī)板執(zhí)行。


圖1是習(xí)知存儲(chǔ)器模擬器實(shí)施例的方塊圖；圖2是本發(fā)明較佳實(shí)施例的電路方塊圖。
符號(hào)說明10ISA只讀存儲(chǔ)器模擬器11個(gè)人計(jì)算機(jī)12ISA只讀存儲(chǔ)器轉(zhuǎn)接器13主機(jī)板14ISA只讀存儲(chǔ)器插槽
2 存儲(chǔ)器模擬裝置21第一連接器22第二連接器23第三連接器24可覆寫存儲(chǔ)器25控制器26第四連接器27連接器控制單元28第一顯示器29第二顯示器3 主機(jī)板31只讀存儲(chǔ)器插槽32測(cè)試端口4 個(gè)人計(jì)算機(jī)具體實(shí)施方式
參見圖2所示，是本發(fā)明較佳實(shí)施例的電路方塊圖，存儲(chǔ)器模擬裝置2與一主機(jī)板3連接，用以模擬一只讀存儲(chǔ)器(ROM)，該只讀存儲(chǔ)器一般是插置在主機(jī)板3的一只讀存儲(chǔ)器插槽31上，且該只讀存儲(chǔ)器插槽31視主機(jī)板3支持的只讀存儲(chǔ)器規(guī)格不同，可為傳統(tǒng)的ISA只讀存儲(chǔ)器插槽、LPC只讀存儲(chǔ)器插槽，二者其中之一，本發(fā)明為了存儲(chǔ)器真裝置22于連接主機(jī)板3的方便，另外可于主機(jī)板3上另設(shè)一測(cè)試端口32，測(cè)試端口32于本實(shí)施例為一LPC公端口。而本實(shí)施例的存儲(chǔ)器模擬裝置2主要包括一第一、一第二及一第三連接器21、22、23，一可覆寫存儲(chǔ)器24及一控制器25。
第一連接器21是一ISA只讀存儲(chǔ)器連接器，第二連接器22是一LPC只讀存儲(chǔ)器連接器，第三連接器23是一LPC母端口，第一連接器21與第二連接器22皆用以連接主機(jī)板3的只讀存儲(chǔ)器插槽31，亦即當(dāng)只讀存儲(chǔ)器插槽31是一ISA只讀存儲(chǔ)器插槽時(shí)，則以第一連接器21與其連接，當(dāng)只讀存儲(chǔ)器插槽31是一LPC只讀存儲(chǔ)器插槽時(shí)，則以第二連接器22與其連接，而第三連接器23是用以與測(cè)試端口32相配合連接，即第三連接器23于本實(shí)施例為L(zhǎng)PC母端口。
可覆寫存儲(chǔ)器24在本實(shí)施例是一異步靜態(tài)隨機(jī)存取存儲(chǔ)器(ASYNCSRAM)，用以儲(chǔ)存一BIOS程序代碼，且其電氣特性、信號(hào)定義方式及存取時(shí)脈是與ISA只讀存儲(chǔ)器插槽兼容。當(dāng)然，可覆寫存儲(chǔ)器24也可以是其它與ISA只讀存儲(chǔ)器插槽兼容的諸如閃存(Flash)等。
控制器25在本實(shí)施例中是一LPC/ISA轉(zhuǎn)換控制器，其連接第一、第二及第三連接器21、22、23，以及可覆寫存儲(chǔ)器24，用以對(duì)可覆寫存儲(chǔ)器24進(jìn)行BIOS程序代碼讀取，并將BIOS程序代碼送給該第一、第二及第三連接器21、22、23，控制器25可為特殊應(yīng)用集成電路(ApplicationSpecific Integrated Circuit，ASIC)或復(fù)雜可程序化邏輯裝置(ComplexProgrammable Logic Device，CPLD)。
此外，為了能夠讓個(gè)人計(jì)算機(jī)4將BIOS程序代碼加載可覆寫存儲(chǔ)器24中，存儲(chǔ)器模擬裝置2更包括一第四連接器26及一連接器控制單元27。且在本實(shí)施例中，第四連接器26是一USB端口，連接器控制單元27是一USB+8051控制器，其連接在第四連接器26與控制器25之間，用以控制第四連接器24傳輸個(gè)人計(jì)算機(jī)4傳來的BIOS程序代碼，并透過控制器25將該BIOS程序代碼加載可覆寫存儲(chǔ)器24中，存儲(chǔ)器模擬裝置2利用USB端口可供個(gè)人計(jì)算機(jī)4，以較快的傳輸速度將BIOS程序代碼快速加載至可覆寫存儲(chǔ)器24，以節(jié)省時(shí)間。
借此，當(dāng)主機(jī)板3的只讀存儲(chǔ)器插槽31是ISA只讀存儲(chǔ)器插槽時(shí)，只讀存儲(chǔ)器模擬裝置2將以第一連接器21與只讀存儲(chǔ)器插槽31連接，且由于可覆寫存儲(chǔ)器24的信號(hào)定義方式與ISA只讀存儲(chǔ)器插槽皆為并列式(parallel)且存取時(shí)脈亦兼容，因此控制器25會(huì)以一第一讀取模式對(duì)可覆寫存儲(chǔ)器24進(jìn)行資料讀取，亦即直接讀取可覆寫存儲(chǔ)器24儲(chǔ)存的BIOS程序代碼，并將該BIOS程序代碼經(jīng)由第一連接器21送至只讀存儲(chǔ)器插槽31，供主機(jī)板3執(zhí)行BIOS程序代碼，此外，控制器25會(huì)調(diào)整由只讀存儲(chǔ)器插槽31送來的控制信號(hào)準(zhǔn)位(由+5V轉(zhuǎn)成+3.3V)，相對(duì)的由可覆寫存儲(chǔ)器24讀出的BIOS程序代碼亦須調(diào)整信號(hào)準(zhǔn)位(由+3.3V轉(zhuǎn)成+5V)，此外控制器25亦可緩沖控制信號(hào)或由個(gè)人計(jì)算機(jī)4傳輸?shù)腂IOS程序代碼，避免產(chǎn)生沖突。
而當(dāng)主機(jī)板3的只讀存儲(chǔ)器插槽31是LPC只讀存儲(chǔ)器插槽時(shí)，只讀存儲(chǔ)器模擬裝置2將以第二連接器22連接只讀存儲(chǔ)器插槽31，但由于可覆寫存儲(chǔ)器24的信號(hào)定義方式及存取時(shí)脈是與LPC只讀存儲(chǔ)器插槽不同，LPC接口的信號(hào)傳輸為序列式(serial)，所以控制器25將以一第二讀取模式對(duì)可覆寫存儲(chǔ)器24進(jìn)行資料讀取，亦即對(duì)由只讀存儲(chǔ)器插槽31送來的控制信號(hào)進(jìn)行LPC到ISA轉(zhuǎn)換，即序列式轉(zhuǎn)并列式及時(shí)脈轉(zhuǎn)換(由33MHz轉(zhuǎn)成8MHz)，使符合可覆寫存儲(chǔ)器24的傳輸接口規(guī)格，并將由可覆寫存儲(chǔ)器24讀出的BIOS程序代碼進(jìn)行ISA到LPC轉(zhuǎn)換，由并列式轉(zhuǎn)成序列式及時(shí)脈轉(zhuǎn)換(由8MHz轉(zhuǎn)成33MHz)，使符合只讀存儲(chǔ)器插槽31的傳輸接口規(guī)格，之后經(jīng)由第二連接器22將BIOS程序代碼傳給只讀存儲(chǔ)器插槽31，供主機(jī)板3執(zhí)行BIOS程序代碼。
同理，當(dāng)?shù)谌B接器23與主機(jī)板3的測(cè)試端口32配合連接時(shí)，控制器25將以第二讀取模式對(duì)可覆寫存儲(chǔ)器24進(jìn)行資料讀取，亦即對(duì)由測(cè)試端口32傳來的信號(hào)進(jìn)行LPC到ISA轉(zhuǎn)換，使符合可覆寫存儲(chǔ)器24的傳輸接口規(guī)格，并將由可覆寫存儲(chǔ)器24讀出的BIOS程序代碼進(jìn)行ISA到LPC轉(zhuǎn)換，使符合測(cè)試端口32的傳輸接口規(guī)格，再經(jīng)由第三連接器23將BIOS程序代碼傳給測(cè)試端口32，供主機(jī)板3執(zhí)行BIOS程序代碼。
因此，由上述說明可知，存儲(chǔ)器模擬裝置2借由第一、第二及第三連接器21、22、23，可連接不同傳輸接口規(guī)格的只讀存儲(chǔ)器，并借由控制器24適時(shí)進(jìn)行只讀存儲(chǔ)器插槽31、測(cè)試端口32與可覆寫存儲(chǔ)器25之間的傳輸接口規(guī)格轉(zhuǎn)換，使儲(chǔ)存在可覆寫存儲(chǔ)器25中的BIOS程序代碼可以被不同傳輸接口規(guī)格的只讀存儲(chǔ)器插槽31或測(cè)試端口32所讀取。
此外，存儲(chǔ)器模擬裝置2更可包含一第一及一第二顯示器28、29，其在本實(shí)施例中是一與控制器25連接的七段顯示器。當(dāng)主機(jī)板3執(zhí)行BIOS程序代碼并進(jìn)行開機(jī)自我測(cè)試(Power On Self Test，POST)時(shí)，其測(cè)試過程中產(chǎn)生的偵錯(cuò)碼(post/debug code)會(huì)送至主機(jī)板的I/O端口80h及/或84h，而本實(shí)施例的控制器25是可攔截此一偵錯(cuò)碼并對(duì)偵錯(cuò)碼加以譯碼后，送至第一及第二顯示器28、29顯示，而達(dá)到與習(xí)知除錯(cuò)(Debug)卡(或POST卡)相同的功能，能夠直接替代習(xí)知除錯(cuò)(Debug)卡(或POST卡)，此外，因習(xí)知的除錯(cuò)卡大都為外插設(shè)于主機(jī)板3上，而現(xiàn)今的連接傳輸接口已發(fā)展出高速傳輸?shù)囊籔CI-Express規(guī)格，但是此傳輸接口的傳輸信號(hào)定義，將使得習(xí)用的外插式除錯(cuò)卡無法攔截偵錯(cuò)碼，所以使用本發(fā)明進(jìn)行BIOS程序代碼模擬測(cè)試，可擷取得知測(cè)試結(jié)果，修改BIOS程序代碼，對(duì)于研發(fā)人員來說，極為方便。
由上述說明可知，本發(fā)明的存儲(chǔ)器模擬裝置2借由第一、第二及第三連接器21、22、23，可與不同傳輸接口規(guī)格的只讀存儲(chǔ)器插槽31、測(cè)試端口32連接，并透過控制器25的控制，可對(duì)只讀存儲(chǔ)器插槽31、測(cè)試端口32及可覆寫存儲(chǔ)器24的傳輸接口進(jìn)行適當(dāng)?shù)慕涌谝?guī)格轉(zhuǎn)換，使不同傳輸接口規(guī)格的只讀存儲(chǔ)器插槽31、測(cè)試端口32皆能夠?qū)筛矊懘鎯?chǔ)器24進(jìn)行資料讀取，使存儲(chǔ)器模擬裝置2達(dá)到可適用于不同傳輸接口規(guī)格只讀存儲(chǔ)器插槽31與測(cè)試端口32的目的功效，而且控制器更可在BIOS程序代碼進(jìn)行POST的過程中，截取POST產(chǎn)生的偵錯(cuò)碼并加以譯碼后，顯示在第一及第二顯示單元28、29上，而同時(shí)具有除錯(cuò)卡/POST卡的功能。
權(quán)利要求
1.一種存儲(chǔ)器模擬裝置，用以模擬一主機(jī)板的一只讀存儲(chǔ)器，該主機(jī)板設(shè)一第一只讀存儲(chǔ)器插槽或一第二只讀存儲(chǔ)器插槽其中之一，其特征在于所述存儲(chǔ)器模擬裝置包括一第一連接器，用以連接該第一只讀存儲(chǔ)器插槽；一第二連接器，用以連接該第二只讀存儲(chǔ)器插槽；一可覆寫存儲(chǔ)器，儲(chǔ)存一系統(tǒng)程序代碼；一控制器，其是與該第一連接器、該第二連接器和該可覆寫存儲(chǔ)器相連接；其中，該第一連接器連接該第一只讀存儲(chǔ)器插槽，該主機(jī)板開啟時(shí)，該控制器以一第一讀取模式讀取該系統(tǒng)程序代碼，并透過該第一連接器傳輸至該第一只讀存儲(chǔ)器插槽，進(jìn)行執(zhí)行，當(dāng)該第二連接器連接該第二只讀存儲(chǔ)器插槽，該主機(jī)板開啟時(shí)，該控制器以一第二讀取模式讀取該系統(tǒng)程序代碼，并透過該第二連接器傳輸至該第二只讀存儲(chǔ)器插槽，進(jìn)行執(zhí)行。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模擬裝置，其特征在于該第一只讀存儲(chǔ)器插槽是ISA只讀存儲(chǔ)器插槽，該第二只讀存儲(chǔ)器插槽是LPC只讀存儲(chǔ)器插槽，該可覆寫存儲(chǔ)器與該第一只讀存儲(chǔ)器插槽傳輸接口兼容，該第一讀取模式為該控制器直接讀取該系統(tǒng)程序代碼，該第二讀取模式為該控制器轉(zhuǎn)換該第二只讀存儲(chǔ)器插槽與該可覆寫存儲(chǔ)器之間傳輸?shù)目刂菩盘?hào)與該系統(tǒng)程序代碼傳輸信號(hào)，為L(zhǎng)PC/ISA與ISA/LPC傳輸接口，以讀取該可覆寫存儲(chǔ)器中的該系統(tǒng)程序代碼，進(jìn)行執(zhí)行。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模擬裝置，其特征在于該控制器可調(diào)整該第一只讀存儲(chǔ)器插槽或該第二只讀存儲(chǔ)器插槽與該可覆寫存儲(chǔ)器之間的傳輸信號(hào)準(zhǔn)位與緩沖傳輸信號(hào)。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模擬裝置，其特征在于該主機(jī)板上更設(shè)有一測(cè)試端口，該存儲(chǔ)器模擬裝置更包括有用以連接該測(cè)試端口的一第三連接器，該第三連接器連接該測(cè)試端口，該主機(jī)板啟動(dòng)時(shí)，該控制器以適當(dāng)讀取模式讀取該系統(tǒng)程序代碼，并透過該第三連接器送給該測(cè)試端口，進(jìn)行執(zhí)行。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器模擬裝置，其特征在于該測(cè)試端口為L(zhǎng)PC端口，該可覆寫存儲(chǔ)器與該第三連接器傳輸接口不兼容，該控制器以該第二讀取模式讀取該系統(tǒng)程序代碼，該第二讀取模式為轉(zhuǎn)換該測(cè)試端口與該可覆寫存儲(chǔ)器之間傳輸?shù)目刂菩盘?hào)與該系統(tǒng)程序代碼傳輸信號(hào)，為L(zhǎng)PC/ISA與ISA/LPC傳輸接口，以讀取該可覆寫存儲(chǔ)器中的該系統(tǒng)程序代碼，進(jìn)行執(zhí)行。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模擬裝置，其特征在于更包括一第四連接器，一計(jì)算機(jī)可與該第四連接器連接，該第四連接器與該控制器之間連接有一連接器控制單元，該系統(tǒng)程序代碼經(jīng)該第四連接器、該連接器控制單元與該控制器加載至該可覆寫存儲(chǔ)器，該連接器控制單元控制該第四連接器與該控制器之間的數(shù)據(jù)傳輸。
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模擬裝置，其特征在于更包括一顯示單元，其與該控制器連接，該主機(jī)板執(zhí)行該系統(tǒng)程序代碼，進(jìn)行開機(jī)自我測(cè)試時(shí)，該控制器可擷取測(cè)試結(jié)果，并將該測(cè)試結(jié)果輸出至該顯示單元。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器模擬裝置，其特征在于該控制器是擷取該主機(jī)板I/O端口80h或I/O端口84h的偵錯(cuò)碼，進(jìn)行譯碼并輸出顯示于該顯示單元。
9.一種存儲(chǔ)器模擬方法，用于與一主機(jī)板連接的一存儲(chǔ)器模擬裝置，該主機(jī)板設(shè)一第一只讀存儲(chǔ)器插槽或一第二只讀存儲(chǔ)器插槽其中之一，該方法包括提供用以與該第一只讀存儲(chǔ)器插槽連接的一第一連接器；提供用以與該第二只讀存儲(chǔ)器插槽連接的一第二連接器；提供一系統(tǒng)程序代碼至該存儲(chǔ)器模擬裝置的一可覆寫存儲(chǔ)器；其中，該第一連接器連接該第一只讀存儲(chǔ)器插槽，該主機(jī)板開啟時(shí)，使用一第一讀取模式讀取該系統(tǒng)程序代碼，并透過該第一連接器傳輸至該第一只讀存儲(chǔ)器插槽，進(jìn)行執(zhí)行，當(dāng)該第二連接器連接該第二只讀存儲(chǔ)器插槽，該主機(jī)板開啟時(shí)，使用一第二讀取模式讀取該系統(tǒng)程序代碼，并透過該第二連接器傳輸至該第二只讀存儲(chǔ)器插槽，進(jìn)行執(zhí)行。
10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器模擬方法，其中該第一只讀存儲(chǔ)器插槽是ISA只讀存儲(chǔ)器插槽，該第二只讀存儲(chǔ)器插槽是LPC只讀存儲(chǔ)器插槽，該可覆寫存儲(chǔ)器與該第一只讀存儲(chǔ)器插槽傳輸接口兼容，該第一讀取模式為直接讀取該系統(tǒng)程序代碼，該第二讀取模式為轉(zhuǎn)換該第二只讀存儲(chǔ)器插槽與該可覆寫存儲(chǔ)器之間傳輸?shù)目刂菩盘?hào)與該系統(tǒng)程序代碼傳輸信號(hào)，為L(zhǎng)PC/ISA與ISA/LPC傳輸接口，以讀取該可覆寫存儲(chǔ)器中的該系統(tǒng)程序代碼，進(jìn)行執(zhí)行。
11.根據(jù)權(quán)利要求9所述的存儲(chǔ)器模擬方法，其中該主機(jī)板更設(shè)有一測(cè)試端口，該方法更包括提供用以連接該測(cè)試端口的一第三連接器，該第三連接器連接該測(cè)試端口，該主機(jī)板啟動(dòng)時(shí)，使用適當(dāng)讀取模式讀取該系統(tǒng)程序代碼，并透過該第三連接器送給該測(cè)試端口，進(jìn)行執(zhí)行。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器模擬方法，其中該測(cè)試端口為L(zhǎng)PC端口，該可覆寫存儲(chǔ)器與該測(cè)試端口傳輸接口不兼容，使用該第二讀取模式讀取該系統(tǒng)程序代碼，該第二讀取模式為轉(zhuǎn)換該測(cè)試端口與該可覆寫存儲(chǔ)器之間傳輸?shù)目刂菩盘?hào)與該系統(tǒng)程序代碼傳輸信號(hào)，為L(zhǎng)PC/ISA與ISA/LPC傳輸接口，以讀取該可覆寫存儲(chǔ)器中的該系統(tǒng)程序代碼，進(jìn)行執(zhí)行。
13.根據(jù)權(quán)利要求9所述的存儲(chǔ)器模擬方法，更包括有提供一第四連接器，用于與一計(jì)算機(jī)相連接，將該系統(tǒng)程序代碼經(jīng)該第四連接器加載至該可覆寫存儲(chǔ)器。
14.根據(jù)權(quán)利要求9所述的存儲(chǔ)器模擬方法，更包括有提供一顯示單元，該主機(jī)板執(zhí)行該系統(tǒng)程序代碼，進(jìn)行開機(jī)自我測(cè)試時(shí)，擷取該主機(jī)板的測(cè)試結(jié)果，并將該測(cè)試結(jié)果輸出至該顯示單元。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器模擬方法，其中擷取該主機(jī)板的測(cè)試結(jié)果，為擷取該主機(jī)板I/O端口80h或I/O端口84h的偵錯(cuò)碼，進(jìn)行譯碼并輸出顯示于該顯示單元。
全文摘要
本發(fā)明關(guān)于一種存儲(chǔ)器模擬裝置及其方法，用以模擬一主機(jī)板的一只讀存儲(chǔ)器，主機(jī)板設(shè)有一第一或一第二只讀存儲(chǔ)器插槽其中之一，本發(fā)明具有連接第一只讀存儲(chǔ)器插槽與第二只讀存儲(chǔ)器插槽的一第一連接器和一第二連接器、儲(chǔ)存一系統(tǒng)程序代碼的一可覆寫存儲(chǔ)器，及與可覆寫存儲(chǔ)器和第一與第二連接器連接的一控制器，當(dāng)?shù)谝贿B接器連接第一只讀存儲(chǔ)器插槽，主機(jī)板啟動(dòng)時(shí)，控制器以一第一讀取模式讀取可覆寫存儲(chǔ)器中的系統(tǒng)程序代碼，并透過第一連接器傳至第一只讀存儲(chǔ)器插槽，當(dāng)?shù)诙B接器連接第二只讀存儲(chǔ)器插槽，主機(jī)板啟動(dòng)時(shí)，控制器以一第二讀取模式讀取可覆寫存儲(chǔ)器的系統(tǒng)程序代碼，并透過該第二連接器傳至第二只讀存儲(chǔ)器插槽，進(jìn)行執(zhí)行。
文檔編號(hào)G06F9/445GK1614560SQ20041008372
公開日2005年5月11日 申請(qǐng)日期2004年10月14日 優(yōu)先權(quán)日2004年10月14日
發(fā)明者王景容, 余嘉興 申請(qǐng)人:威盛電子股份有限公司