專利名稱：非易失性存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器及其制造方法，且特別涉及一種非易失性存儲器
及其制造方法。
背景技術(shù)：
在各種存儲器產(chǎn)品中，具有可進(jìn)行多次數(shù)據(jù)的存入、讀取、抹除等動作， 且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點(diǎn)的非易失性存儲器，已成為個人計 算機(jī)和電子設(shè)備所廣泛采用的一種存儲器元件。
請參照圖1 ，其為已知一種非易失性存儲器的剖面示意圖。浮置柵極106a 配置于淺溝槽隔離結(jié)構(gòu)(shallow trench isolation ， STI) 102之間的基底100上。 隧穿介電層104配置于浮置柵極106a與基底100之間。柵間介電層108順 應(yīng)性地配置于基底100上方?？刂茤艠O110配置于柵間介電層108上，且填 入至相鄰的浮置柵極106a之間的間隙(space)112。源極/漏極區(qū)(未繪示)則配 置在由隧穿介電層104、浮置柵極106a、柵間介電層108以及控制柵極110 所組成的堆疊柵極結(jié)構(gòu)的兩側(cè)的基底100中。
請參照圖2，其為已知另一種非易失性存儲器的剖面示意圖。圖2所示 的非易失性存儲器與一般的非易失性存儲器的差異在于浮置柵極106b。浮置 柵極106b，配置在隧穿介電層104上，且還有一部分配置于淺溝槽隔離結(jié)構(gòu) 102上。
隨著集成電路元件朝小型化逐漸發(fā)展，存儲器的尺寸也隨著線寬減少而 縮小，相鄰的浮置柵極之間的間隙亦同樣會因元件微縮而較為窄化?？刂茤?極材料將會無法完全填充于間隙(space)內(nèi)，而易產(chǎn)生孔隙(如圖1與圖2的 114所示)，這樣的問題則會嚴(yán)重影響存儲器的可靠度與元件效能。
為了解決上述的問題，業(yè)界提出一種平坦式浮置柵極結(jié)構(gòu)(如圖3所示)。 圖3所示的非易失性存儲器與上述的非易失性存儲器的差異在于浮置柵極 106c的表面高度與淺溝槽隔離結(jié)構(gòu)102的表面高度約相同，且利用高介電常 數(shù)的介電材料作為柵間介電層108。如此一來，就不會存在有已知相鄰浮置柵極之間的間隙產(chǎn)生孔隙的問題。但是，此種非易失性存儲器的結(jié)構(gòu)會使得
控制柵極與浮置柵極間的耦合率(coupling ratio)大幅降低。
因此，在目前元件小型化的趨勢下，如何在有限的空間中兼顧元件的集 成度及元件可靠度，將是各界研究的重點(diǎn)之一。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種非易失性存儲器及其制造方 法，能夠增加相鄰的浮置柵極之間的間隙以避免后續(xù)填入的膜層產(chǎn)生孔隙， 而且不會降低控制柵極與浮置柵極間的耦合率，而可符合現(xiàn)今趨勢元件縮小
化的要求。
本發(fā)明提出一種非易失性存儲器的制造方法。首先，在基底上依序形成 絕緣層、第一導(dǎo)體材料層與研磨終止層。然后，在研磨終止層、第一導(dǎo)體材 料層、絕緣層與部分基底中形成多個溝槽，并將第一導(dǎo)體材料層切割成多個 導(dǎo)體塊。之后，形成介電材料層，覆蓋研磨終止層且填滿溝槽。接著，進(jìn)行 化學(xué)研磨工藝，直至曝露出研磨終止層表面。之后，移除部分介電材料層直 至其表面略高于絕緣層的表面，以形成多個溝槽隔離結(jié)構(gòu)。隨后，移除每一 個導(dǎo)體塊所曝露出來的部分側(cè)壁，以形成多個浮置柵極。其中，每一個浮置 柵極的寬度自其底部往頂部遞減。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，此方法還包 括在浮置柵極與溝槽隔離結(jié)構(gòu)上形成柵間絕緣層，以及形成第二導(dǎo)體材料 層以覆蓋柵間絕緣層。其中，柵間絕緣層的材料例如是氧化硅、氧化硅/氮化 硅或氧化硅/氮化硅/氮化硅。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，其中移除每一 個導(dǎo)體塊所曝露出來的部分側(cè)壁以形成浮置柵極的方法，例如是利用干式蝕 刻法或濕式々蟲刻法。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，上述的研磨終 止層的材料例如是氮化硅或氮氧化硅。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，還包括在上述 的溝槽的形成之前，在研磨終止層上形成硬掩模層，而硬掩模層的材料例如 是非晶碳。在一實(shí)施例中，上述的溝槽的形成方法，例如是先在硬掩模層 上形成圖案化光致抗蝕劑層。然后，利用圖案化光致抗蝕劑層為掩模，蝕刻
6硬掩模層、研磨終止層、第一導(dǎo)體材料層、絕緣層與部分基底，以形成溝槽。 本發(fā)明另提出 一種非易失性存儲器的制造方法。此方法為先提供基底， 基底具有存儲單元區(qū)以及外圍電路區(qū)。然后，在基底上依序形成絕緣層、第 一導(dǎo)體材料層與研磨終止層。之后，在存儲單元區(qū)的研磨終止層、第一導(dǎo)體
材料層、絕緣層與部分基底中形成多個第一溝槽，并將第一導(dǎo)體材料層切割 成多個導(dǎo)體塊。繼之，在外圍電路區(qū)中的研磨終止層、第一導(dǎo)體材料層、絕
緣層與部分基底中，形成多個第二溝槽。接著，形成一介電材料層，覆蓋研 磨終止層以及填滿第一溝槽與第二溝槽。之后，進(jìn)行一化學(xué)研磨工藝，直至 曝露出研磨終止層表面。然后，移除存儲單元區(qū)的部分介電材料層直至其表 面略高于絕緣層的表面，以在存儲單元區(qū)形成多個溝槽隔離結(jié)構(gòu)。繼之，移 除每一個導(dǎo)體塊所曝露出來的部分側(cè)壁，以形成多個浮置柵極。其中，每一
個浮置柵極的寬度自其底部往頂部遞減。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，此方法還包 括，在存儲單元區(qū)的浮置柵極與溝槽隔離結(jié)構(gòu)上形成柵間絕緣層，以及形成 第二導(dǎo)體材料層以覆蓋柵間絕緣層以及外圍電路區(qū)。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，上述的柵間絕 緣層的材料例如是氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氮化硅。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，上述移除每一 個導(dǎo)體塊所曝露出來的部分側(cè)壁以形成浮置柵極的方法，例如是利用干式蝕
刻法或濕式蝕刻法。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，還包括在上述 的第一溝槽的形成之前，在研磨終止層上形成硬掩模層，而硬掩模層的材料
例如是非晶碳。在一實(shí)施例中，上述的第一溝槽的形成方法例如是在存儲
單元區(qū)的硬掩模層上形成圖案化光致抗蝕劑層。然后，利用圖案化光致抗蝕 劑層為掩模，蝕刻硬掩模層、研磨終止層、第一導(dǎo)體材料層、絕緣層與部分
基底，以形成溝槽。在另一實(shí)施例中，上述的第二溝槽的形成方法例如是 在第一溝槽形成之后，形成抗反射層，覆蓋硬掩模層且填滿溝槽。然后，形 成圖案化光致抗蝕劑層，以曝露出外圍電路區(qū)的部分抗反射層。之后，以圖 案化光致抗蝕劑層為掩模，蝕刻抗反射層、硬掩模層、研磨終止層、第一導(dǎo) 體材料層、隧穿介電層與部分基底，以形成第二溝槽。
依照本發(fā)明的實(shí)施例所述的非易失性存儲器的制造方法，上述的研磨終止層的材料例如是氮化硅或氮氧化硅。
本發(fā)明又提出一種非易失性存儲器，其包括基底、多個浮置柵極、多個 柵極介電層以及多個溝槽隔離結(jié)構(gòu)。其中，這些浮置柵極配置于基底上，且 每一個浮置柵極的寬度自其底部往頂部遞減。這些柵極介電層分別配置于每 一個浮置柵極與基底之間。這些溝槽隔離結(jié)構(gòu)分別配置于相鄰的兩個浮置柵 極之間的基底中，而每一個溝槽隔離結(jié)構(gòu)的表面略高于柵極介電層的表面。
在一實(shí)施例中，非易失性存儲器還包括柵間絕緣層以及導(dǎo)體材料層。其 中，柵間絕緣層配置在浮置柵極上與溝槽隔離結(jié)構(gòu)上。導(dǎo)體材料層配置在柵 間絕緣層上。上述的柵間絕緣層的材料例如是氧化硅、氧化硅/氮化硅或氧化 硅/氮化硅/氮化硅。
本發(fā)明所形成的浮置柵極的寬度會自其底部往頂部遞減，故而能夠增加 相鄰的兩個浮置柵極之間的間隙，以避免后續(xù)填入的膜層產(chǎn)生孔隙，而影響 整個元件效能。另外，本發(fā)明不是使用已知的平坦式浮置柵極結(jié)構(gòu)工藝，因
此不會導(dǎo)致控制柵極與浮置柵極間的耦合率(coupling ratio)降低的問題，而可 符合現(xiàn)今趨勢元件縮小化的要求。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu) 選實(shí)施例，并配合所附圖示，作詳細(xì)i兌明如下。


圖1為已知一種非易失性存儲器的剖面示意圖。 圖2為已知另 一種非易失性存儲器的剖面示意圖。 圖3為已知又一種非易失性存儲器的剖面示意圖。
圖4A至圖4I為依照本發(fā)明實(shí)施例所繪示的非易失性存儲器的制造方法
的流程剖面示意圖。
附圖標(biāo)記說明
100、 400:基底 102:淺溝槽隔離結(jié)構(gòu) 104:隧穿介電層
106a、 106b、 106c、 409:浮置柵極 108、 424: 4冊間介電層110:控制柵極
402:存儲單元區(qū)
404:外圍電路區(qū)
406:絕緣層
408、426:導(dǎo)體材料層
408a:導(dǎo)體塊
410:研磨終止層
412:硬掩模層
413、417:圖案化光致抗蝕劑層
414、418:溝槽
416:抗反射層
420:介電材料層
421、423:溝槽隔離結(jié)構(gòu)
428:金屬硅化物層
具體實(shí)施例方式
以下，將以制造非易失性存儲器的流程為例進(jìn)一步說明本發(fā)明，但此例
并非用以限定本發(fā)明的范圍。圖4A至圖41為本發(fā)明實(shí)施例的非易失性存儲 器的制造方法的流程剖面示意圖。本發(fā)明實(shí)施例的制造方法是與外圍電路區(qū) 的工藝進(jìn)行整合，以形成一種在同 一晶片上同時結(jié)合存儲單元區(qū)與外圍電路 區(qū)的非易失性存儲器，此制造方法亦內(nèi)含僅具有存儲單元區(qū)的非易失性存儲 器的制造方法。
首先，請參照圖4A，提供基底400，基底400例如為硅基底或是其它合 適的半導(dǎo)體基底?；?00具有存儲單元區(qū)402與外圍電路區(qū)404。
然后，在基底400上形成絕緣層406，以作為存儲單元區(qū)402的隧穿介 電層以及外圍電路區(qū)404的柵介電層104。絕緣層406的材料例如為氧化硅，
接著，在基底400上形成導(dǎo)體材料層408。導(dǎo)體材料層408的材料例如 是摻雜多晶硅。導(dǎo)體材料層408的形成方法，例如是先進(jìn)行化學(xué)氣相沉積工 藝來形成一層未摻雜多晶硅層，之后再進(jìn)行離子注入工藝，以形成之；或者 也可以采用原位(in-situ)注入摻質(zhì)的方式，進(jìn)行化學(xué)氣相沉積工藝，以形成之。
9之后，請繼續(xù)參照圖4A，在導(dǎo)體材料層408上形成研磨終止層410。研 磨終止層410的材料例如是氮化硅、氮氧化硅或其它合適的材料，其形成方 法例如是化學(xué)氣相沉積法。接著，在研磨終止層410形成之后，可于其上形 成硬掩模層412。硬掩模層412的材料例如是非晶碳(amorphous carbon)或其 它合適的材料，其形成方法例如是化學(xué)氣相沉積法。
繼之，請參照圖4B，形成圖案化光致抗蝕劑層413,以曝露出存儲單元 區(qū)402的部分硬掩模層412。然后，采用自行對準(zhǔn)的方式，以圖案化光致抗 蝕劑層413為掩模，進(jìn)行蝕刻工藝，以在存儲單元區(qū)402的硬掩模層412、 研磨終止層410、導(dǎo)體材料層408、絕緣層406與部分基底400中，形成多 個溝槽414。同時，上述的蝕刻工藝亦會切割導(dǎo)體材料層408，而在存儲單 元區(qū)402的兩兩相鄰的溝槽414之間形成多個導(dǎo)體塊408a。
隨后，請參照圖4C，形成溝槽414之后，移除圖案化光致抗蝕劑層413。 接著，形成抗反射層416，以覆蓋硬掩模層412且填滿溝槽414。之后，在 抗反射層416上形成圖案化光致抗蝕劑層417，此圖案化光致抗蝕劑層417 曝露出外圍電路區(qū)404的部分抗反射層416。
然后，請參照圖4D，利用圖案化光致抗蝕劑層417為掩模，進(jìn)行蝕刻 工藝，以在外圍電路區(qū)404的抗反射層416、硬掩模層412、研磨終止層410、 導(dǎo)體材料層408、絕緣層406與部分基底400中，形成多個溝槽418。
之后，請參照圖4E，移除圖案化光致抗蝕劑層417、抗反射層416以及 硬掩模層412。另外，移除這些膜層的方法為本領(lǐng)域中普通技術(shù)人員所熟知， 在此不再贅述。
接著，請參照圖4F，在基底400上方形成介電材料層420(如虛線所示)， 覆蓋研磨終止層410以及填滿這些溝槽414、 418。然后，進(jìn)行化學(xué)研磨工藝， 移除多余的介電材料層420，直至曝露出研磨終止層410表面。此時，外圍 電路區(qū)404的溝槽418及其內(nèi)的介電材料層420則作為溝槽隔離結(jié)構(gòu)421 。
之后，請參照圖4G，例如形成光致抗蝕劑層(未繪示)，以覆蓋外圍電路 區(qū)404的膜層。然后，以此光致抗蝕劑層為蝕刻掩模，移除存儲單元區(qū)402 的部分介電材料層420，至介電材料層420的表面略高于絕緣層406的表面， 以在存儲單元區(qū)402形成多個溝槽隔離結(jié)構(gòu)423。其中，溝槽隔離結(jié)構(gòu)423 例如高于基底400表面約15 nm(dl)，而導(dǎo)體塊408a的表面高度例如較基底 400表面高80nm左右。接著，請參照圖4H，移除導(dǎo)體塊408a所曝露出來的部分側(cè)壁，以形成 多個浮置柵極409。上述，形成浮置柵極409的方法例如是利用干式蝕刻法、 濕式蝕刻法或其它適合的方法，移除導(dǎo)體塊408a的部分側(cè)壁，而形成之。 其中，濕式蝕刻法例如是使用APM(NH4OH: H202: &0)溶液，在高溫環(huán)境 下，進(jìn)行蝕刻工藝。
值得特別注意的是，所形成的浮置柵極409的底部寬度約等于導(dǎo)體塊 408a的寬度，而浮置柵極409的頂部寬度會小于底部寬度，且浮置柵極409 的寬度自其底部往頂部遞減。如此一來，相鄰的兩個浮置柵極409之間的間 隙可較為擴(kuò)大，進(jìn)而可避免已知因工藝微縮造成控制柵極材料于此間隙內(nèi)產(chǎn) 生孔隙的問題。另一方面，本實(shí)施例的方法不需使用已知的平坦式浮置柵極 結(jié)構(gòu)工藝，因此并不會造成控制柵極與浮置柵極間的耦合率(coupling ratio) 降j氐的問題。
接著，在形成浮置柵極409之后，還可繼續(xù)進(jìn)行后續(xù)的柵間介電層、控 制柵極等構(gòu)件的制造。
請參照圖41，例如是利用磷酸(H3P04)溶液作為蝕刻溶液，以移除研磨 終止層410。然后，在存儲單元區(qū)402的浮置柵極409與溝槽隔離結(jié)構(gòu)423 上形成柵間絕緣層，以作為柵間介電層424 。柵間介電層424的材料例如是 氣化硅/氮化硅/氮化硅。在柵間介電層424的形成方法中，例如先以熱氧化 法形成第一層氧化硅層，接著再進(jìn)行化學(xué)氣相沉積工藝以在氧化硅層上形成 一層氮化硅層，之后再于氮化硅層上形成第二層氧化硅層。當(dāng)然，柵間介電 層424的材料也可以是氧化硅、氧化硅/氮化硅或其它的介電材料。
繼之，在基底400上方形成導(dǎo)體材料層426，導(dǎo)體材料層426覆蓋柵間 介電層424以及外圍電路區(qū)404的溝槽隔離結(jié)構(gòu)421與導(dǎo)體材料層408。如 上述，導(dǎo)體材料層426作為存儲單元區(qū)402的控制柵極，以及與外圍電路區(qū) 404的導(dǎo)體材料層408共同作為元件的柵極結(jié)構(gòu)。同樣地，導(dǎo)體材料層426 的材料以及形成方法例如與導(dǎo)體材料層408相同
在一實(shí)施例中，還可選擇性地在導(dǎo)體材料層426上形成金屬硅化物層 428，以降低元件的電阻值。金屬硅化物層428的材料例如為硅化鴒、硅化 鈦、硅化鈷、硅化鉭、硅化鎳、硅化柏或硅化鈀。金屬硅化物層428的形成 方法例如是化學(xué)氣相沉積工藝。
接下來，以圖41說明利用上述的方法所形成的本發(fā)明的非易失性存儲器，其中非易失性存儲器的各構(gòu)件的材料及其形成方法已在上述中做詳細(xì)說 明，故于此不再贅述。
本實(shí)施例的非易失性存儲器包括，基底400、浮置柵極409、柵極介電 層(絕緣層406)、溝槽隔離結(jié)構(gòu)423、柵間絕緣層(柵間介電層424)以及導(dǎo)體 材料層426。其中，浮置柵極409配置于基底400上，而浮置柵極409的寬 度自其底部往頂部遞減。絕緣層406分別配置于浮置柵極409與基底400之 間。溝槽隔離結(jié)構(gòu)423分別配置于相鄰的二浮置柵極409之間的基底400中， 且溝槽隔離結(jié)構(gòu)423的表面略高于絕緣層406的表面。柵間介電層424配置 在浮置柵極409上與溝槽隔離結(jié)構(gòu)423上。導(dǎo)體材料層426配置在柵間介電 層424上。另外，在其它實(shí)施例中，還可包括在導(dǎo)體材料層426上配置金屬 硅化物層428,以降低元件的電阻值。
綜上所述，本發(fā)明至少具有下列優(yōu)點(diǎn)
1. 由于本發(fā)明的浮置柵極結(jié)構(gòu)的寬度自其底部往頂部遞減，因此可增加 相鄰的兩個浮置柵極之間的間隙，以避免后續(xù)填入的膜層于此間隙內(nèi)產(chǎn)生孔
I V 。
2. 本發(fā)明不會導(dǎo)致控制柵極與浮置柵極間的耦合率降低而影響元件效
力匕
3. 本發(fā)明是采用自動對準(zhǔn)方式以及關(guān)鍵筒化方法來形成浮置柵極，不僅 步驟簡易且可符合現(xiàn)今趨勢元件縮小化的要求。
雖然本發(fā)明已以優(yōu)選實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何 本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與 潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種非易失性存儲器的制造方法，包括在基底上依序形成絕緣層、第一導(dǎo)體材料層與研磨終止層；在該研磨終止層、該第一導(dǎo)體材料層、該絕緣層與部分該基底中形成多個溝槽，并將該第一導(dǎo)體材料層切割成多個導(dǎo)體塊；形成介電材料層，覆蓋該研磨終止層且填滿這些溝槽；進(jìn)行化學(xué)研磨工藝，直至曝露出該研磨終止層表面；移除部分該介電材料層直至其表面略高于該絕緣層的表面，以形成多個溝槽隔離結(jié)構(gòu)；以及移除每一這些導(dǎo)體塊所曝露出來的部分側(cè)壁，以形成多個浮置柵極，其中每一這些浮置柵極的寬度自其底部往頂部遞減。
2. 如權(quán)利要求1所述的非易失性存儲器的制造方法，還包括 在這些浮置柵極與這些溝槽隔離結(jié)構(gòu)上形成柵間絕緣層；以及 形成第二導(dǎo)體材料層，覆蓋該柵間絕緣層。
3. 如權(quán)利要求2所述的非易失性存儲器的制造方法，其中該柵間絕緣層 的材料包括氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氮化硅。
4. 如權(quán)利要求1所述的非易失性存儲器的制造方法，其中移除每一這些 導(dǎo)體塊所曝露出來的部分側(cè)壁以形成這些浮置柵極的方法，包括利用干式蝕 刻法或濕式^fck刻法。
5. 如權(quán)利要求1所述的非易失性存儲器的制造方法，其中該研磨終止層 的材料包括氮化硅或氮氧化硅。
6. 如權(quán)利要求1所述的非易失性存儲器的制造方法，還包括在這些溝槽 的形成之前，在該研磨終止層上形成硬掩模層。
7. 如權(quán)利要求6所述的非易失性存儲器的制造方法，其中該硬掩模層的 材料包括非晶碳。
8. 如權(quán)利要求6所述的非易失性存儲器的制造方法，其中這些溝槽的形 成方法包括在該硬掩模層上形成圖案化光致抗蝕劑層；以及 利用該圖案化光致抗蝕劑層為掩模，蝕刻該硬掩模層、該研磨終止層、 該第一導(dǎo)體材料層、該絕緣層與部分該基底，以形成這些溝槽。
9.一種非易失性存儲器的制造方法，包括 提供基底，該基底具有存儲單元區(qū)以及外圍電路區(qū)； 在基底上依序形成絕緣層、第一導(dǎo)體材料層與研磨終止層； 在該存儲單元區(qū)的該研磨終止層、該第一導(dǎo)體材料層、該絕緣層與部分該基底中形成多個第 一溝槽，并將該第 一導(dǎo)體材料層切割成多個導(dǎo)體塊； 在該外圍電路區(qū)中的該研磨終止層、該第一導(dǎo)體材料層、該絕緣層與部分該基底中，形成多個第二溝槽；形成一介電材料層，覆蓋該研磨終止層以及填滿這些第一溝槽與這些第二溝槽；進(jìn)行化學(xué)研磨工藝，直至曝露出該研磨終止層表面；移除該存儲單元區(qū)的部分該介電材料層直至其表面略高于該絕緣層的 表面，以在該存儲單元區(qū)形成多個溝槽隔離結(jié)構(gòu)；以及移除每一這些導(dǎo)體塊所曝露出來的部分側(cè)壁，以形成多個浮置柵極，其 中每一這些浮置柵極的寬度自其底部往頂部遞減。
10. 如權(quán)利要求9所述的非易失性存儲器的制造方法，還包括 在該存儲單元區(qū)的這些浮置柵極與這些溝槽隔離結(jié)構(gòu)上形成柵間絕緣層；以及形成第二導(dǎo)體材料層，覆蓋該柵間絕緣層以及該外圍電路區(qū)。
11. 如權(quán)利要求10所述的非易失性存儲器的制造方法，其中該柵間絕緣 層的材料包括氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氮化硅。
12. 如權(quán)利要求9所述的非易失性存儲器的制造方法，其中移除每一這些 導(dǎo)體塊所曝露出來的部分側(cè)壁以形成這些浮置柵極的方法，包括利用干式蝕 刻法或濕式蝕刻法。
13. 如權(quán)利要求9所述的非易失性存儲器的制造方法，還包括在這些第一 溝槽的形成之前，在該研磨終止層上形成硬掩模層。
14. 如權(quán)利要求13所述的非易失性存儲器的制造方法，其中這些第一溝 槽的形成方法包括在該存儲單元區(qū)的該硬掩模層上形成圖案化光致抗蝕劑層；以及 利用該圖案化光致抗蝕劑層為掩模，蝕刻該硬掩模層、該研磨終止層、 該第一導(dǎo)體材料層、該絕緣層與部分該基底，以形成這些溝槽。
15. 如權(quán)利要求13所述的非易失性存儲器的制造方法，其中這些第二溝槽的形成方法包括在這些第一溝槽形成之后，形成抗反射層，覆蓋該硬掩模層且填滿這些溝槽；形成圖案化光致抗蝕劑層，以曝露出該外圍電路區(qū)的部分該抗反射層；以及以該圖案化光致抗蝕劑層為掩模，蝕刻該抗反射層、該硬掩模層、該研 磨終止層、該第一導(dǎo)體材料層、該隧穿介電層與部分該基底，以形成這些第二溝槽。
16. 如權(quán)利要求13所述的非易失性存儲器的制造方法，其中該硬掩模層 的材料包括非晶碳。
17. 如權(quán)利要求9所述的非易失性存儲器的制造方法，其中該研磨終止層 的材料包括氮化硅或氮氧化硅。
18. —種非易失性存儲器，包括 基底；多個浮置柵極，配置于該基底上，其中每一這些浮置柵極的寬度自其底 部往頂部遞減；多個柵極介電層，分別配置于每一這些浮置柵極與該基底之間；以及 多個溝槽隔離結(jié)構(gòu)，分別配置于相鄰的兩個浮置柵極之間的該基底中， 其中每一這些溝槽隔離結(jié)構(gòu)的表面略高于該柵極介電層的表面。
19. 如權(quán)利要求18所述的非易失性存儲器，還包括 柵間絕緣層，配置在這些浮置柵極上與這些溝槽隔離結(jié)構(gòu)上；以及 導(dǎo)體材料層，配置在該柵間絕緣層上。
20. 如權(quán)利要求19所述的非易失性存儲器，其中該柵間絕緣層的材料包 括氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氮化硅。
全文摘要
本發(fā)明公開了一種非易失性存儲器的制造方法。首先，在基底上依序形成絕緣層、導(dǎo)體材料層與研磨終止層。然后，在研磨終止層、導(dǎo)體材料層、絕緣層與部分基底中形成多個溝槽，并將導(dǎo)體材料層切割成多個導(dǎo)體塊。繼之，形成介電材料層，覆蓋研磨終止層且填滿溝槽。接著，進(jìn)行化學(xué)研磨工藝，直至曝露出研磨終止層表面。之后，移除部分介電材料層，以形成多個溝槽隔離結(jié)構(gòu)。隨后，移除每一個導(dǎo)體塊所曝露出來的部分側(cè)壁，以形成多個浮置柵極。其中，每一個浮置柵極的寬度自其底部往頂部遞減。
文檔編號H01L21/02GK101442027SQ20071019363
公開日2009年5月27日 申請日期2007年11月23日 優(yōu)先權(quán)日2007年11月23日
發(fā)明者朱建隆, 畢嘉慧, 魏鴻基 申請人:力晶半導(dǎo)體股份有限公司