專利名稱：電源管理的頻率電壓裝置及頻率電壓控制的方法
技術領域：
本發(fā)明有關于微處理器電源管理，且更特別是有關于提出以不會導致過度延遲的方式，以及較僅調整頻率的電壓調節(jié)技術更具有功率優(yōu)勢的方式，而動態(tài)地調整微處理器所消耗的功率的裝置及方法。
背景技術：
功率消耗管理為許多型式的計算機系統(tǒng)(包括可攜式裝置、膝上型計算機及所謂的「綠色」計算機)的重要問題。例如，電池壽命為大部份的膝上型計算機使用者的重要問題。微處理器會消耗大量的功率，以致于時常以降低電源的技術為目標。微處理器設計者的挑戰(zhàn)是提出以平緩且相當無縫的方式，來改變微處理器的功率狀態(tài)的裝置，并且盡快地完成這樣的轉換。已知幾種不同降低微處理器的功率消耗的技術，例如包括動態(tài)地改變微處理器的核心脈沖信號的頻率。微處理器的電源消耗與其核心脈沖信號的頻率成比例。
圖1是傳統(tǒng)的電源管理系統(tǒng)100的簡化方塊圖，其繪示以頻率為基礎的電源管理如何完成于現存的微處理器中。感測接口101(例如，感測總線或類似總線)會將一個或多個功率感測信號傳送到電源管理邏輯電路103。電源管理邏輯電路103會基于感測接口101的感測信號的目前及/或先前狀態(tài)，來決定微處理器應該執(zhí)行的功率狀態(tài)。感測接口101上的范例的感測信號例如包括由軟件(如操作系統(tǒng)(operating system，OS)軟件或類似軟件)所寫入的機械特定緩存器、溫度變換器(未顯示)、其余的電源信號等值。為了在特定功率狀態(tài)執(zhí)行，電源管理邏輯電路103會設定核心比率(core ratio，CORERATIO)總線的數值，而傳送到相位鎖相回路(phase lock loop，相位鎖相回路)105。相位鎖相回路105會產生核心脈沖信號，其為總線脈沖信號的頻率，以及來自于電源管理邏輯電路103的核心比率總線的數值，其中核心脈沖信號會反饋到相位鎖相回路105。例如，核心脈沖比率值為三(3)，將會指示相位鎖相回路105，產生為總線脈沖信號的三倍頻率的核心脈沖信號。
如本領域技術人員所了解的，相位鎖相回路105會將外部總線脈沖信號成倍地增加，而產生內部所使用的核心脈沖信號。例如，在充分的電源情況期間，500MHz的總線脈沖信號會乘以8(例如，核心比率＝8)，而驅動4.0GHz的機器。相位鎖相回路105會將核心脈沖信號與總線脈沖信號保持同相。經由核心比率總線所產生的數值來表示用于減少功率電位的降低頻率，如25％的功率電位(核心比率＝2)、50％的電位(核心比率＝4)、75％的電位(核心比率＝6)等等。
由于傳統(tǒng)電源管理系統(tǒng)100中的相位鎖相回路105在使一頻率變化到下個頻率時會有顯著的延遲，所以使用傳統(tǒng)的電源管理系統(tǒng)100，在動態(tài)地改變微處理器的功率狀態(tài)時尚有一些缺點。此延遲實質上是如數百個脈沖周期的階層。在每次相位鎖相回路頻率改變延遲的期間，計算機系統(tǒng)會暫時停止。例如，若應用程序在微處理器上正在執(zhí)行相當簡單功能(如DVD譯碼或類似功能)時，則很有可能會因為降低頻率(如一半頻率)來執(zhí)行，而節(jié)省功率。電源管理邏輯電路103會檢測用以表示降低功率狀態(tài)的功率感測信號，并且經由核心比率總線，而指示相位鎖相回路105降低頻率。當相位鎖相回路105降低頻率時，會發(fā)生相稱的延遲。此外，在相位鎖相回路105降低頻率的期間或在相位鎖相回路105降低頻率的不久之后，OS會喚醒其它工作，轉回成原本的操作頻率。這樣的事件會導致額外延遲及效能降低，直到相位鎖相回路105回升到完全操作頻率。在有時會發(fā)生鎖住現象的應用裝置中，這些頻率改變延遲時常是藉由使用者才檢測到。因此，現存的頻率調變技術對于整體效能會產生不利的影響。

發(fā)明內容
根據本發(fā)明的一實施例的一種用于電源管理的頻率電壓裝置包括第一相位鎖相回路(相位鎖相回路)與第二相位鎖相回路、選擇邏輯電路、脈沖控制邏輯電路、以及電壓控制邏輯電路。第一相位鎖相回路基于總線脈沖信號，而產生處于第一頻率的第一來源脈沖信號。第二相位鎖相回路基于第一頻率控制信號及總線脈沖信號，而產生處于第二頻率的第二來源脈沖信號。選擇邏輯電路基于選擇信號，而在第一來源脈沖信號與第二來源脈沖信號之間進行選擇，而產生核心脈沖信號。脈沖控制邏輯電路經由至少一個功率感測信號，來檢測功率情況、用以根據功率情況，而產生第一頻率控制信號、以及產生選擇信號。電壓控制邏輯電路耦接至脈沖控制邏輯電路，用以調整與核心脈沖信號的頻率相對應的操作電壓，至與該核心脈沖信號的頻率相稱。
要了解到的是，此頻率電壓裝置提出以不會導致過度延遲的方式，以及較僅調整頻率的電壓調節(jié)技術更具有功率優(yōu)勢的方式，而動態(tài)地調整所消耗的功率的裝置。脈沖控制邏輯電路會選擇一個來源脈沖信號，然后當第二來源脈沖信號到達需要的頻率時，會進行切換。切換實際上是瞬間發(fā)生的，如例如是在總線脈沖信號的一個脈沖周期內。第一相位鎖相回路可實施為固定頻率裝置(例如，處于最大頻率電位)，或如與第二相位鎖相回路類似的可編程裝置。例如，第一相位鎖相回路會基于第二頻率控制信號，而產生第一頻率來源信號，并且產生表示其的第二鎖住信號。在此情況中，脈沖控制邏輯電路會產生第二頻率控制信號，并且會接收第二鎖住信號。
在各種實施例中，當第二來源脈沖信號到達由第一頻率控制信號所表示的降低頻率時，第二相位鎖相回路會產生第一頻率鎖住信號。在此情況中，脈沖控制邏輯電路會響應第一頻率鎖住信號，而將核心脈沖信號從第一相位鎖相回路切換到第二相位鎖相回路。在切換核心脈沖信號之后，電壓控制邏輯電路會降低操作電壓。電壓控制邏輯電路會響應于增加功率情況，而增加操作電壓，然后在增加操作電壓之后，脈沖控制邏輯電路會切換到第一相位鎖相回路。若第一相位鎖相回路可編程，則在切換之前，脈沖控制邏輯電路會進一步等待第二鎖住信號。在一實施例中，脈沖控制邏輯電路及電壓控制邏輯電路會一起運作，以在增加核心脈沖信號的頻率之前便增加操作電壓，并且在降低核心脈沖信號的頻率之后便降低操作電壓。
電源供應器基于來自于電壓控制邏輯電路的電壓步階信號，來調整操作電壓。電源供應器會將表示其的電壓鎖住信號傳送到脈沖控制邏輯電路。因此，只有在電壓已增加到適當電位之后，脈沖控制邏輯電路才會增加核心脈沖信號的頻率。
根據本發(fā)明的一實施例的一種微處理器包括功率情況感測接口、操作電壓接口、第一相位鎖相回路與第二相位鎖相回路、脈沖控制器、選擇邏輯電路、以及電壓控制器。功率情況感測接口用以接收表示功率情況的至少一個功率感測信號。第一相位鎖相回路基于總線脈沖信號及第一頻率比率總線值，而產生處于一頻率的第一來源信號，以及用以產生一對應第一鎖住信號。第二相位鎖相回路基于總線脈沖信號，而產生處于一頻率的第二來源信號。脈沖控制器用以產生用以在第一相位鎖相回路與第二相位鎖相回路之間進行切換的選擇信號、用以產生控制第一來源信號的頻率的第一核心比率總線值、以及用以接收第一鎖住信號。選擇邏輯電路基于選擇信號，而在第一相位鎖相回路與第二相位鎖相回路之間進行選擇，而產生核心脈沖信號。電壓控制器，耦接至該脈沖控制器及該操作電壓接口，用以調整與核心脈沖信號的頻率相對應的操作電壓。
在各種實施例中，第二相位鎖相回路可為固定或可編程。脈沖控制器及電壓控制器會一起運作，以在降低核心脈沖信號的頻率之后，會降低操作電壓，并且在增加核心脈沖信號的頻率之前，會增加操作電壓。
一種用于微處理器電源管理的頻率電壓控制的方法，包括基于總線脈沖信號及第一比率總線值，而產生處于第一頻率的第一來源脈沖；基于總線脈沖信號及第二比率總線值，而產生處于第二頻率的第二來源脈沖；感測功率情況；基于感測的功率情況，而切換第一來源脈沖信號與第二來源脈沖信號之間的核心操作頻率；以及選擇與核心操作頻率相稱的操作電壓。
此方法還可包括最初選擇第一來源脈沖信號；基于降低功率情況，而產生第二比率總線值，以顯示降低的頻率；響應于第二比率總線值，而使第二來源脈沖信號回到降低的頻率；當第二來源脈沖信號到達降低的頻率時，檢測第一鎖住指示；當檢測到鎖住指示時，切換到第二來源脈沖信號；以及在此切換之后，降低與降低的頻率相對應的操作電壓。此方法可包括在一個總線脈沖周期內進行切換。此方法可包括感測增加功率情況；增加與感測功率情況相對應的操作電壓；以及切換到第一來源脈沖信號。在此后者的情況中，在切換到第一來源脈沖信號之前，此方法可包括決定適合用于增加功率情況的增加功率電位；基于增加功率電位，而產生表示增加頻率的第一比率總線值；使第一來源脈沖信號回到增加頻率；提高與增加頻率相對應的操作電壓；以及當第一來源脈沖信號到達增加頻率時，檢測第二鎖住指示。
利用本發(fā)明電源管理的頻率電壓裝置及頻率電壓控制的方法，以不會導致過度延遲的方式，以及較僅調整頻率的電壓調節(jié)技術更具有功率優(yōu)勢的方式，而動態(tài)地調整微處理器所消耗的功率。


本發(fā)明的好處、特性、以及優(yōu)點將會會配合以下的說明，以及附圖而變成更加了解，其中圖1是傳統(tǒng)的電源管理統(tǒng)的簡化方塊圖，其繪示以頻率為基礎的電源管理如何完成于現存的微處理器中；圖2是根據本發(fā)明的一實施例所實施的頻率電壓電源管理系統(tǒng)的方塊圖；圖3是根據本發(fā)明的另一實施例所實施的另一頻率電壓電源管理系統(tǒng)的方塊圖；圖4是包括圖2及3的頻率電壓電源管理系統(tǒng)中的任一個的微處理器的簡化方塊圖；以及圖5是繪示根據本發(fā)明的一實施例的圖3的電源管理系統(tǒng)的范例運作的流程圖。
其中，附圖標記說明如下100電源管理系統(tǒng)101感測接口
103電源管理邏輯電路105相位鎖相回路(相位鎖相回路)200頻率電壓電源管理系統(tǒng)201相位鎖相回路(相位鎖相回路)203相位鎖相回路(相位鎖相回路)205多工器206核心邏輯電路207脈沖控制邏輯電路209感測接口211電壓控制器或電壓控制邏輯電路213外部電源供應器(VRM)215電壓接口300頻率電壓電源管理系統(tǒng)301相位鎖相回路(相位鎖相回路)400微處理器401接腳403外部接口405內部緩存器具體實施方式
以下說明使一般本領域技術人員能完成及使用本發(fā)明，如特定應用及其需求的本文內所提供的。然而，對于本領域技術人員而言，對較佳實施例的各種修改將是顯然可知的，并且在此所定義的一般原則可應用于其它實施例。因此，本發(fā)明不意欲受限于在此所顯示及說明的特定實施例，而是符合在此所揭示的原則及新穎性的最廣的范圍。
為了電源管理的目的，本申請的發(fā)明人已了解需要以快速無痕的方式來改變微處理器的頻率速度，然而也會改變電壓。因此，其已發(fā)展成一種用于微處理器電源管理的頻率電壓裝置的裝置及方法，將配合圖2～5，而于底下進行進一步的說明。
圖2是根據本發(fā)明的一范例實施例所實施的頻率電壓電源管理系統(tǒng)200的方塊圖。電源管理系統(tǒng)200包括并行運作的二個相位鎖相回路201及203(顯示為相位鎖相回路1及相位鎖相回路2)，每個用以接收外部總線脈沖信號，如在計算機系統(tǒng)(未顯示)的主機板上產生。相位鎖相回路201會輸出第一核心來源脈沖信號(CORE SRC1)，而相位鎖相回路203會輸出第二核心來源脈沖信號(CORE SRC2)，這些信號會傳送到多工器(MUX)205的各自輸入(1及2)。CORE SRC1信號會根據相位鎖相回路運作而反饋到相位鎖相回路201的輸入，并且相位鎖相回路201會使CORE SRC 1信號與總線脈沖信號保持同步。以類似的方式，CORE SRC 2信號會反饋到相位鎖相回路203的輸入，其會使CORE SRC 2信號與總線脈沖信號保持同步。多工器205的輸出會將核心脈沖信號傳送到核心邏輯電路206，其中，核心脈沖信號會基于用以接收選擇信號(SEL)的選擇輸入，而為CORE SRC 1信號及CORE SRC 2信號中的選擇一個。所選擇的核心脈沖信號由微處理器400(圖4)的核心邏輯電路206來使用。
對于系統(tǒng)200而言，相位鎖相回路201會持續(xù)地修正及執(zhí)行，并且外部總線脈沖信號的頻率會與預定倍數相乘，而使微處理器400的完全運算頻率及完全功率模式致能。相位鎖相回路203可編程，而產生落入可用于電源管理用途的頻率范圍內的可選擇且經常較低的頻率。脈沖控制邏輯電路(或控制器)207是以如用于電源管理邏輯電路103的上述的類似方式，而經由感測接口209(例如，總線)上的功率感測信號，來感測系統(tǒng)的功率情況。脈沖控制邏輯電路207會經由核心比率總線值RATIO2，而指示相位鎖相回路203上升或下降到用以達成如由功率感測信號所表示的核心邏輯電路206的電源管理目標的特定頻率倍數。在所顯示的特定實施例中，雖然其它格式可包含在內，并且一般會考慮頻率控制信號，但是RATIO2總線值為與總線脈沖信號相關的倍數值。相位鎖相回路203會響應RATIO2總線值，而改變頻率，并且會指示脈沖控制邏輯電路207，其通過致能信號LOCK2而運作于指定的頻率。此時，若新頻率電位的功率情況仍然有效，則脈沖控制邏輯電路207會選擇性地指示多工器205，經由SEL，來選擇CORE SRC 2當作核心脈沖信號。從CORE SRC 1到CORE SRC 2的轉變是「瞬間的」，如在總線脈沖信號的單一周期內。在另一實施例中，在設定RATIO2的值之后，脈沖控制邏輯電路207會延遲可編程數目的脈沖周期，然后指示多工器205，選擇CORE SRC 2當作核心脈沖信號。在此另一實施例中，不會使用信號LOCK2。脈沖周期的數目經由寫入機器特定緩存器(未顯示)或經由燒斷部件(part)上的保險絲(未顯示)，而可編程。另一種變化是，脈沖控制邏輯電路207包括邏輯電路(未顯示)，用以在切換到CORE SRC 2的前，延遲固定數目的脈沖周期。
要注意的是，直到相位鎖相回路203鎖住新目標頻率而改變之前，電源管理系統(tǒng)200會使用CORE SRC 1當作選擇的核心脈沖；而在相位鎖相回路203鎖住新目標頻率時，核心脈沖信號會以快速無痕的方式來進行切換。因此，從一種功率狀態(tài)瞬間切換到下個功率狀態(tài)，會比之前的切換速度快很多。使用者可從功率調整中受惠，而不會導致過度延遲或效能降低。
若計算環(huán)境改變(如通過感測接口209來表示)，以致于在相位鎖相回路203正上升或下降的時間期間，會再次需要完全操作頻率，然后脈沖控制邏輯電路207不會使多工器205從CORE SRC 1切換到CORE SRC 2。以此方式，即使功率需再次改變，但是在轉換期間，相位鎖相回路203的中間周期不會導致效能的降低。再者，在切換到CORE SRC 2之后，若計算環(huán)境改變，以致于需要完全功率，或者是顯示任何其它的功率電位，則脈沖控制邏輯電路207會立即切回，而選擇來自于相位鎖相回路201的CORE SRC 1當作核心脈沖信號。再者，切換為瞬間且無縫，如在總線脈沖的一個周期內。在切回到CORE SRC 1之后，脈沖控制邏輯電路207會重新將相位鎖相回路203編程至任何需要的頻率電位。
在所顯示的實施例中，相位鎖相回路201會保持鎖住完全功率運作，以致于切回到CORE SRC 1可以在任何時候發(fā)生，并且可以在相當短的周期中發(fā)生多次。例如，假設功率情況表示50％的功率電位，以致于相位鎖相回路203會使CORE SRC 2回到50％的頻率電位，并且核心脈沖會切換到CORESRC 2，之后會突然需要75％電位。在此情況下，脈沖控制邏輯電路207會立即切回CORE SRC 1，然后設定RATIO2總線的值，以顯示相位鎖相回路203的75％電位。即使暫時消耗的功率比必要的更多，但是系統(tǒng)不會發(fā)生延遲現象。當使用相位鎖相回路203以表示CORE SRC 2頻率信號鎖住75％的頻率電位的LOCK2信號致能時，若功率情況仍顯示需要75％的功率電位，則核心脈沖信號會立即切換到CORE SRC 2。
除了改變頻率之外，目前的微處理器還包括用以調變驅動核心邏輯電路的電壓的供應器(provision)。本領域技術人員將會了解運作于較低頻率的核心邏輯電路也可運作于較低電壓，而不會導致效能損失。例如，目前的CMOS制作工藝需要例如是1.5伏特的核心電壓，來驅動1GHz的部件。但是當操作頻率降低到500MHz時，不需要1.5伏特的核心電壓，而取代的是，只需要1.1伏特的核心電壓。因此，通過組合頻率及電壓調變，可進一步地節(jié)省功率。
感測接口209會進一步耦接至電壓控制器或電壓控制邏輯電路211，其配置用以控制微處理器400內的核心邏輯電路206的操作電壓的調變，以確保對于已知的操作頻率，微處理器400的功率消耗為最小。脈沖控制邏輯電路207會經由一個或多個信號OPRATIO，而將目前操作比率傳送到電壓控制邏輯電路211。電壓控制邏輯電路211會將操作電壓狀態(tài)信號OPVTG傳送到脈沖控制邏輯電路207。電壓控制邏輯電路211經由信號VDDSTEP，而指示需要的操作電壓到外部電源供應器(顯示為VRM 213)，其經由電壓接口215而外部地耦接至微處理器400。VRM 213會經由通過電壓接口215耦接的電源總線VDD，而將需要的操作電壓傳送到微處理器400，其中VDD內部地傳送到核心邏輯電路206。當VRM 213已使需要的操作電壓到達VDD時，其會使信號VDDLOCK致能，此信號內部地從電壓接口215傳送到脈沖控制邏輯電路207。
在相位鎖相回路203正上升或下降的時間期間，或者是若計算環(huán)境改變，以致于需要完全操作比率(如感測接口209上所表示)，則脈沖控制邏輯電路207會經由SEL，而指示多工器205，持續(xù)使用CORE SRC 1當作核心脈沖信號。若計算環(huán)境接下來的切換變?yōu)镃ORE SRC 2及較低電壓，則電壓控制邏輯電路211會使VDDSTEP信號致能，而使操作電壓VDD增加至與完全操作比率相稱的電壓。VRM 213會接收VDDSTEP信號，于是會使VDD信號增加，并且當VDD信號穩(wěn)定時，會使VDDLOCK信號致能。脈沖控制邏輯電路207會經由OPVTG信號，來檢測增加操作電壓的命令。脈沖控制邏輯電路207會檢測VDDLOCK信號，并且切換SEL信號，而選擇相位鎖相回路201，而將CORE SRC 1當作核心脈沖信號。在另一實施例中，在電壓控制邏輯電路211中接收到OPVTG之后，頻率比率控制邏輯電路會延遲可編程數目的脈沖周期，然后指示多工器205，選擇CORE SRC 1當作核心脈沖信號。在此另一實施例中，不會使用信號VDDLOCK。脈沖周期的數目經由寫入機器特定緩存器(未顯示)或經由燒斷部件上的保險絲(未顯示)，而可編程。另一種是，在切換到CORE SRC 1之前，脈沖控制邏輯電路207包括延遲固定數目的脈沖周期內的邏輯電路(未顯示)。
電壓控制邏輯電路211及脈沖控制邏輯電路207會一起運作，以確保操作電壓(亦即，VDD)足以支持核心脈沖信號的現有頻率及新頻率。因此，在降低核心脈沖信號的頻率之后，會降低操作電壓，并且在增加核心脈沖信號的頻率之前，會增加操作電壓。以此方式運作核心脈沖信號的頻率，不會超出操作電壓的適當電位。
本發(fā)明還包含一些實施例，其會隨著感測接口209上所顯示的計算環(huán)境改變，同時改變頻率及電壓(若需要的話)。根據這些實施例，若感測接口209顯示降低頻率，則脈沖控制邏輯電路207會指示降低核心脈沖信號的頻率，以及降低操作電壓，然后會等待LOCKx及VDDLOCK的致能(或延遲一些脈沖周期)，然后會切換到核心脈沖的新CORE SRC x。只有在完成此改變之后，這些實施例才會檢測感測接口209上的新改變。因此，若在相位鎖相回路201，203正上升或下降的時間期間，或在VRM 213正上升或下降的時間期間，計算環(huán)境改變，則直到切換核心脈沖(以及VDD，若需要的話)之后，才會檢測感測接口209上的改變。
圖3根據本發(fā)明的另一實施例所實施的另一頻率電壓電源管理系統(tǒng)300的方塊圖。系統(tǒng)300與系統(tǒng)200類似，其中相似組件假設相同的參考標號。對于系統(tǒng)300而言，相位鎖相回路201藉由可編程的相位鎖相回路301(其配置及功能與相位鎖相回路203類似)所取代。脈沖控制邏輯電路207會將另一個比率總線RATIO1傳送到相位鎖相回路301，而以與先前所述的用于相位鎖相回路203的類似方式，將CORE SRC 1的頻率編程。當CORE SRC1信號鎖住由RATIO1總線的值所表示的頻率時，相位鎖相回路301會將鎖住信號LOCK1傳回到脈沖控制邏輯電路207。脈沖控制邏輯電路207包括用以監(jiān)測VDDLOCK及LOCK1信號的供應器，以確保在切換至當作核心脈沖信號的CORE SRC 1之前，會同時鎖住操作電壓及相位鎖相回路301。系統(tǒng)300會因CORE SRC 1信號不是固定的，而取代的是，可編程成除了最大操作頻率之外的任何頻率，而可增加彈性。切換運作與如先前所述的電壓控制邏輯電路211及脈沖控制邏輯電路207一起運作，以確保操作電壓(亦即，VDD)可支持先前提及的核心脈沖信號的現有頻率及新頻率。
除了以上的實施例(如配合圖2)之外，本發(fā)明展望脈沖控制邏輯電路207在切換之前，會等待固定或可編程數目的脈沖周期，以取代使用鎖住信號LOCK1、LOCK2、VDDLOCK的實施例。此外，可包含在再次監(jiān)測關于計算環(huán)境的接下來的改變的感測接口209之前，會切換核心脈沖(以及操作電壓，若需要的話)，接下來會經由感測接口209，而檢測計算環(huán)境改變的一實施例。
圖4包括頻率電壓電源管理系統(tǒng)200或300的微處理器400的簡化方塊圖。微處理器400的一個或多個接腳401會接收來自于外部來源的總線脈沖信號(如計算機系統(tǒng)的主機板上所產生的)，其中總線脈沖信號會傳送到微處理器400內的電源管理系統(tǒng)200/300。電源管理系統(tǒng)200/300內的相位鎖相回路201或301，以及203會使核心脈沖信號與總線脈沖信號保持同相。包括一個或多個接腳的外部接口403會接收外部感測信號，其會經由感測接口209，而傳送到電源管理系統(tǒng)200/300。外部感測信號可例如包括由溫度變換器或類似裝置所產生的信號、剩余功率信號(例如，顯示低電池功率)、或本領域技術人員所已知的任何其它的功率感測信號。感測接口209還會接收內部感測信號，如來自于內部緩存器405或類似裝置。包括微處理器400的計算機系統(tǒng)的操作系統(tǒng)例如會設定一個或多個緩存器405的一個或多個位，以命令微處理器400的新功率電位。電壓接口215也顯示會經由如先前所述的VDDSTEP、VDDLOCK及VDD信號，而耦接至VRM 213，其中VDD內部地用以當作核心邏輯電路206的操作電壓。
電源管理系統(tǒng)200/300會通過如先前所述的修改核心脈沖信號的頻率及VDD的電壓，來響應功率情況的改變。系統(tǒng)200能在可編程頻率與最大頻率之間進行切換，而系統(tǒng)300能在任二個可編程頻率之間進行切換。
圖5繪示根據本發(fā)明的一實施例的電源管理系統(tǒng)300的范例運作的流程圖。電源管理系統(tǒng)200的運作類似先前所討論的，并且簡述如下。在第一方塊501，電源管理系統(tǒng)300會初始化。在下個方塊503，脈沖控制邏輯電路207會設定RATIO1總線的值，并且選擇CORE SRC 1信號當作核心脈沖信號，用以當作完全功率模式的初始默認值。再者，在方塊503，電壓控制邏輯電路211會使VDDSTEP致能，而選擇VDD為最大操作電壓，用以當作完全功率模式的默認值。在下個方塊505，會掃描經由感測接口209所接收到的功率感測信號，以判斷是否顯示新且不同的功率電位。運作會繼續(xù)進行至查詢方塊507，判斷基于方塊505的處理，是否應該改變功率電位。若目前功率電位適當，則運作會繼續(xù)進行查詢方塊508，以決定是否降低VDD，而若如此，會繼續(xù)進行改變或降低VDDSTEP，而進行到VDD降低的方塊510。如下所述，當預期會提高頻率以增加功率時，會先增加VDD，但是若功率情況改變以致于不再需要增加的功率電位時，則方塊510用以將VDD降低成適當電位。從方塊508或510的任一個中，只要目前功率電位適當，則運作回路會返回方塊505，以及方塊505、507及508之間的運作回路。
若如方塊507所判斷的，需要新功率電位，運作會繼續(xù)進行查詢方塊509，以判斷功率是否會從目前電位增加。若功率處于降低電位且需要增加功率，則運作會繼續(xù)進行方塊511，其中會改變或增加VDDSTEP信號，而使新功率電位的VDD電位適當增加。在方塊511，使VDDSTEP信號致能之后，或者是如方塊509所判斷的，未正在增加功率(亦即，正在降低功率)，則運作會繼續(xù)進行查詢方塊513，以判斷目前所選擇的是否為CORE SRC 1信號。若如方塊513所判斷的，目前所選擇的是CORE SRC 1信號，則運作會繼續(xù)進行方塊515，其中頻率邏輯電路207會將RATIO2總線的值設定成適當電位，而使相位鎖相回路203編程為新頻率電位。運作會繼續(xù)進行下個查詢方塊517，其中會判斷LOCK2及VDDLOCK信號二者是否已分別通過相位鎖相回路203及VRM 213所致能。因為相位鎖相回路203會花費許多核心脈沖周期，來鎖住新頻率，所以經常不會立即使LOCK2信號致能。若方塊511未改變VDDSTEP信號，則VDD可假設為穩(wěn)定，并且已致能VDDLOCK信號。若方塊511改變VDDSTEP信號，則此時尚未致能VDDLOCK信號。在增加核心脈沖信號的頻率之前，必需等待直到使VDDLOCK信號致能，而完成功率電位的增加。
若不等待VDDLOCK及LOCK2信號，則運作回路會返回方塊505，而重新掃描及處理功率感測信號。當仍需要改變新功率電位時，運作會在方塊505、507、509、513、515、以及517之間形成回路，直到LOCK2及VDDLOCK信號均為致能。若且當于方塊517，檢測到LOCK2及VDDLOCK信號均已致能時，運作會繼續(xù)進行方塊519，其中脈沖控制邏輯電路207會進行切換，而選擇CORE SRC 2信號當作核心脈沖信號。然后，運作會繼續(xù)進行查詢方塊521，以判斷頻率電位是否降低。若頻率電位降低，則運作會繼續(xù)進行方塊523，其中電壓控制邏輯電路211會改變VDDSTEP信號，而使VDD降低到關于核心脈沖信號的新頻率電位的適當電位。在方塊523改變VDDSTEP信號之后，或者是若于方塊521所決定的，頻率未降低，則運作回路會返回方塊505。
返回參照方塊513，若目前未選擇CORE SRC 1信號，則取而代的的是，運作會繼續(xù)進行方塊525，其中脈沖控制邏輯電路207會將RATIO1總線的值設定成適當電位，而使相位鎖相回路301編程為新頻率電位。運作會繼續(xù)進行下個查詢方塊527，其中會判斷LOCK1及VDDLOCK信號二者是否已分別通過相位鎖相回路301及VRM 213所致能。因為相位鎖相回路301會花費許多核心脈沖周期，來鎖住新頻率，或者是若其增加時VDD信號會改變，所以運作回路會初始地返回方塊505。并不等待VDDLOCK及LOCK1信號，運作回路會返回方塊505，而以與先前所述的類似方式，重新掃描及處理功率感測信號。當仍需要改變新功率電位時，運作會在方塊505、507、509、513、525、以及527之間形成回路，直到LOCK1及VDDLOCK信號均為致能。若且當于方塊527，檢測到LOCK1及VDDLOCK信號均已致能時，運作會繼續(xù)進行方塊529，其中脈沖控制邏輯電路207會進行切換，而選擇CORE SRC 1信號當作核心脈沖信號。然后，運作會繼續(xù)進行查詢方塊521，以判斷頻率電位是否降低(如先前所述)，以在方塊523，判斷是否改變VDD信號。
要注意的是，若顯示新功率電位(在方塊507)，并且當相位鎖相回路203或301正上升或下降到新頻率電位時，仍然會選擇目前所選擇的CORE SRC1或CORE SRC 2信號。只有在跳動的相位鎖相回路鎖住新頻率電位(VDD鎖住)，以及只要新頻率電位仍有效，脈沖控制邏輯電路207才會切換核心脈沖信號。例如，要注意的是，若選擇相位鎖相回路301，并且相位鎖相回路203正跳動而到達不同的功率電位，然后突然需要不同的功率(如當等待LOCK2的致能時，回路中的方塊505所檢測到的)，則方塊507會判斷目前功率電位是否與新功率電位匹配。若如此，運作會在方塊505、507及508之間形成回路。如先前所提及的，若在方塊511，改變VDDSTEP信號，而使VDD增加，然后在致能VDDLOCK的前，若方塊507判斷目前功率電位為再次有效，則方塊510會使VDD降低，而回到關于核心脈沖信號的目前頻率的適當電位。
電源管理系統(tǒng)200的流程圖會因為不需要方塊525，以及運作會直接進行方塊527而簡化。再者，因為相位鎖相回路201保持與最大功率的最大頻率同步，所以在方塊527，只會檢查VDDLOCK信號。再者，在方塊529進行切換之后，因為一旦VDDLOCK被致能，VDD便會切回到最大功率電位，并且不必降低VDD，所以運作會直接從方塊527返回方塊505。對于系統(tǒng)200而言，只會將相位鎖相回路203編程而選擇降低功率模式，而當相位鎖相回路203正跳動到新頻率電位而達成新功率電位時，會暫時選擇相位鎖相回路201。
在所顯示的任何形式中，切換會瞬間地發(fā)生，以致于微處理器400不會在任何時候暫停。以此方式，使用者不會經歷系統(tǒng)暫停，或應用裝置鎖住，而能從低功率模式中受惠。
雖然本發(fā)明已參考其某些較佳形式，而進行相當詳細地說明，但是其它形式及變化是可行且可包含在內。例如，雖然本發(fā)明顯示用于微處理器，但是可包含其它的電路組件。再者，電源管理控制器可實施于外部，來控制多個組件。最后，本領域技術人員應該了解到的是，在不脫離后附的權利要求所定義的本發(fā)明的精神及范圍之下，為了進行與本發(fā)明相同的目的，其可立即使用揭示的概念及特定的實施例，來當作設計或修改其它的結構的基礎。
權利要求
1.一種用于電源管理的頻率電壓裝置，其特征在于包括一第一相位鎖相回路，基于一總線脈沖信號，而產生處于一第一頻率的一第一來源脈沖信號；一第二相位鎖相回路，基于一第一頻率控制信號及該總線脈沖信號，而產生處于一第二頻率的一第二來源脈沖信號；一選擇邏輯電路，基于一選擇信號，而在該第一來源脈沖信號與該第二來源脈沖信號之間進行選擇，而產生一核心脈沖信號；一脈沖控制邏輯電路，用以經由至少一個功率感測信號來檢測功率情況，用以根據該功率情況產生該第一頻率控制信號，以及用以產生該選擇信號；以及一電壓控制邏輯電路，耦接至該脈沖控制邏輯電路，用以調整一操作電壓至與該核心脈沖信號的頻率相稱。
2.如權利要求1所述的頻率電壓裝置，其中在該總線脈沖信號的一個脈沖周期內，該選擇邏輯電路會經由該選擇信號來切換該核心脈沖信號。
3.如權利要求1所述的頻率電壓裝置，其中當該第二來源脈沖信號到達由該第一頻率控制信號所表示的一降低頻率時，該第二相位鎖相回路會產生一第一頻率鎖住信號。
4.如權利要求3所述的頻率電壓裝置，其中該脈沖控制邏輯電路會響應該第一頻率鎖住信號，而控制該選擇信號，將該核心脈沖信號從該第一相位鎖相回路切換到該第二相位鎖相回路。
5.如權利要求4所述的頻率電壓裝置，其中在切換該核心脈沖信號之后，該電壓控制邏輯電路會降低該操作電壓。
6.如權利要求4所述的頻率電壓裝置，其中該電壓控制邏輯電路會響應于增加功率情況，而增加該操作電壓，并且其中在增加該操作電壓之后，該脈沖控制邏輯電路會切換到該第一相位鎖相回路。
7.如權利要求6所述的頻率電壓裝置，其中還包括該電壓控制邏輯電路，致能一電壓步階信號致能以調整電壓；以及一電源供應器，基于該電壓步階信號，來調整該操作電壓，并且會將指示性的一電壓鎖住信號傳送到該脈沖控制邏輯電路。
8.如權利要求1所述的頻率電壓裝置，其中該第一相位鎖相回路基于一第二頻率控制信號，而使該第一頻率來源信號致能，并且會使表示其的一第二鎖住信號致能，并且其中該脈沖控制邏輯電路會產生該第二頻率控制信號，并且會接收該第二鎖住信號。
9.如權利要求1所述的頻率電壓裝置，其中該脈沖控制邏輯電路及該電壓控制邏輯電路會一起運作，以在增加該核心脈沖信號的頻率之前便增加該操作電壓，并且在降低該核心脈沖信號的頻率之后才降低該操作電壓。
10.一種微處理器，其特征在于包括一功率情況感測接口，用以接收表示功率情況的至少一個功率感測信號；一操作電壓接口；一第一相位鎖相回路，基于一總線脈沖信號及一第一頻率比率總線值，而產生處于一頻率的一第一來源信號，以及用以產生一對應第一鎖住信號；一第二相位鎖相回路，基于該總線脈沖信號，而產生處于一頻率的一第二來源信號；一脈沖控制器，耦接至該功率情況感測接口與該第一相位鎖相回路及該第二相位鎖相回路，用以產生在該第一相位鎖相回路與該第二相位鎖相回路之間進行切換的一選擇信號、用以產生控制該第一來源信號的頻率的該第一核心比率總線值、以及用以接收該對應第一鎖住信號；一選擇邏輯電路，基于該選擇信號，而在該第一相位鎖相回路與該第二相位鎖相回路之間進行選擇，而產生一核心脈沖信號；以及一電壓控制器，耦接至該脈沖控制器及該操作電壓接口，用以調整與該核心脈沖信號的頻率相對應的操作電壓。
11.如權利要求10所述的微處理器，其中該第二相位鎖相回路會產生處于一最大功率頻率電位的該第二來源信號；其中該脈沖控制器最初選擇該第二相位鎖相回路、決定足以符合該功率情況的一降低功率電位、產生表示該核心脈沖信號的一降低頻率的該第一核心比率總線值，以達到該降低功率電位、以及響應接收到該第一鎖住信號，而切換該選擇信號，以選擇該第一相位鎖相回路；其中該第一相位鎖相回路會使該第一來源信號回到該降低頻率，并且產生表示其的該第一鎖住信號；以及其中在該脈沖控制器切換該核心脈沖信號之后，該電壓控制器會降低與該核心脈沖信號相稱的操作電壓
12.如權利要求11所述的微處理器，其中該電壓控制器會檢測足以符合該功率情況的一增加功率電位，并且會增加操作電壓；以及其中在操作電壓增加之后，該脈沖控制器會切換該選擇信號，以選擇該第一相位鎖相回路。
13.如權利要求10所述的微處理器，其中還包括該第二相位鎖相回路基于該總線脈沖信號及一第二頻率比率總線值，而產生處于一頻率的該第二來源信號，以及用以產生表示其的一第二鎖住信號；以及該脈沖控制器會產生用來控制該第二來源信號的頻率該第二核心比率總線值，也會接收該對應的第一鎖住信號
14.如權利要求13所述的微處理器，其中該脈沖控制器及該電壓控制器會一起運作，以在降低該核心脈沖信號的頻率之后便降低操作電壓，并且在增加該核心脈沖信號的頻率之前便增加操作電壓。
15.一種微處理器電源管理的頻率電壓控制的方法，其特征在于包括基于一總線脈沖信號及一第一比率總線值，而產生處于一第一頻率的一第一來源脈沖；基于該總線脈沖信號及一第二比率總線值，而產生處于一第二頻率的一第二來源脈沖；感測功率情況；基于感測的功率情況，而切換該第一來源脈沖信號與該第二來源脈沖信號之間的核心操作頻率；以及選擇與該核心操作頻率相稱的操作電壓。
16.如權利要求15所述的方法，其中還包括最初選擇該第一來源脈沖信號；基于降低功率情況，而產生該第二比率總線值，以顯示一降低頻率；響應于該第二比率總線值，而使該第二來源脈沖信號回到該降低頻率；當該第二來源脈沖信號到達該降低頻率時，檢測一第一鎖住指示；當檢測到該第一鎖住指示時，切換到該第二來源脈沖信號；以及在該切換之后，降低與該降低頻率相對應的操作電壓。
17.如權利要求16所述的方法，其中該切換到該第二來源脈沖信號包括在一個總線脈沖周期內進行切換。
18.如權利要求16所述的方法，其中包括感測增加功率情況；增加與該感測功率情況相對應的操作電壓；以及切換到該第一來源脈沖信號。
19.如權利要求18所述的方法，其中，在該切換到該第一來源脈沖信號之前，還包括決定適合用于該增加功率情況的一增加功率電位；基于該增加功率電位，而產生表示一增加頻率的該第一比率總線值；使該第一來源脈沖信號回到該增加頻率；該增加操作電壓包括增加與該增加頻率相對應的操作電壓；以及當該第一來源脈沖信號到達該增加頻率時，檢測一第二鎖住指示。
20.如權利要求18所述的方法，其中該切換到該第一來源脈沖信號包括在一個總線脈沖周期內進行切換。
全文摘要
本發(fā)明提供一種用于電源管理的頻率電壓裝置及頻率電壓控制的方法，該頻率電壓裝置包括第一相位鎖相回路(Phase Look Loop，PLL)與第二相位鎖相回路、選擇邏輯電路、脈沖控制邏輯電路、以及電壓控制邏輯電路。第一相位鎖相回路產生處于第一頻率的第一來源脈沖信號。第二相位鎖相回路產生處于第二頻率的第二來源脈沖信號。選擇邏輯電路產生核心脈沖信號。脈沖控制邏輯電路產生第一頻率控制信號、以及產生選擇信號。電壓控制邏輯電路用以調整與核心脈沖信號的頻率相對應的操作電壓。利用本發(fā)明，不僅可產生顯著的功率效率優(yōu)點，也會動態(tài)地調整功率消耗，而不會產生過度延遲。
文檔編號G06F1/26GK1645293SQ20041009417
公開日2005年7月27日 申請日期2004年12月17日 優(yōu)先權日2003年12月17日
發(fā)明者達瑞恩斯·D.·蓋金斯 申請人:威盛電子股份有限公司