專利名稱：利用數(shù)據(jù)總線存取多通道ide總線的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明為一種利用存儲器數(shù)據(jù)總線存取多通道IDE總線的方法及裝置，其利用邏輯轉(zhuǎn)換電路便可將非IDE標準準位轉(zhuǎn)換至IDE標準準位，讓存儲器數(shù)據(jù)總線存取多個IDE通道的IDE裝置。
背景技術(shù)：
隨著電子工業(yè)的進步及電子科技應用的快速發(fā)展，使得半導體產(chǎn)業(yè)與信息電子產(chǎn)業(yè)領(lǐng)軍的市場不斷地持續(xù)蓬勃成長，造成相當多的應用層面有顯著的變化，愈來愈多的電子產(chǎn)品被頻繁的應用于日常生活中，所帶來的不僅只是科技成就，而是增進了人類的生活品質(zhì)、改變了生活模式，在許多不同的電子產(chǎn)品的應用中，皆須使用到許多不同種類的存儲器，以提供各項操作所需的信息，且可作為資料與信息交換、暫存等空間之用，特別是計算機、通訊以及消費性電子產(chǎn)品等皆有日益頻繁的應用。
再者，目前市場上許多資料儲存裝置采用整合驅(qū)動電子介面(Integrated Drive Electronics，簡稱IDE)，而整合驅(qū)動電子介面是一種8位或16位控制資料儲存裝置的介面，其控制芯片做在外圍設備上，使得適配卡本身較簡單且價格較低，因此許多資料儲存裝置均是采用整合驅(qū)動電子介面，但往往受限于處理器硬件設計不支持，或是擴充性不夠而使整合驅(qū)動電子介面的支持受限。然而，現(xiàn)今電子產(chǎn)品皆趨向輕、薄、短、小發(fā)展，所以，當電路板上設置多個總線介面會占有電路板上太多的空間，使得電路板無法微小化，進而讓電子產(chǎn)品無法趨向輕、薄、短、小發(fā)展，且多個總線介面焊接于時容易造成焊接不良而無法使用，使得電子產(chǎn)品的合格率下降，而讓成本上升。
由此，如何利用電子產(chǎn)品的存儲器數(shù)據(jù)總線，以讀取整合驅(qū)動電子介面的資料儲存裝置，讓消費者使用電子產(chǎn)品時可以采用多種資料儲存裝置，即為從事此行業(yè)的相關(guān)廠商所亟欲研究改善的方向所在。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種利用存儲器數(shù)據(jù)總線存取多通道IDE總線的方法及裝置，該方法利用邏輯轉(zhuǎn)換電路便可將非IDE標準準位轉(zhuǎn)換至IDE標準準位，并將位址線(A0-A2)切換成IDE位址線(A0-A2)，儲存數(shù)據(jù)線(D0-D15)切換成IDE儲存數(shù)據(jù)線(D0-D15)，定址線(A3-An)切換成n個IDE通道定址線(1ch IDE_CS0-nch IDE_CS0)，控制線(OE，WE)切換成IDE控制線(IDE_IOW，IDE_IOR)，且通過n個IDE通道定址線(1ch IDE_CS0-nch IDE_CS0)進行通道定址，即可通過存儲器數(shù)據(jù)總線存取多個IDE通道的IDE裝置。
本發(fā)明的次要目的在于利用邏輯轉(zhuǎn)換電路提供隔離的作用，以避免其通道所連接的復數(shù)裝置發(fā)生相互干擾的現(xiàn)象。
為達成上述目的及功效，本發(fā)明裝置的技術(shù)特征如下一種利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，包括有存儲器數(shù)據(jù)總線與邏輯轉(zhuǎn)換電路，其中該存儲器數(shù)據(jù)總線與預設的應用電路呈電性連接，且存儲器數(shù)據(jù)總線設有位址線、儲存數(shù)據(jù)線、定址線、控制線以及頁面定址；該邏輯轉(zhuǎn)換電路與存儲器數(shù)據(jù)總線呈電性連接，而邏輯轉(zhuǎn)換電路設有IDE位址線、IDE儲存數(shù)據(jù)線、n個IDE通道定址線以及IDE控制線，且邏輯轉(zhuǎn)換電路連接有IDE通道與存儲器通道。
為達成上述目的及功效，本發(fā)明方法的技術(shù)特征如下
當頁面定址將存儲器通道打開時，應用電路可對存儲器通道的存儲器模塊進行存取，而當頁面定址將IDE通道打開時，邏輯轉(zhuǎn)換電路便可將位址線切換成IDE位址線，儲存數(shù)據(jù)線切換成IDE儲存數(shù)據(jù)線，定址線切換成n個IDE通道定址線，控制線切換成IDE控制線，且通過n個IDE通道定址線進行通道定址，使應用電路可存取IDE通道的IDE裝置。
通過上述技術(shù)特征，本發(fā)明的方法及裝置，具有以下優(yōu)點(一)本發(fā)明利用邏輯轉(zhuǎn)換電路將存儲器標準準位轉(zhuǎn)換至IDE標準準位，且通過n個IDE通道定址線(1ch IDE_CS0-nch IDE_CS0)對第n個IDE裝置進行IDE通道定址，即可利用存儲器數(shù)據(jù)總線連接多個IDE裝置并進行存取，提升使用的便利性與適用范圍。
(二)本發(fā)明只需存儲器數(shù)據(jù)總線即可存取不同介面的裝置，而可有效的減少其它介面總線的設置，以符合現(xiàn)今電子產(chǎn)品輕、薄、短、小的趨勢，并可防止現(xiàn)有技術(shù)中，多個總線介面焊接后所造成良率下降、成本升高的問題。
(三)本發(fā)明利用存儲器數(shù)據(jù)總線連接多個IDE裝置或存儲器模塊，可通過邏輯轉(zhuǎn)換電路提供各裝置隔離的作用，以避免各裝置之間發(fā)生相互干擾的現(xiàn)象。
以下將結(jié)合附圖與本發(fā)明的較佳實施例詳加說明其特征與功能，以便于完全了解。


圖1 為本發(fā)明較佳實施例的方塊圖。
圖2 為本發(fā)明較佳實施例的動作流程圖。
圖3 為本發(fā)明另一較佳實施例的方塊圖。
圖中符號說明
1、存儲器數(shù)據(jù)總線11、位址線 14、控制線12、儲存數(shù)據(jù)線 15、頁面定址13、定址線2、邏輯轉(zhuǎn)換電路21、IDE位址線 24、IDE控制線22、IDE儲存數(shù)據(jù)線 25、存儲器通道23、n個IDE通道定址線26、IDE通道3、應用電路4、微處理器41、存儲器數(shù)據(jù)總線 413、定址線411、線位址 414、控制線412、儲存數(shù)據(jù)線 415、頁面定址5、邏輯轉(zhuǎn)換電路51、IDE位址線 54、IDE控制線52、IDE儲存數(shù)據(jù)線 55、存儲器通道53、n個IDE通道定址線56、IDE通道具體實施方式
請參閱圖1所示，為本發(fā)明較佳實施例的方塊圖，由圖中所示可清楚看出，本發(fā)明的利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置包括有存儲器數(shù)據(jù)總線1與邏輯轉(zhuǎn)換電路2，其中該存儲器數(shù)據(jù)總線1與應用電路3呈電性連接，且存儲器數(shù)據(jù)總線1設有位址線11(A0-A2)、儲存數(shù)據(jù)線12(D0-D15)、定址線13(A3-An)、控制線14(OE，WE)以及頁面定址15(Pagel-PageN)。
該邏輯轉(zhuǎn)換電路2與存儲器數(shù)據(jù)總線1呈電性連接，而邏輯轉(zhuǎn)換電路2設有IDE位址線21(A0-A2)、IDE儲存數(shù)據(jù)線22(D0-D15)、n個IDE通道定址線23(1ch IDE_CS0-nch IDE_CS0)以及IDE控制線24(IDE_IOW，IDE_IOR)，且邏輯轉(zhuǎn)換電路2連接有存儲器通道25與IDE通道26。
通過上述裝置將分別闡述本發(fā)明的方法打開存儲器通道25步驟，當應用電路3欲讀取存儲器模塊時，先利用存儲器數(shù)據(jù)總線1的頁面定址15(Pagel-PageN)將存儲器通道25打開，即可讓應用電路3通過位址線11(A0-A2)、儲存數(shù)據(jù)線12(D0-D15)以及定址線13(A3-An)進行存儲器模塊的資料定址與存取，并通過控制線14(OE，WE)對存儲器通道25的存儲器模塊進行啟動(Enable)或停用(Disable)，亦可對存儲器模塊進行讀寫的控制。
上述說明的存儲器模塊可為揮發(fā)性存儲器、閃存、可拭除式可編程只讀存儲器、動態(tài)隨機存取存儲器、同步動態(tài)隨機存取存儲器或靜態(tài)隨機存取存儲器，非因此即局限本發(fā)明的專利范圍，如利用其它修飾及等效結(jié)構(gòu)變化，均應同理包含于本發(fā)明的專利范圍內(nèi)，合予陳明。
打開整合驅(qū)動電子介面(IDE)通道26的步驟，當應用電路3欲存取IDE通道26的IDE裝置時，先利用存儲器數(shù)據(jù)總線1的頁面定址15(Page IDE)將IDE通道26打開，且應用電路3發(fā)送一控制訊號至邏輯轉(zhuǎn)換電路2，而邏輯轉(zhuǎn)換電路2便可將存儲器標準準位轉(zhuǎn)換至IDE標準準位，并將位址線11(A0-A2)切換成IDE位址線21(A0-A2)，儲存數(shù)據(jù)線12(D0-D15)切換成IDE儲存數(shù)據(jù)線22(D0-D15)，定址線13(A3-An)切換成n個IDE通道定址線23(1ch IDE_CS0-nch IDE_CS0)，控制線14(OE，WE)切換成IDE控制線24(IDE_IOW，IDE_IOR)，且通過n個IDE通道定址線23(1ch IDE_CS0-nchIDE_CS0)對欲存取的IDE裝置進行IDE通道26定址，讓應用電路3通過IDE通道26存取IDE裝置，由此，即可達到利用存儲器數(shù)據(jù)總線1連接多個IDE裝置并進行存取的目的。
請參閱圖2所示，為本發(fā)明方法的較佳實施例的動作流程圖，由圖中所示可清楚看出，本發(fā)明于使用時，按下列步驟進行步驟400，開始；步驟401，應用電路3是否發(fā)送一控制訊號至邏輯轉(zhuǎn)換電路2，若是，則進行步驟402；若否，則進行步驟406；步驟402，頁面定址15(Page IDE)將IDE通道26打開；步驟403，邏輯轉(zhuǎn)換電路2將存儲器標準準位轉(zhuǎn)換至IDE標準準位；步驟404，邏輯轉(zhuǎn)換電路2通過n個IDE通道定址線23(1ch IDE_CS0-nch IDE_CS0)對第n個IDE裝置進行IDE通道26定址；步驟405，應用電路3通過IDE通道26存取IDE裝置，并進行步驟408；步驟406，頁面定址15(Pagel-PageN)將存儲器通道2打開；步驟407，應用電路3對存儲器通道25的存儲器模塊進行存?。徊襟E408，結(jié)束。
上述說明的邏輯轉(zhuǎn)換電路2可為晶體管數(shù)字邏輯(Transistor-Transistor Logic，TTL)或互補金屬氧化半導體(Complementary Metal-Oxide Semiconductor，CMOS)，為僅用將非IDE標準準位轉(zhuǎn)換至IDE標準準位，亦可利用其它等效元件或電路替代，故如利用其它修飾及等效結(jié)構(gòu)變化，均應同理包含于本發(fā)明的專利范圍內(nèi)，合予陳明。
請參閱圖3所示，為本發(fā)明另一較佳實施例的方塊圖，由圖中所示可清楚看出，本發(fā)明的利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置包括有微處理器4與邏輯轉(zhuǎn)換電路5，其中該微處理器4設有存儲器數(shù)據(jù)總線41，且存儲器數(shù)據(jù)總線41設有位址線411(A0-A2)、儲存數(shù)據(jù)線412(D0-D15)、定址線413(A3-An)、控制線414(OE，WE)以及頁面定址415(Pagel-PageN)。
該邏輯轉(zhuǎn)換電路5與存儲器數(shù)據(jù)總線41呈電性連接，而邏輯轉(zhuǎn)換電路5設有IDE位址線51(A0-A2)、IDE儲存數(shù)據(jù)線52(D0-D15)、n個IDE通道定址線53(1ch IDE_CS0-nch IDE_CS0)以及IDE控制線54(IDE_IOW，IDE_IOR)，且邏輯轉(zhuǎn)換電路4連接有存儲器通道55與IDE通道56。
通過上述裝置將分別闡述本發(fā)明的方法打開存儲器通道55的步驟，當微處理器4欲讀取存儲器模塊時，先利用存儲器數(shù)據(jù)總線41的頁面定址415(Pagel-PageN)將存儲器通道55打開，即可讓微處理器4通過位址線411(A0-A2)、儲存數(shù)據(jù)線412(D0-D15)以及定址線413(A3-An)進行存儲器模塊的資料定址與存取，并通過控制線414(OE，WE)對存儲器通道55的存儲器模塊進行啟動(Enable)或停用(Disable)，亦可對存儲器模塊進行讀寫的控制。
上述說明的存儲器模塊可為揮發(fā)性存儲器、閃存、可拭除式可編程只讀存儲器、動態(tài)隨機存取存儲器、同步動態(tài)隨機存取存儲器或靜態(tài)隨機存取存儲器，非因此即局限本發(fā)明的專利范圍，如利用其它修飾及等效結(jié)構(gòu)變化，均應同理包含于本發(fā)明的專利范圍內(nèi)，合予陳明。
打開整合驅(qū)動電子介面(IDE)通道56的步驟，而當微處理器4欲存取IDE通道56的IDE裝置時，先利用存儲器數(shù)據(jù)總線41的頁面定址415(Page IDE)將IDE通道56打開，且微處理器4發(fā)送一控制訊號至邏輯轉(zhuǎn)換電路5，而邏輯轉(zhuǎn)換電路5便可將存儲器標準準位轉(zhuǎn)換至IDE標準準位，并將位址線411(A0-A2)切換成IDE位址線51(A0-A2)，儲存數(shù)據(jù)線412(D0-D15)切換成IDE儲存數(shù)據(jù)線52(D0-D15)，定址線413(A3-An)切換成n個IDE通道定址線53(1ch IDE_CS0-nch IDE_CS0)，控制線414(OE，WE)切換成IDE控制線54(IDE_IOW，IDE_IOR)，且通過n個IDE通道定址線53(1ch IDE_CS0-nch IDE_CS0)對欲存取的IDE裝置進行IDE通道56定址，讓微處理器4通過IDE通道56存取IDE裝置，由此，即可達到利用存儲器數(shù)據(jù)總線41連接多個IDE裝置并進行存取的目的。
上述說明的邏輯轉(zhuǎn)換電路5可為晶體管數(shù)字邏輯(Transistor-Transistor Logic，TTL)或互補金屬氧化半導體(Complementary Metal-Oxide Semiconductor，CMOS)，為僅用將非IDE標準準位轉(zhuǎn)換至IDE標準準位，亦可利用其它等效元件或電路替代，故如利用其它修飾及等效結(jié)構(gòu)變化，均應同理包含于本發(fā)明的專利范圍內(nèi)，合予陳明。
以上所述，僅為本發(fā)明的較佳實施例而已，并非局限本發(fā)明只可存取存儲器或是IDE裝置，其原理僅是利用存儲器的頁面定址將兩種介面分配到不同的存儲器區(qū)塊上，即可同時將兩者應用在同一微處理器或應用電路上，故舉凡運用本發(fā)明說明書及附圖內(nèi)容所為的簡易修飾及等效結(jié)構(gòu)變化，均應同理包含于本發(fā)明的專利范圍內(nèi)，合予陳明。
綜上所述，本發(fā)明利用存儲器數(shù)據(jù)總線存取多通道IDE總線的方法于使用時，確實能達到其功效及目的，故本發(fā)明誠為一實用性優(yōu)異的發(fā)明，符合發(fā)明專利的申請要件，依法提出申請。
權(quán)利要求
1.一種利用存儲器數(shù)據(jù)總線存取多通道IDE總線的方法，包括有存儲器數(shù)據(jù)總線與邏輯轉(zhuǎn)換電路，其特征是當頁面定址將存儲器通道打開時，應用電路可對存儲器通道的存儲器模塊進行存取，而當頁面定址將IDE通道打開時，邏輯轉(zhuǎn)換電路便可將位址線切換成IDE位址線，儲存數(shù)據(jù)線切換成IDE儲存數(shù)據(jù)線，定址線切換成n個IDE通道定址線，控制線切換成IDE控制線，且通過n個IDE通道定址線進行通道定址，使應用電路可存取IDE通道的IDE裝置。
2.一種利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，包括有存儲器數(shù)據(jù)總線與邏輯轉(zhuǎn)換電路，其特征是該存儲器數(shù)據(jù)總線與預設的應用電路呈電性連接，且存儲器數(shù)據(jù)總線設有位址線、儲存數(shù)據(jù)線、定址線、控制線以及頁面定址；該邏輯轉(zhuǎn)換電路與存儲器數(shù)據(jù)總線呈電性連接，而邏輯轉(zhuǎn)換電路設有IDE位址線、IDE儲存數(shù)據(jù)線、n個IDE通道定址線以及IDE控制線，且邏輯轉(zhuǎn)換電路連接有IDE通道與存儲器通道。
3.如權(quán)利要求2所述的利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，其中該邏輯轉(zhuǎn)換電路可為晶體管數(shù)字邏輯。
4.如權(quán)利要求2所述的利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，其中該邏輯轉(zhuǎn)換電路可為互補金屬氧化半導體。
5.如權(quán)利要求2所述的利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，其中該存儲器模塊可為揮發(fā)性存儲器、閃存、可拭除式可編程只讀存儲器、動態(tài)隨機存取存儲器、同步動態(tài)隨機存取存儲器或靜態(tài)隨機存取存儲器。
6.一種利用存儲器數(shù)據(jù)總線存取多通道IDE總線的方法，包括有微處理器與邏輯轉(zhuǎn)換電路，其中當頁面定址將存儲器通道打開時，微處理器可對存儲器通道的存儲器模塊進行存取，而當頁面定址將IDE通道打開時，邏輯轉(zhuǎn)換電路便可將位址線切換成IDE位址線，儲存數(shù)據(jù)線切換成IDE儲存數(shù)據(jù)線，定址線切換成n個IDE通道定址線，控制線切換成IDE控制線，且通過n個IDE通道定址線進行通道定址，使微處理器可存取IDE通道的IDE裝置。
7.一種利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，包括有微處理器與邏輯轉(zhuǎn)換電路，其特征是該微處理器設有存儲器數(shù)據(jù)總線，且存儲器數(shù)據(jù)總線設有位址線、儲存數(shù)據(jù)線、定址線、控制線以及頁面定址；該邏輯轉(zhuǎn)換電路與存儲器數(shù)據(jù)總線呈電性連接，而邏輯轉(zhuǎn)換電路設有IDE位址線、IDE儲存數(shù)據(jù)線、n個IDE通道定址線以及IDE控制線，且邏輯轉(zhuǎn)換電路連接有IDE通道與存儲器通道。
8.如權(quán)利要求7所述的利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，其中該邏輯轉(zhuǎn)換電路可為晶體管數(shù)字邏輯。
9.如權(quán)利要求7所述的利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，其中該邏輯轉(zhuǎn)換電路可為互補金屬氧化半導體。
10.如權(quán)利要求7所述的利用存儲器數(shù)據(jù)總線存取多通道IDE總線的裝置，其中該存儲器模塊可為揮發(fā)性記憶體、閃存、可拭除式可編程只讀存儲器、動態(tài)隨機存取存儲器、同步動態(tài)隨機存取存儲器或靜態(tài)隨機存取存儲器。
全文摘要
本發(fā)明為一種利用存儲器數(shù)據(jù)總線存取多通道IDE總線的方法及裝置，包括有存儲器數(shù)據(jù)總線與邏輯轉(zhuǎn)換電路，該存儲器數(shù)據(jù)總線設有位址線、儲存數(shù)據(jù)線、定址線、控制線以及頁面定址，而邏輯轉(zhuǎn)換電路與存儲器數(shù)據(jù)總線呈電性連接，且其設有IDE位址線、IDE儲存數(shù)據(jù)線、n個IDE通道定址線以及IDE控制線，并連接有IDE通道與存儲器通道，當頁面定址將IDE通道打開時，邏輯轉(zhuǎn)換電路便可將非IDE標準準位轉(zhuǎn)換至IDE標準準位，且通過n個IDE通道定址線進行通道定址，即可利用存儲器數(shù)據(jù)總線存取多個IDE通道的IDE裝置。
文檔編號G06F13/40GK1967516SQ20051012511
公開日2007年5月23日 申請日期2005年11月18日 優(yōu)先權(quán)日2005年11月18日
發(fā)明者沈峰民, 陳榮偉 申請人:群聯(lián)電子股份有限公司