專利名稱：多通道驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及適用于驅(qū)動諸如各種類型的平板顯示器的水平像素行或打印頭的打印點線那樣的排成陣列的負載的多通道驅(qū)動電路，更具體地，涉及即使在通道之間由于制造工藝等原因而存在電路特性的差別時使每個通道的負載仍可以在一致的條件下被驅(qū)動的多通道驅(qū)動電路。
背景技術(shù)：
至今為止已知有用于驅(qū)動諸如各種類型的平板顯示器(例如，液晶顯示器、有機EL顯示器)的水平像素行或打印頭的打印點線那樣的排成陣列的負載(此后稱為負載陣列)的多通道驅(qū)動電路(例如，參閱專利文件1)。
用來顯示傳統(tǒng)的多通道驅(qū)動電路的例子的配置圖(正驅(qū)動型)顯示于圖27。參照圖27，標(biāo)號1表示連至正端(意思是較高電位端)電源VDD的正端(意思是較高電位端)電源線；標(biāo)號2表示連至負端(意思是較低電位端)電源VSS的負端(意思是較低電位端)電源線；標(biāo)號3表示連至正端偏壓電源VBH的正端偏壓線；10k到10k+3表示各個通道k到k+3的單元電路；11k到11k+3表示每個通道的電流源晶體管；13k到13k+3表示用于接通/切斷負載的電功率供應(yīng)的每個通道的開關(guān)晶體管；14k到14k+3表示每個通道的開關(guān)控制信號；11表示包括一系列電流源晶體管11k到11k+3的電流源陣列；13表示包括一系列開關(guān)晶體管13k到13k+3的開關(guān)陣列；30表示偏壓電源電路；40表示包括一系列負載40k到40k+3的負載陣列；OUTk到OUTk+3表示每個通道的輸出端；以及100表示多通道驅(qū)動電路。
在圖示的例子中，使用p溝道型MOSFET作為每個通道的電流源晶體管11k到11k+3，每個晶體管將它們的源極端和柵極端分別連接到正端電源線1和正端偏壓線3。另外，使用p溝道型MOSFET作為每個通道的開關(guān)晶體管13k到13k+3，每個晶體管將它們的漏極端和源極端分別連接到輸出端OUTk到OUTk+3和電流源晶體管11k到11k+3的漏極端，而它們的柵極端則輸入開關(guān)控制信號14k到14k+3。
如上所述，這個多通道驅(qū)動電路100包括電流源陣列11，包括分別對應(yīng)于多個通道的多個電流源晶體管11k到11k+3；以及開關(guān)陣列13，包括分別對應(yīng)于多個通道k到k+3的多個開關(guān)晶體管13k到13k+3；并且由構(gòu)成電流源陣列11的每個通道的各自電流源晶體管11k到11k+3經(jīng)由構(gòu)成開關(guān)陣列13的每個通道的各自開關(guān)晶體管13k到13k+3向構(gòu)成負載陣列40的每個通道的各自負載40k到40k+3輸送電功率。
可以通過適當(dāng)?shù)卦O(shè)置開關(guān)控制信號14k到14k+3的開關(guān)周期、占空比等，同時將所需的電流供應(yīng)給每個通道的負載40k到40k+3，從而根據(jù)電流源晶體管11k到11k+3的精度，精確地驅(qū)動每個通道的負載40k到40k+3。這里，當(dāng)開關(guān)控制信號14k到14k+3的邏輯狀態(tài)是“L”時，開關(guān)晶體管13k到13k+3改變到導(dǎo)通狀態(tài)(接通狀態(tài))；當(dāng)邏輯狀態(tài)是“H”時，開關(guān)晶體管13k到13k+3改變到非導(dǎo)通狀態(tài)(切斷狀態(tài))。
在圖27上，為了說明方便起見，對于多個通道，僅僅顯示對應(yīng)于四個通道的鄰接部件；但通道的數(shù)目可以根據(jù)構(gòu)成負載陣列40的負載的數(shù)目隨意地改變。例如，當(dāng)假設(shè)平板顯示器的水平像素行作為負載陣列時，通道的數(shù)目被設(shè)置為每個LSI芯片約240到768。
在上述的多通道驅(qū)動電路中，為了精確地控制構(gòu)成負載陣列40的每個通道的負載40k到40k+3，例如用于Γ校正等等，為了控制開關(guān)控制信號負載14k到14k+3的接通/切斷，需要高速時鐘。因此，當(dāng)開關(guān)控制信號負載14k到14k+3的占空比、周期等等改變而每個通道的電流源11k到11k+3的設(shè)定電流值暫時保持固定時，對每個通道的負載40k到40k+3的精確控制是有限制的。
因此，還已知一些多通道驅(qū)動電路，它們使用設(shè)定電流值隨時間而變的電流源作為構(gòu)成電流源陣列11的每個通道的電流源11k到11k+3(例如，參閱專利文件2)。
在這種多通道驅(qū)動電路中，每個通道的電流源11k到11k+3中的每一個由以下單元構(gòu)成多個具有諸如一倍、兩倍、四倍或八倍的不同加權(quán)值的單位電流源；以及分別放置在單位電流源的輸出路徑上的單位開關(guān)。經(jīng)由這些單位開關(guān)選擇的單位電流源的輸出電流相加，生成想要的設(shè)定電流值。這樣，就實現(xiàn)了調(diào)制型電流源，其中當(dāng)每個單位開關(guān)隨時間流逝根據(jù)編程的過程接通/切斷時，設(shè)定電流值隨時間改變，同時呈現(xiàn)某種分布。
因此，通過使用這樣的調(diào)制型電流源的多通道驅(qū)動電路，可以精確地控制每個通道的負載40k到40k+3，而不用明顯加速用于控制開關(guān)控制信號14k到14k+3的時序的時鐘。
專利文獻1日本專利待審查公開No.2004-29528專利文獻2日本專利待審查公開No.2000-39868發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題然而，在使用上述的傳統(tǒng)電流源或調(diào)制型電流源的傳統(tǒng)多通道驅(qū)動電路中，由于為每個通道提供專用電流源給出能夠在一致條件下驅(qū)動所有通道的負載的優(yōu)點，然而當(dāng)每個電流源的設(shè)定電流值本身由于半導(dǎo)體制造工藝等原因在通道之間不一致時，仍舊很難在一致的條件下驅(qū)動所有通道的負載，由此造成問題。
以上問題將參照圖27和28更具體地描述。傳統(tǒng)的多通道驅(qū)動電路的輸出特性(對于所有的通道，接通周期是相同的)被顯示于圖28。
這里，在圖27上，假設(shè)構(gòu)成負載陣列40的每個通道的負載40k到40k+3是容性負載，并且它們的數(shù)值(電容值)是相同的。另外，在這種情形下，假設(shè)構(gòu)成電流源陣列11的每個通道的電流源晶體管11k到11k+3是傳統(tǒng)的電流源，其中它的設(shè)置值不隨時間變化，并且存在由于半導(dǎo)體制造工藝造成的設(shè)定電流值I11k到I11k+3的差別。
在這樣的情形下，當(dāng)具有如圖28(a)所示的波形的開關(guān)控制信號被提供給構(gòu)成開關(guān)陣列13的每個通道的開關(guān)晶體管13k到13k+3的柵極時，在開關(guān)控制信號14k到14k+3的邏輯狀態(tài)從“H”變?yōu)椤癓”的時間t1的同時，開始對構(gòu)成負載陣列40的每個通道的負載(容性負載)40k到40k+3充電，并繼續(xù)進行直至開關(guān)控制信號14k到14k+3的邏輯狀態(tài)從“L”變?yōu)椤癏”的時間t2到達為止。
在開始充電的同時，每個通道的輸出端OUTk到OUTk+3的電位上升，畫出每個通道都具有獨特斜率的線，然后在與時間t2到達的同時達到在每個通道之間不同的值。在本例中，關(guān)于每個通道的電位V的幅度，有關(guān)系式V(OUTk+1)＞V(OUTk+3)＞V(OUTk)＞V(OUTk+2)。
在這種情形下，如果每個通道的負載40k到40k+3例如是電壓驅(qū)動的容性像素，則每個通道的像素根據(jù)充電電壓的不同以不同的色調(diào)進行顯示操作，所以，在顯示板上呈現(xiàn)顯示不規(guī)則性。也就是，即使像素的電容值在通道之間是一致的，在顯示板的屏幕上仍舊呈現(xiàn)由于多通道驅(qū)動電路側(cè)造成的顯示不規(guī)則性。
容易理解，即使每個通道的負載40k到40k+3是電阻特性的負載或二極管特性的負載，在根據(jù)負載內(nèi)容的驅(qū)動模式或操作模式下出現(xiàn)通道之間的差別。
作為消除通道之間的這種差別的典型措施，使用增加電流源晶體管11k到11k+3的尺寸以抑制差別的方法，一種加入電流檢測電路來校正輸出電流的方法(例如，參閱日本專利待審查公開號No.2003-218689)或其它方法。然而，如果使用這樣的方法，當(dāng)被集成到LSI中時芯片尺寸將增加，由此帶來其它問題。另外，使用這樣的方法，差別程度可以減小，但差別本身不能完全消除。
為了解決以上問題，本發(fā)明的目的是設(shè)計和提供一種多通道驅(qū)動電路，利用該電路，即使在包括電流源的每個通道的電路特性方面由于半導(dǎo)體制造工藝等原因造成通道之間的差異，構(gòu)成負載陣列的每個通道的負載仍舊可以在所有通道之間的一致條件下被驅(qū)動。
通過參考說明書的以下描述，本領(lǐng)域的技術(shù)人員將容易明白本發(fā)明的其它目的。操作和效果。
用于解決技術(shù)問題的手段為了達到以上目的，根據(jù)本發(fā)明的多通道驅(qū)動電路具有以下配置。
即，本發(fā)明的多通道驅(qū)動電路包括電流源陣列，包括分別對應(yīng)于多個通道的多個電流源；和輸入開關(guān)陣列，包括分別對應(yīng)于多個通道的多個輸入開關(guān)，其中由構(gòu)成電流源陣列的每個通道的各自電流源經(jīng)由構(gòu)成輸入開關(guān)陣列的每個通道的各自輸入開關(guān)向構(gòu)成負載陣列的每個通道的各自負載輸送電功率。
多通道負載驅(qū)動電路配備有通道間公共連接線，用于在用于連接構(gòu)成電流源陣列的每個通道的各自電流源與構(gòu)成輸入開關(guān)陣列的每個通道的各自輸入開關(guān)的每個通道的各自電流路徑之間實現(xiàn)導(dǎo)通；以及電流阻擋裝置，用于阻擋多個通道中輸入開關(guān)處于切斷狀態(tài)的通道的電流源的輸出電流流入到通道間公共連接線。
根據(jù)這樣的電路配置，如果通道間公共連接線的電阻值被初步設(shè)置為足夠低，則所有通道的上述電流路徑的電位收斂到基本相同的數(shù)值。結(jié)果，結(jié)合電流阻擋裝置的操作，經(jīng)由每個通道的輸入開關(guān)流入到每個通道的負載中的電流值被均一為通過平均化流入輸入開關(guān)在該時刻處于接通狀態(tài)的所有通道的電流源中的電流值而得到的數(shù)值。因此，即使由于半導(dǎo)體制造工藝等原因造成流入構(gòu)成電流源陣列的電流源的電流值在通道之間存在差別，所有通道的負載仍可以在一致的條件下由每個通道的開關(guān)控制信號驅(qū)動。
此外，根據(jù)這樣的電路配置，電流阻擋裝置可以用相對較小數(shù)目的元件被實施。因此，當(dāng)電路被集成到LSI時，在芯片上占用的面積不是太大，因此允許以低成本制造。
此外，根據(jù)這樣的電路配置，經(jīng)由其中每個通道出現(xiàn)接通狀態(tài)和通道間公共連接線的這些通道的開關(guān)實現(xiàn)在連至負載的每個通道的輸出端之間的導(dǎo)通，因而在每個電流源與通道間公共連接線之間的交叉點處自動完成電流合并或電流分流，以使得這些交叉點的電位變?yōu)橄嗤摹＝Y(jié)果，即使在通道之間出現(xiàn)構(gòu)成負載陣列的各個負載的電容值的差別時，每個通道的充電電流值也被自動調(diào)節(jié)，所以每個通道的輸出端的電位均一化。
根據(jù)本發(fā)明的多通道驅(qū)動電路具有許多實施例。作為一個實施例，可以使用以下的配置。
即，電流源陣列包括正端電流源陣列，包括分別對應(yīng)于多個通道的多個正端電流源；以及負端電流源陣列，包括分別對應(yīng)于多個通道的多個負端電流源。輸入開關(guān)陣列包括正端輸入開關(guān)陣列，包括分別對應(yīng)于多個通道的多個正端輸入開關(guān)；以及負端輸入開關(guān)陣列，包括分別對應(yīng)于多個通道的多個負端輸入開關(guān)。
由構(gòu)成正端電流源陣列的每個通道的各自正端電流源經(jīng)由構(gòu)成正端輸入開關(guān)陣列的每個通道的各自正端輸入開關(guān)實現(xiàn)對構(gòu)成負載陣列的每個通道的各自負載的電功率正端供應(yīng)。另外，由構(gòu)成負端電流源陣列的每個通道的各自負端電流源經(jīng)由構(gòu)成負端輸入開關(guān)陣列的每個通道的各自負端輸入開關(guān)實現(xiàn)對構(gòu)成負載陣列的每個通道的各自負載的電功率負端供應(yīng)。
通道間公共連接線包括正端通道間公共連接線，用于在用于連接構(gòu)成正端電流源陣列的每個通道的各自正端電流源與構(gòu)成正端輸入開關(guān)陣列的每個通道的各自正端輸入開關(guān)的每個通道的各自電流路徑之間實現(xiàn)導(dǎo)通；以及負端通道間公共連接線，用于在用于連接構(gòu)成負端電流源陣列的每個通道的各自負端電流源與構(gòu)成負端輸入開關(guān)陣列的每個通道的各自負端輸入開關(guān)的每個通道的各自電流路徑之間實現(xiàn)導(dǎo)通。
電流阻擋裝置包括正端電流阻擋裝置，用于阻止多個通道中正端輸入開關(guān)處于切斷狀態(tài)的通道的正端電流源的輸出電流流入通道間公共連接線；以及負端電流阻擋裝置，用于阻止多個通道中負端輸入開關(guān)處于切斷狀態(tài)的通道的負端電流源的輸出電流流入通道間公共連接線。
根據(jù)這樣的電路配置，當(dāng)正端輸入開關(guān)陣列和負端輸入開關(guān)陣列交替地接通/切斷時，交替地具有不同極性的電流可被輸送到每個通道的負載。因此，提供了適用于由交替地具有不同極性的電流驅(qū)動的負載陣列的裝置，所述負載陣列例如是液晶顯示板的水平像素行。
此外，在正端和負端中提供通道間公共連接線，以使輸送給負載的正端和負端電流在通道之間被均一化。因此，即使由于半導(dǎo)體制造工藝等原因造成在通道之間在構(gòu)成正端或負端的電流源陣列的電流源中流動的電流值不同時，所有通道的負載也可以在一致的條件下由每個通道的開關(guān)控制信號驅(qū)動。而且，根據(jù)這樣的電路配置，可以用相對較少數(shù)目的元件實施正端和負端的電流阻擋裝置。因此，當(dāng)電路被集成到LSI時，在芯片上占用的面積不是太大，因此允許以低成本制造。
作為本發(fā)明的多通道驅(qū)動電路的另一個實施例，還可以使用以下的配置。
即，構(gòu)成負載陣列的每個通道的負載由分別對應(yīng)于彩色R、G和B的三個像素組成。構(gòu)成電流源陣列的每個通道的電流源由用于對R像素施加Γ校正的電流源、用于對G像素施加Γ校正的電流源、和用于對B像素施加Γ校正的電流源組成。
用于施加Γ校正的這些電流源通常由以下單元構(gòu)成多個具有諸如一倍、兩倍、四倍或八倍的不同加權(quán)值的單位電流源；以及分別設(shè)在單位電流源的輸出路徑上的單位開關(guān)。經(jīng)由這些單位開關(guān)選擇的單位電流源的輸出電流相加，生成想要的設(shè)定電流值。這樣，就實現(xiàn)了調(diào)制型電流源，其中當(dāng)每個單位開關(guān)隨時間流逝根據(jù)編程的過程接通/切斷時，設(shè)定電流值隨時間改變，同時呈現(xiàn)某種分布。
通道間公共連接線包括第一通道間公共連接線，用于在對R像素施加Γ校正的電流源之間實現(xiàn)連接；第二通道間公共連接線，用于在對G像素施加Γ校正的電流源之間實現(xiàn)連接；第三通道間公共連接線，用于在對B像素施加Γ校正的電流源之間實現(xiàn)連接。
根據(jù)這樣的電路配置，構(gòu)成負載陣列的每個通道的負載由分別對應(yīng)于彩色R、G和B的三個像素組成，同時，為每個RGB像素提供用于施加Γ校正的電流源，以便可以在通道之間一致的條件下逐個RGB像素地施加像素Γ校正。
作為本發(fā)明的多通道驅(qū)動電路的另一個實施例，還可以使用以下的配置。
即，構(gòu)成電流源陣列的每個通道的電流源由具有不同加權(quán)值的多個單位電流源和設(shè)在單位電流源的各自輸出路徑上的單位開關(guān)構(gòu)成；經(jīng)由這些單位開關(guān)選擇的單位電流源的輸出電流相加，生成想要的設(shè)定電流值，同時每個單位開關(guān)根據(jù)編程的過程隨時間接通/切斷，由此實現(xiàn)調(diào)制型電流源，其中設(shè)定電流值隨時間改變，同時呈現(xiàn)某種分布。此外，通道間公共連接線由被設(shè)置為各自的加權(quán)值并在具有相同加權(quán)值的單位電流源之間實現(xiàn)連接的多個通道間公共連接線組成。
根據(jù)這樣的電路配置，當(dāng)調(diào)制型電流源被用作旨在減小時鐘速率的每個通道的電流源時，被設(shè)置為各自加權(quán)值的、在通道之間的單位電流源的差別可被吸收，由此改進控制精度。
應(yīng)當(dāng)指出，在本發(fā)明和每個上述的實施例中，多種電路配置可被用作電流阻擋裝置。
舉例來說，可以實現(xiàn)一種配置，其中當(dāng)輸入開關(guān)處于切斷狀態(tài)時，電流阻擋裝置阻止電流流入用于連接電流源與通道間公共連接線的電流路徑。當(dāng)使用這樣的配置時，例如，把另一個開關(guān)晶體管放置在用于連接電流源晶體管與通道間公共連接線的電流路徑中，并使該開關(guān)晶體管與用作輸入開關(guān)的開關(guān)晶體管協(xié)同工作，由此可以實施想要的配置。
本發(fā)明的電流阻擋裝置的功能也可以被解譯為允許多個通道中輸入開關(guān)處于接通狀態(tài)的通道的電流源的輸出電流流入通道間公共連接線，同時阻擋多個通道中輸入開關(guān)處于切斷狀態(tài)的通道的電流源的輸出電流流入通道間公共連接線。
由此，可以看到，例如，當(dāng)用于連接電流源晶體管與輸入晶體管的電流路徑與通道間公共連接線互相隔離/分開，同時另一個開關(guān)晶體管(輔助晶體管)設(shè)在它們之間，使得這個輔助晶體管與輸入晶體管協(xié)同工作時，也可以實施上述電流阻擋裝置的所需配置。
即，根據(jù)這樣的電路配置，當(dāng)輸入晶體管處于接通狀態(tài)時，輔助晶體管也改變到接通狀態(tài)，因此在用于連接電流源晶體管和開關(guān)晶體管的電流路徑與通道間公共連接線之間實現(xiàn)導(dǎo)通，這樣，該通道的電流源的輸出電流流入通道間公共連接線。相反，當(dāng)輸入晶體管處于切斷狀態(tài)時，輔助晶體管也改變到切斷狀態(tài)，因此造成在用于連接電流源晶體管和開關(guān)晶體管的電流路徑與通道間公共連接線之間的不導(dǎo)通，這樣，該通道的電流源的輸出電流不能流入通道間公共連接線。
舉另一個例子，可以使用一種配置，其中當(dāng)輸入晶體管處于切斷狀態(tài)時，電流阻擋裝置禁用電流源。當(dāng)使用這樣的配置時，例如，使得單獨的開關(guān)晶體管分別位于用作電流源的晶體管的偏壓端與偏壓電源之間以及在其偏壓端與零偏壓電源之間，并使得這兩個輔助晶體管與用作輸入開關(guān)的開關(guān)晶體管的接通/切斷操作互鎖，以倒相的方式工作，由此可以實施所需的配置。
再舉一個例子，可以使用一種配置，其中當(dāng)輸入晶體管處于切斷狀態(tài)時，電流阻擋裝置使得流過電流源的電流繞過輸入開關(guān)而被放電。當(dāng)使用這樣的配置時，例如，放電的開關(guān)晶體管和放電的電流源晶體管在用于旁路用作輸入開關(guān)的開關(guān)晶體管的電流路徑中串聯(lián)連接，同時，使得輸入晶體管和放電的開關(guān)晶體管以倒相的方式工作，由此可以實施所需的配置。
根據(jù)本發(fā)明的多通道驅(qū)動電路可以被實施為半導(dǎo)體集成器件(LSI芯片)，包括電流源陣列，包括分別對應(yīng)于多個通道的多個電流源；外部端子陣列，包括分別對應(yīng)于多個通道的、用于連接負載的多個外部端子；輸入開關(guān)陣列，包括分別對應(yīng)于多個通道的、處在電流源陣列與外部端子陣列之間的多個輸入開關(guān)；通道間公共連接線，用于在連接構(gòu)成電流源陣列的每個通道的各自電流源與構(gòu)成輸入開關(guān)陣列的每個通道的各自輸入開關(guān)的每個通道的各自電流路徑之間實現(xiàn)導(dǎo)通；以及電流阻擋裝置，用于阻止多個通道中輸入開關(guān)處于切斷狀態(tài)的通道的電流源的輸出電流流入通道間公共連接線。在這種情形下，通道間公共連接線具有足夠大的寬度，諸如鋁一類的低電阻金屬物質(zhì)被用作它的材料。
根據(jù)這樣的電路配置，可以實施半導(dǎo)體集成器件，用作在通道之間具有滿意的一致性的多通道驅(qū)動電路，同時芯片面積較小，并且對半導(dǎo)體制造工藝的管理負擔(dān)相對較輕，因此可以以低成本制造。
在這種情形下，當(dāng)構(gòu)成多通道負載驅(qū)動電路的半導(dǎo)體芯片被置于預(yù)定的封裝中時，該封裝可以配備有用于把通道間公共連接線引到外面的外部端子。
當(dāng)例如把多通道驅(qū)動電路用作大平面顯示板等等的源驅(qū)動器時，用作多通道驅(qū)動電路的多個半導(dǎo)體集成器件(LSI芯片)每一個都相對于平板的整個水平掃描寬度安排。在這種情形下，如果用于把通道間公共連接線引到外面的外部端子被安排在容納半導(dǎo)體集成器件(LSI芯片)的封裝中，僅僅通過使用適當(dāng)?shù)膶?dǎo)電體連接相鄰的LSI封裝的外部端子，可以在容納在一系列LSI封裝中的半導(dǎo)體芯片上的通道間公共連接線之間實現(xiàn)導(dǎo)通。因此，有可能不僅僅在相鄰的通道之間而且還在相鄰的LSI封裝之間實現(xiàn)一致條件下的負載驅(qū)動。
本發(fā)明的有利效果根據(jù)本發(fā)明，如果通道間公共連接線的電阻值初步設(shè)置為足夠低的，則所有通道的上述電流路徑的電位收斂到基本相同的數(shù)值。結(jié)果，結(jié)合電流阻擋裝置的操作，經(jīng)由每個通道的輸入開關(guān)流入每個通道的負載的電流值被均一化為通過平均化流入輸入開關(guān)在該時刻處于接通狀態(tài)的所有通道的電流源的電流值而得到的一個數(shù)值。因此，即使由于半導(dǎo)體制造工藝等原因造成流入構(gòu)成電流源陣列的電流源的電流值在通道之間存在差異，所有通道的負載仍可以在一致的條件下由每個通道的開關(guān)控制信號驅(qū)動。
此外，可以用相對較少的數(shù)目的元件實施電流阻擋裝置。因此，當(dāng)電路被集成到LSI時，在芯片上占用的面積不是太大，因此允許以低成本制造。
此外，根據(jù)這樣的電路配置，經(jīng)由通道間公共連接線和其中每個通道都出現(xiàn)接通狀態(tài)的這些通道的開關(guān)，在連接至負載的每個通道的輸出端之間實現(xiàn)導(dǎo)通。因此，在每個電流源與通道間公共連接線之間的交叉點處自動執(zhí)行電流合并或電流分流，以使這些交叉點的電位變?yōu)橄嗤?。結(jié)果，即使在通道之間出現(xiàn)構(gòu)成負載陣列的各個負載的電容值的不同時，每個通道的充電電流值也被自動調(diào)節(jié)，因而每個通道的輸出端的電位被均一化。
具體實施例方式
下面參照附圖詳細地描述根據(jù)本發(fā)明的多通道驅(qū)動電路的一個優(yōu)選實施例。
根據(jù)本發(fā)明的多通道驅(qū)動電路的第一實施例(正驅(qū)動型)被顯示于圖1。參照圖1，標(biāo)號1表示連至正端電源VDD的正端電源線；標(biāo)號2表示連至負端電源VSS的負端電源線；標(biāo)號3表示連至正端偏壓電源VBH的正端偏壓線；5表示作為本發(fā)明的要點的通道間公共連接線；10k到10k+3表示每個通道k到k+3的單元電路；11k到11k+3表示每個通道k到k+3的電流源晶體管；12k到12k+3表示作為本發(fā)明的要點的、每個通道k到k+3的電流阻擋開關(guān)晶體管；13k到13k+3表示用于接通/切斷到負載的電功率供應(yīng)的、每個通道k到k+3的開關(guān)晶體管；14k到14k+3表示每個通道k到k+3的開關(guān)控制信號；11表示包括一系列電流源晶體管11k到11k+3的電流源陣列；13表示包括一系列開關(guān)晶體管13k到13k+3的開關(guān)陣列；30表示偏壓電源電路；40表示包括一系列負載40k到40k+3的負載陣列；OUTk到OUTk+3表示每個通道k到k+3的輸出端；以及100表示多通道驅(qū)動電路。
在圖示的例子中，使用p溝道型MOSFET作為每個通道的電流源晶體管11k到11k+3，每個晶體管將它們的源極端和柵極端分別連接到正端電源線1和正端偏壓線3。
使用p溝道型MOSFET作為每個通道的輸入開關(guān)晶體管13k到13k+3，每個晶體管將它們的漏極端和源極端分別連接到輸出端OUTk到OUTk+3和電流阻擋開關(guān)晶體管12k到12k+3的漏極端，并且它們的柵極端被輸入開關(guān)控制信號14k到14k+3。
使用p溝道型MOSFET作為每個通道的電流阻擋開關(guān)晶體管12k到12k+3，每個晶體管將它們的源極端和漏極端分別連接到電流源晶體管11k到11k+3的漏極端和輸入開關(guān)晶體管13k到13k+3的源極端，并且它們的柵極端被輸入開關(guān)控制信號14k到14k+3。
正如從圖1看到的，該多通道驅(qū)動電路100包括電流源陣列11和開關(guān)陣列13，其中電流源陣列11包括分別對應(yīng)于多個通道k到k+3的多個電流源晶體管11k到11k+3，開關(guān)陣列13包括分別對應(yīng)于多個通道k到k+3的多個輸入開關(guān)晶體管13k到13k+3。
基本操作如下。即，由構(gòu)成電流源陣列11的每個通道的各自電流源晶體管11k到11k+3經(jīng)由構(gòu)成輸入開關(guān)陣列13的每個通道的各自輸入開關(guān)晶體管13k到13k+3向構(gòu)成負載陣列40的每個通道的各自負載40k到40k+3輸送電功率。在這種情形下，開關(guān)晶體管13k到13k+3的接通/切斷操作由每個通道的開關(guān)控制信號14k到14k+3控制。
經(jīng)由作為本發(fā)明要點的通道間公共連接線5實現(xiàn)用于連接構(gòu)成電流源陣列的每個通道的各自電流源晶體管11k到11k+3與構(gòu)成輸入開關(guān)陣列13的每個通道的各自輸入開關(guān)晶體管13k到13k+3的各個電流路徑之間的導(dǎo)通。
參照圖1，標(biāo)號5k到5k+3表示在每個通道k到k+3的上述電流路徑與通道間公共連接線5之間的連接點。當(dāng)該電路100被構(gòu)建為半導(dǎo)體集成電路時，使用諸如鋁之類的低電阻金屬材料形成通道間公共連接線5，并考慮布線配置，諸如增加線寬，由此它的電阻值可以充分減小。因此，每個通道的連接點5k到5k+3通過通道間公共連接線5以低阻連接，這樣，這些連接點5k到5k+3的電位被調(diào)節(jié)到基本上相同的電平。
另外，電路100配備有電流阻擋裝置，用于阻止多個通道k到k+3中輸入開關(guān)晶體管13k到13k+3處于切斷狀態(tài)的通道的電流源晶體管11k到11k+3的輸出電流流入通道間公共連接線5。
在本例中，使用電流阻擋開關(guān)晶體管12k到12k+3作為電流阻擋裝置，它們被放置在每個通道的電流源晶體管11k到11k+3與每個通道的輸入開關(guān)晶體管13k到13k+3之間。
開關(guān)控制信號14k到14k+3并行地提供給每個通道的輸入開關(guān)晶體管13k到13k+3的各自柵極端和電流阻擋開關(guān)晶體管12k到12k+3的各自柵極端。因此，每個通道的輸入開關(guān)晶體管13k到13k+3和每個通道的電流阻擋開關(guān)晶體管12k到12k+3以互鎖方式協(xié)同工作。
因此，當(dāng)輸入開關(guān)晶體管13k到13k+3處于接通(導(dǎo)通)狀態(tài)時，電流阻擋開關(guān)晶體管12k到12k+3也處于接通狀態(tài)，這樣，保證電流源晶體管11k到11k+3與通道間公共連接線5之間的導(dǎo)通。同時，當(dāng)輸入開關(guān)晶體管13k到13k+3處于切斷(非導(dǎo)通)狀態(tài)時，電流阻擋開關(guān)晶體管12k到12k+3也處于切斷狀態(tài)，因此，阻止電流源晶體管11k到11k+3的輸出電流流入通道間公共連接線5。
由于電流阻擋裝置的上述的操作，其中出現(xiàn)電流從電流源流入通道間公共連接線的通道的數(shù)目總是等于其中出現(xiàn)電流經(jīng)由開關(guān)晶體管流到負載的通道的數(shù)目。因此，不管輸入開關(guān)晶體管13k到13k+3處于接通狀態(tài)的通道的數(shù)目的改變，從每個通道流出到負載的電流的值(通道間平均電流值)總是保持基本恒定。
現(xiàn)在參照圖2到5詳細描述這個電路100的操作。這里假設(shè)構(gòu)成電流源陣列11的每個通道的電流源晶體管11k到11k+3的設(shè)定電流值分別是I11k到I11k+3；流入構(gòu)成開關(guān)陣列13的每個通道的開關(guān)晶體管13k到13k+3的負載電流的值分別是I13k到I13k+3。還假設(shè)每個通道的電流源晶體管11k到11k+3的設(shè)定電流值I11k到I11k+3由于半導(dǎo)體制造工藝等原因造成的在電流源晶體管11k到11k+3之間的特性(例如，閾值、遷移率等)差異，不是完全相同的。
在這種情形下，假設(shè)具有相同波形的開關(guān)控制信號14k到14k+3如圖2所示被輸送到四個通道k到k+3的輸入開關(guān)晶體管13k到13k+3。這些開關(guān)控制信號14k到14k+3具有相同的接通周期(開關(guān)控制信號14k到14k+3的周期“L”)，如圖2所示。
然后，當(dāng)時間t1到達時，在各個通道k到k+3中的電流阻擋開關(guān)晶體管12k到12k+3和輸入開關(guān)晶體管13k到13k+3同時接通，這樣，具有給定值I13k到I13k+3的負載電流流入每個通道的輸入開關(guān)晶體管13k到13k+3。
在這種情形下，在以上參照圖27和28描述的傳統(tǒng)技術(shù)的情形下，不存在作為本發(fā)明的要點的通道間公共連接線5，這樣，流入每個通道的輸入開關(guān)晶體管13k到13k+3的負載電流值I13k到I13k+3依賴于每個通道的電流源晶體管11k到11k+3的設(shè)定電流值I11k到I11k+3。因此，當(dāng)在通道之間電流值I11k到I11k+3有差異時，通道之間的負載電流值I13k到I13k+3也就不同。
相反，在本發(fā)明的電路100中，包括了具有充分減小的電阻值的通道間公共連接線5，這樣，四個通道的各自電流源晶體管11k到11k+3的兩端被短路。更具體地，電流源晶體管11k到11k+3的源極端經(jīng)由正端電源線1被短路，它們的漏極端經(jīng)由電流阻擋晶體管12k到12k+3和通道間公共連接線5被短路。
所以，這四個電流源晶體管11k到11k+3的可被視為等效于一個大的電流源晶體管，這個大電流源晶體管的設(shè)定電流值等于設(shè)定電流值I11k到I11k+3的和。
這里，假設(shè)構(gòu)成負載陣列40的每個通道的負載40k到40k+3的特征值(例如，電容值)是一致的，于是電流以均一的方式從上述的一個虛構(gòu)電源分流到每個通道的各自負載40k到40k+3。因此，如以下的公式(1)和(2)表示的，每個通道的負載電流值I13k到I13k+3被均一化為四個電流源晶體管11k到11k+3的設(shè)定電流值I11k到I11k+3的平均電流值Ia。
I13k＝I13k+1＝I13k+2＝I13k+3＝Ia...(1)Ia＝{(I11k)+(I11k+1)+(I11k+2)+(I11k+3)}/4...(2)即，即使在通道之間四個電流源晶體管11k到11k+3的設(shè)定電流值I11k到I11k+3有差別，每個通道的負載電流值I13k到I13k+3仍保持等于平均電流值1a的均一值。
因此，如圖2所示，如果所有通道的輸入開關(guān)晶體管13k到13k+3的接通周期(開關(guān)控制信號14k到14k+3的周期“L”)是相同的，即使每個通道的電流源晶體管11k到11k+3的設(shè)定電流值I11k到I11k+3有差別，每個通道的輸出端OUTk到OUTk+3的電壓(即，充電電壓)值Vk到Vk+3以線性方式上升，而同時呈現(xiàn)相同的斜率，然后在時間t2，所有的數(shù)值都到達相同的數(shù)值。
另外，如圖3所示，即使所有通道的輸入開關(guān)晶體管13k到13k+3的接通周期(開關(guān)控制信號14k到14k+3的周期“L”)互不相同，因為同樣的理由，每個通道的輸出端OUTk到OUTk+3的電壓(即，充電電壓)值Vk到Vk+3以線性方式上升，同時呈現(xiàn)相同的斜率。因此在時間t2，輸出端OUTk和OUTk+2的電位Vk和Vk+2達到預(yù)想值；在時間t3，輸出端OUTk+3的電位Vk+3達到預(yù)想值；在時間t4，輸出端OUTk+1的電位Vk+1達到預(yù)想值。
在這種情形下，在從t1到t2的時間段內(nèi)，處于接通狀態(tài)的四個通道的負載電流的數(shù)值I13k到I13k+3被表示為如下。
I13k＝I13k+1＝I13k+2＝I13k+3＝Ia1Ia1＝{(I11k)+(I11k+1)+(I11k+2)+(I11k+3)}/4另外，在從t2到t3的時間段內(nèi)，處于接通狀態(tài)的兩個通道的負載電流的數(shù)值I13k+1和I13k+3被表示為如下。
I13k+1＝I13k+3＝Ia2Ia2＝{(I11k+1)+(I11k+3)}/2另外，在從t3到t4的時間段內(nèi)，處于接通狀態(tài)的一個通道的負載電流的數(shù)值I13k+1被表示為如下。
I13k+1＝I11k+1這樣，根據(jù)本發(fā)明電路100，即使每個通道的電流源晶體管11k到11k+3的設(shè)定電流值I11k到I11k+3有差別，每個通道的輸出端OUTk到OUTk+3的電位上升，同時呈現(xiàn)具有給定斜率的相同線，因此，每個通道的負載40k到40k+3可以在一致的條件下被驅(qū)動。即，如果輸入開關(guān)晶體管13k到13k+3的接通周期(開關(guān)控制信號14k到14k+3的周期“L”)根據(jù)給定的法則被操控，即使不考慮電流源晶體管11k到11k+3的差異，也可以根據(jù)預(yù)想的操作模式精確地控制每個通道的負載40k到40k+3。
現(xiàn)在描述本發(fā)明的電路100的電壓平均化操作。如上所述，即使每個通道的電流源晶體管11k到11k+3的設(shè)定電流值I11k到I11k+3有差別，當(dāng)構(gòu)成負載陣列40的每個通道的負載40k到40k+3具有一致的數(shù)值(電容值)時，只要輸入開關(guān)晶體管13k到13k+3的接通周期(開關(guān)控制信號14k到14k+3的周期“L”)是相同的，那么每個通道的輸出端OUTk到OUTk+3的電壓Vk到Vk+3也變?yōu)橄嗤摹?br> 另外，在本發(fā)明的電路100中，即使不僅每個通道的電流源晶體管11k到11k+3的設(shè)定電流值I11k到I11k+3有差別，而且構(gòu)成負載陣列40的每個通道的負載40k到40k+3也有差別時，只要輸入開關(guān)晶體管13k到13k+3的接通周期(開關(guān)控制信號14k到14k+3的周期“L”)是相同的，那么每個通道的輸出端OUTk到OUTk+3的電壓Vk到Vk+3呈現(xiàn)基本相同的數(shù)值(電壓平均化操作)。
用于驗證描述本發(fā)明的多通道驅(qū)動電路的電壓平均化操作的電路的圖顯示于圖4；用于說明電壓平均化操作的圖顯示于圖5。這里，如圖4所示，假設(shè)在相鄰的通道中，通道k的負載40k的電容值是125pF，通道k+1的負載40k+1的電容值是100pF，通道k的電流源晶體管11k的設(shè)定電流值I11k與通道k+1的電流源晶體管11k+1的設(shè)定電流值I11k+1之間存在以下關(guān)系(I11k≤I11k+1)。
在這種情形下，如果開關(guān)SW1處于切斷狀態(tài)(對應(yīng)于傳統(tǒng)技術(shù))，則通道k的輸出端OUTk和通道k+1的輸出端OUTk+1是完全隔離/分開的。因此，即使接通周期(從時間t1到時間t2的周期)是相同的，由于存在關(guān)系(I11k≤I11k+1)，所以在輸出端OUTk與輸出端OUTk+1之間出現(xiàn)大的電位差，如圖5所示。
相反，如果開關(guān)SW1處于接通狀態(tài)(對應(yīng)于本發(fā)明的技術(shù))，則經(jīng)由開關(guān)晶體管13k到13k+3和通道間公共連接線5實現(xiàn)通道k的輸出端OUTk和通道k+1的輸出端OUTk+1之間的導(dǎo)通。因此，如果接通周期(從時間t1到時間t2的周期)是相同的，即使存在關(guān)系(I11k≤I11k+1)，也會經(jīng)由通道間公共連接線5調(diào)節(jié)兩個通道之間的電流流動，引發(fā)電壓平均化操作。結(jié)果，如圖5所示，在輸出端OUTk與輸出端OUTk+1之間的電位差大大地減小，因此兩個輸出端OUTk與OUTk+1具有基本相同的電壓。
本發(fā)明的多通道驅(qū)動電路的第二實施例(負驅(qū)動型)被顯示于圖6。參照圖1，標(biāo)號1表示連至正端電源VDD的正端電源線；2表示連至負端電源VSS的負端電源線；4表示連至負端偏壓電源VBL的負端偏壓線；6表示作為本發(fā)明的要點的通道間公共連接線；10k到10k+3表示每個通道k到k+3的單元電路；21k到21k+3表示每個通道k到k+3的電流源晶體管；22k到22k+3表示作為本發(fā)明的要點的、每個通道k到k+3的電流阻擋開關(guān)晶體管；23k到23k+3表示用于接通/切斷對負載的電功率供應(yīng)的、每個通道k到k+3的開關(guān)晶體管；24k到24k+3表示每個通道k到k+3的開關(guān)控制信號；21表示包括一系列電流源晶體管21k到21k+3的電流源陣列；23表示包括一系列開關(guān)晶體管23k到23k+3的開關(guān)陣列；30表示偏壓電源電路；40表示包括一系列負載40k到40k+3的負載陣列；OUTk到OUTk+3表示每個通道k到k+3的輸出端；以及100表示多通道驅(qū)動電路。
在圖示的例子中，使用n溝道型MOSFET作為每個通道的電流源晶體管21k到21k+3，每個晶體管將它們的源極端和柵極端分別連接到負端電源線2和負端偏壓線4。
使用n溝道型MOSFET作為每個通道的輸入開關(guān)晶體管23k到23k+3，每個晶體管將它們的漏極端和源極端分別連接到輸出端OUTk到OUTk+3和電流阻擋開關(guān)晶體管22k到22k+3的漏極端，它們的柵極端則輸入開關(guān)控制信號24k到24k+3。
使用n溝道型MOSFET作為每個通道的電流阻擋開關(guān)晶體管22k到22k+3，每個晶體管將它們的源極端和漏極端分別連接到電流源晶體管21k到21k+3的漏極端和輸入開關(guān)晶體管23k到23k+3的源極端，它們的柵極端則輸入開關(guān)控制信號24k到24k+3。
正如從圖6看到的，多通道驅(qū)動電路100包括電流源陣列21和輸入開關(guān)陣列23，其中電流源陣列21包括分別對應(yīng)于多個通道k到k+3的多個電流源晶體管21k到21k+3；輸入開關(guān)陣列23包括分別對應(yīng)于多個通道k到k+3的多個輸入開關(guān)晶體管23k到23k+3。
基本操作如下。即，由構(gòu)成電流源陣列21的每個通道的各自電流源晶體管21k到21k+3經(jīng)由構(gòu)成輸入開關(guān)陣列23的每個通道的各自輸入開關(guān)晶體管23k到23k+3向構(gòu)成負載陣列40的每個通道的各自負載40k到40k+3輸送電功率。在這種情形下，開關(guān)晶體管23k到23k+3的接通/切斷操作由每個通道的開關(guān)控制信號24k到24k+3控制。
構(gòu)建用于連接構(gòu)成電流源陣列的每個通道的各自電流源晶體管21k到21k+3與構(gòu)成輸入開關(guān)陣列23的每個通道的各自輸入開關(guān)晶體管23k到23k+3的各個電流路徑，以便經(jīng)由作為本發(fā)明的要點的通道間公共連接線6實現(xiàn)它們之間的導(dǎo)通。
參照圖6，標(biāo)號6k到6k+3表示在每個通道k到k+3的上述電流路徑與通道間公共連接線6之間的連接點。當(dāng)這個電路100被構(gòu)建為半導(dǎo)體集成電路時，使用諸如鋁之類的低電阻金屬材料形成通道間公共連接線6，并考慮布線配置，諸如增加線寬，由此它的電阻值可以充分減小。因此，每個通道的連接點6k到6k+3通過通道間公共連接線6以低阻連接，這樣，這些連接點6k到6k+3的電位被調(diào)節(jié)到基本相同的電平。
另外，電路100配備有電流阻擋裝置，用于阻止多個通道中輸入開關(guān)晶體管23k到23k+3處于切斷狀態(tài)的通道的電流源晶體管21k到21k+3的輸出電流流入通道間公共連接線5。
在本例中，使用電流阻擋開關(guān)晶體管22k到22k+3作為電流阻擋裝置，它們被放置在每個通道的電流源晶體管21k到21k+3與每個通道的輸入開關(guān)晶體管23k到23k+3之間。
開關(guān)控制信號24k到24k+3并行地輸送到每個通道的輸入開關(guān)晶體管23k到23k+3的各自柵極端和電流阻擋開關(guān)晶體管22k到22k+3的各自柵極端。因此，每個通道的輸入開關(guān)晶體管23k到23k+3和每個通道的電流阻擋開關(guān)晶體管22k到22k+3以互鎖方式協(xié)同工作。
因此，當(dāng)輸入開關(guān)晶體管23k到23k+3處于接通(導(dǎo)通)狀態(tài)時，電流阻擋開關(guān)晶體管22k到22k+3也處于接通狀態(tài)，這樣，保證電流源晶體管21k到21k+3與通道間公共連接線6之間的導(dǎo)通。同時，當(dāng)輸入開關(guān)晶體管23k到23k+3處于切斷(非導(dǎo)通)狀態(tài)時，電流阻擋開關(guān)晶體管22k到22k+3也處于切斷狀態(tài)，因此，阻止電流源晶體管21k到21k+3的輸出電流流入通道間公共連接線6。
由于電流阻擋裝置的上述操作，其中出現(xiàn)電流從電流源流入通道間公共連接線的通道的數(shù)目總是等于其中出現(xiàn)電流經(jīng)由開關(guān)晶體管流到負載的通道的數(shù)目。因此，不管其中輸入開關(guān)晶體管處于接通狀態(tài)的通道的數(shù)目如何改變，從每個通道流出到負載中的電流的值(通道間平均電流值)總是保持基本恒定。
除了晶體管的溝道類型不同以外，上述的本發(fā)明電路的第二實施例的操作和效果基本上與以上參照圖1到5描述的本發(fā)明的第一實施例相同，因此省略對它的重復(fù)說明。
本發(fā)明的多通道驅(qū)動電路的第三實施例(雙極驅(qū)動型)被顯示于圖7。參照圖7，標(biāo)號1表示連至正端電源VDD的正端電源線；2表示連至負端電源VSS的負端電源線；3表示連至正端偏壓電源VBH的正端偏壓線；4表示連至負端偏壓電源VBL的負端偏壓線；5a表示作為本發(fā)明要點的正端通道間公共連接線；6a表示作為本發(fā)明要點的負端通道間公共連接線；10k到10k+3表示每個通道k到k+3的單元電路。
另外，標(biāo)號11k到11k+3表示每個通道k到k+3的正端電流源晶體管；12k到12k+3表示作為本發(fā)明要點的、每個通道k到k+3的正端電流阻擋開關(guān)晶體管；13k到13k+3表示用于接通/切斷對負載的電功率供應(yīng)的、每個通道k到k+3的正端開關(guān)晶體管；14k到14k+3表示每個通道k到k+3的正端開關(guān)控制信號；11a表示包括一系列正端電流源晶體管11k到11k+3的正端電流源陣列；13a表示包括一系列正端開關(guān)晶體管13k到13k+3的正端開關(guān)陣列。
另外，標(biāo)號21k到21k+3表示每個通道k到k+3的負端電流源晶體管；22k到22k+3表示作為本發(fā)明要點的、每個通道k到k+3的負端電流阻擋開關(guān)晶體管；23k到23k+3表示用于接通/切斷對負載的電功率供應(yīng)的、每個通道k到k+3的負端開關(guān)晶體管；24k到24k+3表示每個通道k到k+3的負端開關(guān)控制信號；21a表示包括一系列負端電流源晶體管21k到21k+3的負端電流源陣列；23a表示包括一系列負端開關(guān)晶體管23k到23k+3的負端開關(guān)陣列。
另外，標(biāo)號30表示偏壓電源電路；40表示包括一系列負載40k到40k+3的負載陣列；OUTk到OUTk+3表示每個通道k到k+3的輸出端；100表示多通道驅(qū)動電路。
在圖示的例子中，使用p溝道型MOSFET作為每個通道的正端電流源晶體管11k到11k+3，每個晶體管將它們的源極端和柵極端分別連接到正端電源線1和正端偏壓線3。
使用p溝道型MOSFET作為每個通道的正端輸入開關(guān)晶體管13k到13k+3，每個晶體管使其漏極端和源極端分別連接到輸出端OUTk到OUTk+3和電流阻擋正端開關(guān)晶體管12k到12k+3的漏極端，并且它們的柵極端被輸入開關(guān)控制信號14k到14k+3。
使用p溝道型MOSFET作為每個通道的電流阻擋正端開關(guān)晶體管12k到12k+3，每個晶體管使其源極端和漏極端分別連接到電流源晶體管11k到11k+3的漏極端和輸入開關(guān)晶體管13k到13k+3的源極端，并且它們的柵極端被輸入正端開關(guān)控制信號14k到14k+3。
使用n溝道型MOSFET作為每個通道的負端電流源晶體管21k到21k+3，每個晶體管將它們的源極端和柵極端分別連接到負端電源線2和負端偏壓線4。
使用n溝道型MOSFET作為每個通道的負端輸入開關(guān)晶體管23k到23k+3，每個晶體管將它們的漏極端和源極端分別連接到輸出端OUTk到OUTk+3和負端電流阻擋開關(guān)晶體管22k到22k+3的漏極端，并且它們的柵極端被輸入開關(guān)控制信號24k到24k+3。
使用n溝道型MOSFET作為每個通道的電流阻擋負端開關(guān)晶體管22k到22k+3，每個把它們的源極端和漏極端分別連接到負端電流源晶體管21k到21k+3的漏極端和輸入開關(guān)晶體管23k到23k+3的源極端，并且它們的柵極端被輸入負端開關(guān)控制信號24k到24k+3。
如從圖7看到的，多通道驅(qū)動電路100包括作為電流源陣列的正端電流源陣列11a，包括分別對應(yīng)于多個通道k到k+3的多個正端電流源晶體管11k到11k+3，以及負端電流源陣列21a，包括分別對應(yīng)于多個通道的多個負端電流源晶體管21k到21k+3。
輸入開關(guān)陣列包括正端輸入開關(guān)陣列13a，包括分別對應(yīng)于多個通道的多個正端輸入開關(guān)晶體管13k到13k+3；以及負端輸入開關(guān)陣列23a，包括分別對應(yīng)于多個通道的多個負端輸入開關(guān)晶體管23k到23k+3。
由構(gòu)成正端電流源陣列11a的每個通道的各自正端電流源晶體管11k到11k+3經(jīng)由構(gòu)成正端輸入開關(guān)陣列13a的每個通道的各自正端輸入開關(guān)晶體管13k到13k+3向構(gòu)成負載陣列40的每個通道的各自負載40k到40k+3輸送正端電功率；由構(gòu)成負端電流源陣列21a的每個通道的各自負端電流源晶體管21k到21k+3經(jīng)由構(gòu)成負端輸入開關(guān)陣列23a的每個通道的各自負端輸入開關(guān)晶體管23k到23k+3向構(gòu)成負載陣列40的每個通道的各自負載40k到40k+3輸送負端電功率。
通道間公共連接線包括正端通道間公共連接線5a，在用于連接構(gòu)成正端電流源陣列11a的每個通道的各自正端電流源晶體管11k到11k+3與構(gòu)成正端輸入開關(guān)陣列13a的每個通道的各自正端輸入開關(guān)晶體管13k到13k+3的每個通道的電流路徑之間實現(xiàn)導(dǎo)通；負端通道間公共連接線6a，在用于連接構(gòu)成負端電流源陣列21a的每個通道的各自負端電流源晶體管21k到21k+3與構(gòu)成負端輸入開關(guān)陣列23a的每個通道的各自負端輸入開關(guān)晶體管23k到23k+3的每個通道的電流路徑之間實現(xiàn)導(dǎo)通。
參照圖7，標(biāo)號5ak到5ak+3分別表示正端通道間公共連接線5a與每個通道的電流路徑之間的連接點；標(biāo)號6ak到6ak+3分別表示負端通道間公共連接線6a與每個通道的電流路徑之間的連接點。
電流阻擋裝置包括正端電流阻擋裝置，用于阻止多個通道中正端輸入開關(guān)晶體管13k到13k+3處于切斷狀態(tài)的通道的正端電流源晶體管11k到11k+3的輸出電流流入正端通道間公共連接線5a；以及負端電流阻擋裝置，用于阻止多個通道中負端輸入開關(guān)晶體管24k到24k+3處于切斷狀態(tài)的通道的負端電流源晶體管21k到21k+3的輸出電流流入負端通道間公共連接線。
在本例中，使用正端電流阻擋開關(guān)晶體管12k到12k+3作為正端電流阻擋裝置，它們被放置在每個通道的正端電流源晶體管11k到11k+3與每個通道的正端輸入開關(guān)晶體管13k到13k+3之間；使用負端電流阻擋開關(guān)晶體管22k到22k+3作為負端電流阻擋裝置，它們被放置在每個通道的負端電流源晶體管21k到21k+3與每個通道的負端輸入開關(guān)晶體管23k到23k+3之間。
正端開關(guān)控制信號14k到14k+3被并行輸送到每個通道的正端輸入開關(guān)晶體管13k到13k+3的各自柵極端和電流阻擋開關(guān)晶體管12k到12k+3的各自柵極端。因此，每個通道的正端輸入開關(guān)晶體管13k到13k+3和每個通道的正端電流阻擋開關(guān)晶體管12k到12k+3以互鎖方式協(xié)同工作。
因此，當(dāng)正端輸入開關(guān)晶體管13k到13k+3處于接通(導(dǎo)通)狀態(tài)時，正端電流阻擋開關(guān)晶體管12k到12k+3也處于接通狀態(tài)，這樣，保證正端電流源晶體管11k到11k+3與通道間公共連接線5a之間的導(dǎo)通。同時，當(dāng)正端輸入開關(guān)晶體管13k到13k+3處于切斷(非導(dǎo)通)狀態(tài)時，正端電流阻擋開關(guān)晶體管12k到12k+3也處于切斷狀態(tài)，因此，阻止正端電流源晶體管11k到11k+3的輸出電流流入通道間公共連接線5a。
負端開關(guān)控制信號24k到24k+3并行地輸送到每個通道的負端輸入開關(guān)晶體管23k到23k+3的各自柵極端和負端電流阻擋開關(guān)晶體管22k到22k+3的各自柵極端。因此，每個通道的負端輸入開關(guān)晶體管23k到23k+3和每個通道的負端電流阻擋開關(guān)晶體管22k到22k+3以互鎖方式協(xié)同工作。
因此，當(dāng)負端輸入開關(guān)晶體管23k到23k+3處于接通(導(dǎo)通)狀態(tài)時，負端電流阻擋開關(guān)晶體管22k到22k+3也處于接通狀態(tài)，這樣，保證負端電流源晶體管21k到21k+3與通道間公共連接線6a之間的導(dǎo)通。同時，當(dāng)負端輸入開關(guān)晶體管23k到23k+3處于切斷(非導(dǎo)通)狀態(tài)時，負端電流阻擋開關(guān)晶體管22k到22k+3也處于切斷狀態(tài)，因此，阻止負端電流源晶體管21k到21k+3的輸出電流流入通道間公共連接線6a。
由于電流阻擋裝置的上述操作，其中出現(xiàn)電流從電流源流入通道間公共連接線的通道的數(shù)目總是等于其中出現(xiàn)電流經(jīng)由開關(guān)晶體管流到負載中的通道的數(shù)目。因此，不管其中輸入開關(guān)晶體管處于接通狀態(tài)的通道的數(shù)目如何改變，從每個通道流出到負載中的電流的值(通道間平均電流值)總是保持基本恒定。
除了是雙極驅(qū)動類型以外，上述的本發(fā)明的電路的第三實施例的操作和效果基本上與以上參照圖1到5描述的本發(fā)明的第一實施例相同，因此省略對它的重復(fù)說明。
本發(fā)明的多通道驅(qū)動電路的第四實施例(雙極性驅(qū)動型的變例)被顯示于圖8。在圖8上，與圖7所示的第三實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。
第四實施例的特征在于當(dāng)輸入開關(guān)處于切斷狀態(tài)時，正端和負端電流阻擋裝置被配置成禁用電流源。更具體地，在本例中，正端開關(guān)晶體管15k到15k+3被連接在每個通道的正端電流源晶體管11k到11k+3與正端偏壓電源線3之間。同樣地，正端開關(guān)晶體管16k到16k+3被連接在每個通道的正端電流源晶體管11k到11k+3與正端電源線1之間。
每個通道的正端開關(guān)控制信號14k到14k+3被直接連接到正端開關(guān)晶體管15k到15k+3的柵極端；每個通道的正端開關(guān)控制信號14k到14k+3在被倒相器17k到17k+3倒相后被連接到正端開關(guān)晶體管16k到16k+3的柵極端。
因此，在正端開關(guān)控制信號14k到14k+3表示“L”狀態(tài)的接通周期內(nèi)，正端輸入開關(guān)晶體管13k到13k+3和正端偏壓開關(guān)晶體管15k到15k+3都處于接通狀態(tài)，正端截止開關(guān)晶體管16k到16k+3處于切斷狀態(tài)，因而正常進行對負載的正端電功率供應(yīng)。
相反，在正端開關(guān)控制信號14k到14k+3表示“H”狀態(tài)的切斷周期內(nèi)，正端輸入開關(guān)晶體管13k到13k+3和正端偏壓開關(guān)晶體管15k到15k+3都處于切斷狀態(tài)，而正端截止開關(guān)晶體管16k到16k+3處于接通狀態(tài)，因此正端電流源晶體管11k到11k+3改變到截止?fàn)顟B(tài)，即，被禁用，由此阻止電流從正端電流源晶體管11k到11k+3流入正端通道間公共連接線5a。
類似地，負端開關(guān)晶體管25k到25k+3被連接在每個通道的負端電流源晶體管21k到21k+3與負端偏壓電源線4之間。類似地，負端開關(guān)晶體管26k到26k+3被連接在每個通道的負端電流源晶體管21k到21k+3與負端電源線2之間。
每個通道的負端開關(guān)控制信號24k到24k+3被直接連接到負端開關(guān)晶體管25k到25k+3的柵極端；每個通道的負端開關(guān)控制信號24k到24k+3在被倒相器27k到27k+3倒相后被連接到負端開關(guān)晶體管26k到26k+3的柵極端。
因此，在負端開關(guān)控制信號24k到24k+3表示“H”狀態(tài)的接通周期內(nèi)，負端輸入開關(guān)晶體管23k到23k+3和負端偏壓開關(guān)晶體管25k到25k+3都處于接通狀態(tài)，負端截止開關(guān)晶體管26k到26k+3處于切斷狀態(tài)，因而正常進行對負載的負端電功率供應(yīng)。
相反，在其中負端開關(guān)控制信號24k到24k+3表示“L”狀態(tài)的切斷周期內(nèi)，負端輸入開關(guān)晶體管23k到23k+3和負端偏壓開關(guān)晶體管25k到25k+3都處于切斷狀態(tài)，而負端截止開關(guān)晶體管26k到26k+3處于接通狀態(tài)，因此負端電流源晶體管21k到21k+3改變到截止?fàn)顟B(tài)，即，被禁用，由此阻止電流從負端電流源晶體管21k到21k+3流入負端通道間公共連接線6a。
本發(fā)明的多通道驅(qū)動電路的第五實施例(正驅(qū)動型的變體)被顯示于圖9。在圖9上，與圖1所示的第一實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。
第五實施例的特征在于當(dāng)輸入開關(guān)處于切斷狀態(tài)時，使得流過電流源的電流繞過輸入開關(guān)而被放電。
更具體地，如圖9所示，電流放電開關(guān)晶體管18k到18k+3和偽負載電流源晶體管19k到19k+3在每個通道中被串聯(lián)連接在通道間公共連接線5與負端電源線2之間。這些晶體管18k到18k+3和19k到19k+3每個由n溝道型MOSFET組成。每個通道的開關(guān)控制信號14k到14k+3被輸送到電流放電開關(guān)晶體管18k到18k+3的柵極端。
因此，在開關(guān)控制信號表示“L”狀態(tài)的接通周期內(nèi)，每個通道的輸入開關(guān)晶體管13k到13k+3處于接通狀態(tài)，而電流放電開關(guān)晶體管18k到18k+3處于切斷狀態(tài)，由此對負載的電功率供應(yīng)正常進行。
相反，在開關(guān)控制信號14k到14k+3表示“H”狀態(tài)的切斷周期內(nèi)，每個通道的輸入開關(guān)晶體管13k到13k+3處于切斷狀態(tài)，而電流放電開關(guān)晶體管18k到18k+3處于接通狀態(tài)，因此，來自每個通道的電流源晶體管11k到11k+3的電流經(jīng)由用作偽負載的電流源晶體管19k到19k+3被放電到負端電源線2。
電流源晶體管19k到19k+3的設(shè)定電流值被設(shè)置為基本上等于初始源晶體管11k到11k+3的設(shè)定電流值。另外，在每個通道中電流放電開關(guān)晶體管18k到18k+3與用作偽負載的電流源晶體管19k到19k+3之間的連接點經(jīng)由另一條通道間公共連接線7連接。
因此，在開關(guān)控制信號14k到14k+3表示“H”狀態(tài)的切斷周期內(nèi)，數(shù)值等于電流源晶體管11k到11k+3的設(shè)定電流值的電流繞過輸入開關(guān)晶體管13k到13k+3，然后被放電到負端電源線2。結(jié)果，實際上發(fā)生從電流源晶體管11k到11k+3到通道間公共連接線的流動；然而，由于電流放電發(fā)生在通道自身中，所以即使在有的通道中有電功率輸送到負載，該電流值仍保持為恒定值。
本發(fā)明的多通道驅(qū)動電路的第六實施例(雙極性驅(qū)動型的變體)被顯示于圖10。在圖10上，與參考圖7所描述的第三實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。
這個第六實施例的特征在于使用設(shè)定電流值隨時間逐步改變的調(diào)制型電流源作為正端電流源和負端電流源。
更具體地，如圖10所示，構(gòu)成正端電流源陣列17的每個通道的正端調(diào)制型電流源(17k，17k+1)每個由以下部件組成具有不同加權(quán)值的多個(在本例中，三個)單位電流功率源(171k，171k+1)，(172k，172k+1)，(173k，173k+1)；以及設(shè)在單位電流功率源的各個輸出路徑上的單位開關(guān)(174k，174k+1)、(175k，175k+1)、(176k，176k+1)。經(jīng)由單位開關(guān)選擇的單位電流功率源的輸出電流相加，生成所需的設(shè)定電流值。
與正端中的每個通道的單位開關(guān)(174k，174k+1)、(175k，175k+1)、(176k，176k+1)的柵極端相連的是NAND門(177k，177k+1)、(178k，178k+1)、(179k，179k+1)。正端開關(guān)控制信號(14k，14k+1)被輸送到NAND門的一個輸入端；正端加權(quán)選擇信號BP1、BP2和BP3被輸送到另一個輸入端。
正如后面描述的，正端調(diào)制型電流源(17k，17k+1)被配置成使得當(dāng)各個單位開關(guān)按編程的過程接通/切斷時，設(shè)定電流值隨時間而變，同時基于正端開關(guān)控制信號(14k，14k+1)和正端加權(quán)選擇信號BP1、BP2和BP3呈現(xiàn)某種分布。
類似地，構(gòu)成負端電流源陣列27的每個通道的負端調(diào)制型電流源(27k，27k+1)每個由以下部件組成具有不同加權(quán)值的多個(在本例中，三個)單位電流功率源(271k，271k+1)、(272k，272k+1)、(273k，273k+1)；以及設(shè)在單位電流功率源的各個輸出路徑上的單位開關(guān)(274k，274k+1)、(275k，275k+1)、(276k，276k+1)。經(jīng)由單位開關(guān)選擇的單位電流功率源的輸出電流相加，生成所需的設(shè)定電流值。
與負端中的每個通道的單位開關(guān)(274k，274k+1)、(275k，275k+1)、(276k，276k+1)的柵極端相連的是NOR門(277k，277k+1)、(278k，278k+1)、(279k，279k+1)。負端開關(guān)控制信號(24k，24k+1)被輸送到NOR門的一個輸入端；負端加權(quán)選擇信號BN1、BN2和BN3被輸送到另一個輸入端。
正如后面描述的，負端調(diào)制型電流源(27k，27k+1)被配置成使得當(dāng)各個單位開關(guān)按編程的過程接通/切斷時，設(shè)定電流值隨時間變化，同時基于負端開關(guān)控制信號(24k，24k+1)和負端加權(quán)選擇信號BN1、BN2和BN3呈現(xiàn)某種分布。
根據(jù)第六實施例，每個通道的正端調(diào)制型電流源(17k，17k+1)經(jīng)由作為本發(fā)明要點的通道間公共連接線5a連接；另外，每個通道的負端調(diào)制型電流源(27k，27k+1)經(jīng)由作為本發(fā)明要點的通道間公共連接線6a連接。因此，保證在通道間一致的條件下的負載雙極驅(qū)動。
參照圖10，標(biāo)號70k、70k+1表示預(yù)充電模擬開關(guān)。這些預(yù)充電模擬開關(guān)(70k，70k+1)由一對開關(guān)控制信號(71k，71k+1)、(72k，72k+1)接通/切斷。這些預(yù)充電模擬開關(guān)(70k，70k+1)被連接在接至預(yù)充電電源Vx的預(yù)充電電源線8與每個通道的輸出端(OUTk，OUTk+1)之間。因此，當(dāng)模擬開關(guān)(70k，70k+1)接通時，每個通道的輸出端(OUTk，OUTk+1)立即被預(yù)充電到預(yù)充電電壓Vx。
模擬開關(guān)(70k，70k+1)僅僅在緊鄰正端充電操作開始之前和緊鄰負端充電操作開始之前的很短時間內(nèi)接通。因此，每個通道的輸出端(OUTk，OUTk+1)的電位緊鄰在正端充電開始之前以及緊鄰在負端充電開始之前被預(yù)置為預(yù)定的預(yù)充電電壓Vx，因此，在正端和負端以相同的電壓開始充電。預(yù)充電模擬開關(guān)(70k，70k+1)也可以在上述的第三實施例和第四實施例中使用。
此外，圖10所示的電路100被設(shè)計成被用于液晶顯示板的水平像素行；具體地，正端和負端調(diào)制型電流源(17k，17k+1)、(27k，27k+1)起到執(zhí)行Γ曲線校正的作用。
施加的電壓、色調(diào)DATA和電流源輸出(調(diào)制型電流源輸出)之間的關(guān)系被顯示于圖12中。在本例中，如圖12(a)所示，Γ曲線被劃分成多個色調(diào)段，其中考慮斜率基本上相同的事實；每個色調(diào)段的各自Γ曲線近似于斜率(斜率1到7)基本等于各自Γ曲線的斜率的多個直線。另外，如圖12(d)所示，調(diào)制型電流源的輸出電流隨時間逐步變化，這樣，可以在輸出端OUTk和OUTk+1得到對應(yīng)于每個色調(diào)段的近似直線的充電電壓線。可以由上述的正端加權(quán)選擇信號BP1、BP2和BP3與負端加權(quán)選擇信號BN1、BN2和BN3實現(xiàn)用于生成這樣的電流源輸出波形的控制。
如圖12(c)所示，每個通道的正端和負端輸入開關(guān)晶體管(13k，13k+1)、(23k，23k+1)僅僅在對應(yīng)于給定色調(diào)數(shù)據(jù)(DATA)的時間段內(nèi)才接通。因此，Γ曲線被校正的驅(qū)動電壓被輸送到液晶顯示板的水平像素行的每個通道。
根據(jù)本發(fā)明的多通道驅(qū)動電路的第六實施例的外圍電路被顯示于圖11的框圖中。參照圖11，標(biāo)號201表示10比特數(shù)據(jù)鎖存器；202表示10比特計數(shù)器；203表示10比特比較器；204表示電平轉(zhuǎn)換電路；205表示存儲器；206表示改變點比較器；207表示液晶顯示板。
下面簡要描述這個電路的工作。由10比特比較器2031把被輸入到10比特數(shù)據(jù)鎖存器2011的色調(diào)數(shù)據(jù)與由10比特計數(shù)器202計數(shù)的1024的時間數(shù)據(jù)進行比較。10比特比較器2031繼續(xù)經(jīng)由電平轉(zhuǎn)換電路2041輸出連續(xù)信號到驅(qū)動電路171、271，直至兩個數(shù)據(jù)互相一致為止。電平轉(zhuǎn)換電路2041用作在10比特比較器2031與驅(qū)動電路171、271之間的接口，并且執(zhí)行電壓電平轉(zhuǎn)換(IN_A和IN_B表示用于控制驅(qū)動電路的極性選擇的信號)。同時，有關(guān)哪個電流將在0到1023的時間段中的一個給定時間段內(nèi)流動以便對液晶顯示板207的Γ特性進行調(diào)整的信息被初步存儲在存儲器205中(例如，參照圖10，使得單位電流源173k和單位電流源172k的相加電流在計數(shù)器202的數(shù)據(jù)00到04內(nèi)流動，并使得僅僅單位電流源171k在計數(shù)器202的數(shù)據(jù)05到10內(nèi)流動)。改變點比較器206根據(jù)10比特計數(shù)器202的計數(shù)數(shù)據(jù)從存儲器205讀出電流值數(shù)據(jù)，并且發(fā)送讀出的電流值數(shù)據(jù)(BP1到3，BN1到3)到驅(qū)動電路171、271，由此完成調(diào)制型電流源輸出。
在圖13中圖示了整個電路由多個IC芯片構(gòu)成的示例性配置。在本例中，用作顯示板的源驅(qū)動器電路的整個多通道驅(qū)動電路由多個IC芯片構(gòu)成；這里僅僅示出多個IC芯片的三個IC芯片101k-1，101k，101k+1。
由諸如鋁之類的低阻金屬物質(zhì)形成的通道間公共連接線5被設(shè)置在每個IC芯片101k-1，101k，101k+1的內(nèi)部。每個通道間公共連接線5的右端被抽出到右端焊盤PDR；每個通道間公共連接線5的左端被抽出到左端焊盤PDL。
經(jīng)由適當(dāng)?shù)倪B接導(dǎo)體50，在IC芯片101k的左端焊盤PDL和與IC芯片101k的左側(cè)相鄰的IC芯片101k-1的右端焊盤PDR之間實現(xiàn)導(dǎo)通；經(jīng)由適當(dāng)?shù)倪B接導(dǎo)體50，在IC芯片101k的右端焊盤PDR和與IC芯片101k的右側(cè)相鄰的IC芯片101k+1的左端焊盤PDL之間實現(xiàn)導(dǎo)通。
因此，在一系列相鄰的IC芯片中的通道間公共連接線5互相連接。因此，不僅針對通道之間的差異而且也針對芯片之間的差異實現(xiàn)本發(fā)明的操作和效果。
本發(fā)明的多通道驅(qū)動電路的第七實施例(雙極驅(qū)動型的變體)被顯示于圖14。在圖14上，與以上參照圖10描述的第六實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。
這個第七實施例的特征在于正端和負端調(diào)制型電流源被形成為對于每個彩色RGB具有不同的特性，同時，為正端和負端的每一個設(shè)置對于每個彩色RGB實現(xiàn)這些調(diào)制型電流源之間的連接的三條通道間公共連接線。
更具體地，在成對的正負調(diào)制型電流源(17k，27k)到(17k+5，27k+5)當(dāng)中，對(17k，27k)到(17k+3，27k+3)被用于R(紅色)，對(17k+1，27k+1)到(17k+4，27k+4)被用于G(綠色)，以及這些對(17k+2，27k+2)到(17k+5，27k+5)被用于B(藍色)。
經(jīng)由用于R(紅色)的正端通道間公共連接線5R實現(xiàn)用于R(紅色)的正端調(diào)制型電流源(17k，17k+3...)之間的公共連接；經(jīng)由用于G(綠色)的正端通道間公共連接線5G實現(xiàn)用于G(綠色)的正端調(diào)制型電流源(17k+1，17k+4...)之間的公共連接；經(jīng)由用于B(藍色)的正端通道間公共連接線5B實現(xiàn)用于B(藍色)的正端調(diào)制型電流源(17k+2，17k+5...)之間的公共連接。
另外，經(jīng)由用于R(紅色)的負端通道間公共連接線6R實現(xiàn)用于R(紅色)的負端調(diào)制型電流源(27k，27k+3...)之間的公共連接；經(jīng)由用于G(綠色)的負端通道間公共連接線6G實現(xiàn)用于G(綠色)的負端調(diào)制型電流源(27k+1，27k+4...)之間的公共連接；經(jīng)由用于B(藍色)的負端通道間公共連接線6B實現(xiàn)用于B(藍色)的負端調(diào)制型電流源(27k+2，27k+5...)之間的公共連接。
這里，如圖15所示，用于R(紅色)的調(diào)制型電流源、用于G(綠色)的調(diào)制型電流源和用于B(藍色)的調(diào)制型電流源被形成為分別對應(yīng)于不同特性的Γ校正曲線。
因此，根據(jù)第七實施例，除了可以對于每個彩色RGB進行Γ校正以外，消除了專用于紅色的通道之間的差異、專用于綠色的通道之間的差異以及專用于藍色的通道之間的差異，因此，可以實施一致的驅(qū)動模式。
在這種情形下，當(dāng)整個電路100由多個芯片構(gòu)成時，如圖16所示，可以經(jīng)由適當(dāng)?shù)倪B接導(dǎo)體(511，512，513，521，522，523)實現(xiàn)分別與被安排在相鄰的IC芯片101k、101k+1的相應(yīng)端處的連接線(5R，5G，5B)、(6R，6G，6B)相對應(yīng)的終端焊盤線(PDR11，PDR12，PDR13，PDR21，PDR22，PDR23)、(PDL11，PDL12，PDL13，PDL21，PDL22，PDL23)之間的導(dǎo)通。
芯片之間的連接端的布局顯示于圖17和18中。圖17顯示了封裝是TCP(帶式載體封裝)或COF(膜上載芯片)的情形；圖18顯示了封裝是塑料或陶瓷的情形。
參照圖17和18，標(biāo)號101表示LSI芯片；102表示封裝；Tp表示用于把正端通道間公共連接線引出到外面的外部端子；Tn表示用于把負端通道間公共連接線引出到外面的外部端子；50p表示用于實現(xiàn)相鄰封裝的端子Tp之間的導(dǎo)通的連接導(dǎo)體；50n表示用于實現(xiàn)相鄰封裝的端子Tn之間的導(dǎo)通的連接導(dǎo)體。
根據(jù)這樣的配置，當(dāng)暴露在封裝102的外面的外部端子Tp、Tn通過使用適當(dāng)?shù)倪B接導(dǎo)體相接時，被設(shè)置在封裝102中的多通道驅(qū)動電路(在本例中是雙極驅(qū)動型)的正端和負端通道間公共連接線被串聯(lián)連接，由此可以使得所連接的通道間公共連接線具有相同的電位。因此，當(dāng)多個IC芯片串聯(lián)連接以構(gòu)建多通道驅(qū)動電路時，方便了通道間公共連接線之間的連線。
最后，參照圖19到21描述根據(jù)本發(fā)明的多通道驅(qū)動電路100的幾個示例性應(yīng)用。
在圖19上，顯示了本發(fā)明的多通道驅(qū)動電路的第一實施例被應(yīng)用于有機EL板的例子。在圖19上，對于由一系列有機EL像素{(40 1k)，(40 1k+1)，(40 1k+2)，(40 1k+3)}，{(40 2k)，(40 2k+1)，(40 2k+2)，(40 2k+3)}組成的行，由設(shè)在掃描驅(qū)動器60中的開關(guān)所選擇的行對應(yīng)于在本發(fā)明中提到的負載陣列。
在圖20中顯示了第三實施例的本發(fā)明的多通道驅(qū)動電路應(yīng)用于TFT液晶板。在圖20上，標(biāo)號2C表示構(gòu)成一個像素的液晶單元。應(yīng)當(dāng)指出，在圖20上，諸如預(yù)充電模擬開關(guān)那樣的預(yù)充電電路被省略，以便節(jié)省空間。在本例中，由一系列水平液晶像素組成的行可以被雙極驅(qū)動。
在圖21中顯示了第五實施例的本發(fā)明的多通道驅(qū)動電路應(yīng)用于有機EL板。在圖21上，標(biāo)號40k，40k+1表示對應(yīng)于一個像素的有機EL單元。
在本例中，可以使用調(diào)制型電流源作為每個通道的電流源，同時，在構(gòu)成各個調(diào)制型電流源的、設(shè)置用于每個加權(quán)值的單位電流源(211k，211k+1)、(212k，212k+1)、(213k，213k+1)中，具有相同加權(quán)值的單位電流源分別經(jīng)由通道間公共連接線81、82、83互相連接。
因此，根據(jù)這個例子，關(guān)于構(gòu)成各個調(diào)制型電流源的、每個加權(quán)值的電流源，可以消除通道之間的差異，因此可以實施通道之間的一致驅(qū)動模式。
正如從以上實施例的說明中看到的，本發(fā)明的特征主要在于包括通道間公共連接線，用于實現(xiàn)在用于連接構(gòu)成電流源陣列的每個通道的各自電流源與構(gòu)成輸入開關(guān)陣列的每個通道的各自輸入開關(guān)的每個通道的電流路徑之間的導(dǎo)通；以及電流阻擋裝置，用于阻止多個通道中輸入開關(guān)處于切斷狀態(tài)的通道的電流源的輸出電流流入到通道間公共連接線。
這里，“電流阻擋裝置”的功能也可以被理解為允許多個通道中輸入開關(guān)處于接通狀態(tài)的通道的電流源的輸出電流流入到通道間公共連接線，而阻止多個通道中輸入開關(guān)處于切斷狀態(tài)的通道的電流源的輸出電流流入到通道間公共連接線。
由此，上述的第一實施例(圖1)、第二實施例(圖6)、第三實施例(圖7)、第四實施例(圖8)和第六實施例(圖10)可以如下地變化。
第一實施例的變體被部分地顯示于圖22。在圖22上，與第一實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。如圖22所示，在這個例子中，用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b隔離/分隔開，同時，使得另一個開關(guān)晶體管(輔助晶體管)81k處在它們(82k，83k)之間，并使得這個輔助晶體管81k與輸入晶體管13k協(xié)同工作，從而實施上述的電流阻擋裝置。
即，根據(jù)這個電路配置，當(dāng)輸入晶體管13k處于接通狀態(tài)時，輔助晶體管81k也改變到接通狀態(tài)，因而實現(xiàn)用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b之間的導(dǎo)通，這樣，該通道的電流源11k的輸出電流I11k可以流入通道間公共連接線5b。相反，當(dāng)輸入晶體管13k處于切斷狀態(tài)時，輔助晶體管也改變到切斷狀態(tài)，因此實現(xiàn)用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b之間的非導(dǎo)通，這樣，該通道的電流源11k的輸出電流I11k不能流入通道間公共連接線5b。
第二實施例的變體被部分地顯示于圖23。在圖23上，與第二實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。如圖23所示，在這個例子中，用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b隔離/分隔開，同時，使得另一個開關(guān)晶體管(輔助晶體管)84k處在它們(85k，86k之間)，并使得這個輔助晶體管84k與輸入晶體管23k協(xié)同工作，從而實施上述的電流阻擋裝置。
即，根據(jù)這個電路配置，當(dāng)輸入晶體管23k處于接通狀態(tài)時，輔助晶體管84k也改變到接通狀態(tài)，因此實現(xiàn)用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b之間的導(dǎo)通，這樣，該通道的電流源21k的輸出電流121k可以流入通道間公共連接線6b。相反，當(dāng)輸入晶體管23k處于切斷狀態(tài)時，輔助晶體管84k也改變到切斷狀態(tài)，因此實現(xiàn)用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b之間的非導(dǎo)通，這樣，該通道的電流源21k的輸出電流I21k不能流入通道間公共連接線6b。
第三實施例的變體被部分地顯示于圖24。在圖24上，與第三實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。如圖24所示，在這個例子中，上述的電流阻擋裝置的正端和負端部分被如下地配置。
即，關(guān)于正端，用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b隔離/分隔開，同時，使得另一個開關(guān)晶體管(輔助晶體管)81k處在它們(82k，83k)之間，并使得這個輔助晶體管81k與輸入晶體管13k協(xié)同工作，從而實施上述的電流阻擋裝置。另外，關(guān)于負端，用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b隔離/分隔開，同時，使得另一個開關(guān)晶體管(輔助晶體管)84k處在它們(85k，86k)之間，并使得這個輔助晶體管84k與輸入晶體管23k協(xié)同工作，從而實施上述的電流阻擋裝置。
即，根據(jù)這個電路配置，輸入晶體管13k和23k交替地接通/切斷。當(dāng)輸入晶體管13k處于接通狀態(tài)時，輔助晶體管81k也改變到接通狀態(tài)，因此實現(xiàn)用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b之間的導(dǎo)通，這樣，該通道的電流源11k的輸出電流I11k可以流入通道間公共連接線5b。相反，當(dāng)輸入晶體管13k處于切斷狀態(tài)時，輔助晶體管81k也改變到切斷狀態(tài)，因此實現(xiàn)用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b之間的非導(dǎo)通，這樣，該通道的電流源11k的輸出電流I11k不能流入通道間公共連接線5b。當(dāng)輸入晶體管23k處于接通狀態(tài)時，輔助晶體管84k也改變到接通狀態(tài)，因此實現(xiàn)用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b之間的導(dǎo)通，這樣，該通道的電流源21k的輸出電流I21k可以流入通道間公共連接線6b。相反，當(dāng)輸入晶體管23k處于切斷狀態(tài)時，輔助晶體管84k也改變到切斷狀態(tài)，因此實現(xiàn)用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b之間的非導(dǎo)通，這樣，該通道的電流源21k的輸出電流I21k不能流入通道間公共連接線6b。
第四實施例的變體被部分地顯示于圖25。在圖25上，與第四實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。如圖25所示，在這個例子中，上述電流阻擋裝置的正端和負端部分被如下地配置。
即，關(guān)于正端，用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b隔離/分隔開，同時，使得另一個開關(guān)晶體管(輔助晶體管)81k處在它們(82k，83k)之間，并使得這個輔助晶體管81k與輸入晶體管13k協(xié)同工作，從而實施上述的電流阻擋裝置。另外，關(guān)于負端，用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b隔離/分隔開，同時，使得另一個開關(guān)晶體管(輔助晶體管)84k處在它們(85k，86k)之間，并使得這個輔助晶體管84k與輸入晶體管23k協(xié)同工作，從而實施上述的電流阻擋裝置。
即，根據(jù)這個電路配置，輸入晶體管13k和23k交替地接通/切斷。當(dāng)輸入晶體管13k處于接通狀態(tài)時，輔助晶體管81k也改變到接通狀態(tài)，因此實現(xiàn)用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b之間的導(dǎo)通，這樣，該通道的電流源11k的輸出電流I11k可以流入通道間公共連接線5b。相反，當(dāng)輸入晶體管13k處于切斷狀態(tài)時，輔助晶體管81k也改變到切斷狀態(tài)，因此實現(xiàn)用于連接電流源晶體管11k與輸入晶體管13k的電流路徑與通道間公共連接線5b之間的非導(dǎo)通，這樣，該通道的電流源11k的輸出電流I11k不能流入通道間公共連接線5b。當(dāng)輸入晶體管23k處于接通狀態(tài)時，輔助晶體管84k也改變到接通狀態(tài)，因此實現(xiàn)用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b之間的導(dǎo)通，這樣，該通道的電流源21k的輸出電流I21k可以流入通道間公共連接線6b。相反，當(dāng)輸入晶體管23k處于切斷狀態(tài)時，輔助晶體管84k也改變到切斷狀態(tài)，因此實現(xiàn)用于連接電流源晶體管21k與輸入晶體管23k的電流路徑與通道間公共連接線6b之間的非導(dǎo)通，這樣，該通道的電流源21k的輸出電流I21k不能流入通道間公共連接線6b。
第六實施例的變體被部分地顯示于圖26。在圖26上，與第六實施例的組成部件具有相同配置的部件被指定相同的標(biāo)號，并且省略對它們的說明。如圖26所示，在這個例子中，上述電流阻擋裝置的正端和負端部分被如下地配置。
即，關(guān)于正端，用于連接電流源晶體管171k、172k、173k與輸入晶體管174k、175k、176k的電流路徑與通道間公共連接線5b隔離/分隔開，同時，使得另外的開關(guān)晶體管(輔助晶體管)170-1k、170-2k、170-3k處在它們之間，并使得這些輔助晶體管170-1k、170-2k、170-3k與輸入晶體管174k、175k、176k協(xié)同工作，從而實施電流阻擋裝置。另外，關(guān)于負端，用于連接電流源晶體管271k、272k、273k與輸入晶體管274k、275k、276xk的電流路徑與通道間公共連接線6b隔離/分隔開，同時，使得另外的開關(guān)晶體管(輔助晶體管)270-1k、270-2k、270-3k處在它們之間，并使得這些輔助晶體管270-1k、270-2k、270-3k與輸入晶體管274k、275k、276k協(xié)同工作，從而實施電流阻擋裝置。
即，根據(jù)這個電路配置，輸入晶體管174k、175k、176k和274k、275k、276k交替地接通/切斷。當(dāng)輸入晶體管174k、175k、176k處于接通狀態(tài)時，輔助晶體管170-1k、170-2k、170-3k也改變到接通狀態(tài)，因此實現(xiàn)用于連接電流源晶體管171k、172k、173k與輸入晶體管174k、175k、176k的電流路徑與通道間公共連接線5b之間的導(dǎo)通，這樣，該通道的電流源171k、172k、173k的輸出電流可以流入通道間公共連接線5b。相反，當(dāng)輸入晶體管174k、175k、176k處于切斷狀態(tài)時，輔助晶體管170-1k、170-2k、170-3k也改變到切斷狀態(tài)，因此實現(xiàn)用于連接電流源晶體管171k、172k、173k與輸入晶體管174k、175k、176k的電流路徑與通道間公共連接線5b之間的非導(dǎo)通，這樣，該通道的電流源171k、172k、173k的輸出電流不能流入通道間公共連接線5b。
當(dāng)輸入晶體管274k、275k、276k處于接通狀態(tài)時，輔助晶體管270-1k、270-2k、270-3k也改變到接通狀態(tài)，因此實現(xiàn)用于連接電流源晶體管271k、272k、273k與輸入晶體管274k、275k、276k的電流路徑與通道間公共連接線6b之間的導(dǎo)通，這樣，該通道的電流源271k、272k、273k的輸出電流可以流入通道間公共連接線6b。相反，當(dāng)輸入晶體管274k、275k、276k處于切斷狀態(tài)時，輔助晶體管270-1k、270-2k、270-3k也改變到切斷狀態(tài)，因此實現(xiàn)用于連接電流源晶體管271k、272k、273k與輸入晶體管274k、275k、276k的電流路徑與通道間公共連接線6b之間的非導(dǎo)通，這樣，該通道的電流源271k、272k、273k的輸出電流不能流入通道間公共連接線6b。
工業(yè)應(yīng)用性根據(jù)本發(fā)明，有可能提供多通道驅(qū)動電路，利用該電路，即使由于半導(dǎo)體制造工藝等原因造成在包括電流源的每個通道的電路特性上出現(xiàn)通道之間的差異時，構(gòu)成負載陣列的每個通道的負載仍可以在所有通道之間的一致條件下被驅(qū)動。這樣的多通道驅(qū)動電路被用來驅(qū)動諸如各種類型的平板顯示器(例如，液晶顯示器或有機EL顯示器)的水平像素行或打印頭的打印點線等排成陣列的負載。


圖1是根據(jù)本發(fā)明的多通道驅(qū)動電路的第一實施例(正驅(qū)動型)的配置圖；圖2是顯示根據(jù)本發(fā)明的多通道驅(qū)動電路的輸出特性(對于所有的通道，接通周期是相同的)的圖；圖3是顯示根據(jù)本發(fā)明的多通道驅(qū)動電路的輸出特性(對于所有的通道，接通周期是相同的)的圖；圖4是用于驗證根據(jù)本發(fā)明的多通道驅(qū)動電路的電壓平均化操作的電路的圖；圖5是用于說明根據(jù)本發(fā)明的多通道驅(qū)動電路的電壓平均化操作的圖；圖6是根據(jù)本發(fā)明的多通道驅(qū)動電路的第二實施例(負驅(qū)動型)的配置圖；
圖7是根據(jù)本發(fā)明的多通道驅(qū)動電路的第三實施例(雙極驅(qū)動型)的配置圖；圖8是根據(jù)本發(fā)明的多通道驅(qū)動電路的第四實施例(雙極驅(qū)動型的變例)的配置圖；圖9是根據(jù)本發(fā)明的多通道驅(qū)動電路的第五實施例(正驅(qū)動型的變體)的配置圖；圖10是根據(jù)本發(fā)明的多通道驅(qū)動電路的第六實施例(雙極驅(qū)動型的變體)的配置圖；圖11是顯示根據(jù)本發(fā)明的多通道驅(qū)動電路的第六實施例的外圍電路的圖；圖12是顯示在施加的電壓、色調(diào)DATA與電流源輸出之間的相互關(guān)系的圖；圖13是顯示整個電路由多個IC芯片構(gòu)成的例子的圖；圖14是根據(jù)本發(fā)明的多通道驅(qū)動電路的第七實施例(雙極驅(qū)動型的變體)的配置圖；圖15是顯示對于RGB的每個彩色，在色調(diào)與施加電壓之間的相互關(guān)系的曲線圖；圖16是用于說明在彩色RGB之間存在Γ特性差別的情形下芯片之間的連接的圖；圖17是顯示在芯片之間的連接端的布局的圖(其中封裝是TCP或COF的情形下)；圖18是顯示在芯片之間的連接端的布局的圖(其中封裝是塑料或陶瓷的情形下)；圖19是顯示將本發(fā)明的多通道驅(qū)動電路的第一實施例應(yīng)用于有機EL板的例子的圖；圖20是顯示將本發(fā)明的多通道驅(qū)動電路的第三實施例應(yīng)用于TFT液晶板的例子的圖；圖21是顯示將本發(fā)明的多通道驅(qū)動電路的第一實施例的變體應(yīng)用于有機EL板的例子的圖；
圖22是顯示圖1所示的第一實施例的變體的圖；圖23是顯示圖6所示的第二實施例的變體的圖；圖24是顯示圖7所示的第三實施例的變體的圖；圖25是顯示圖8所示的第四實施例的變體的圖；圖26是顯示圖10所示的第六實施例的變體的圖；圖27是現(xiàn)有技術(shù)的的多通道驅(qū)動電路的配置圖(正驅(qū)動型)；以及圖28是顯示現(xiàn)有技術(shù)的多通道驅(qū)動電路的輸出特性(對于所有的通道，接通周期是相同的)的圖。
符號說明1 正端電源線2 負端電源線3 正端偏壓電源線4 負端偏壓電源線5 (正端)通道間公共連接線5a正端通道間公共連接線5k到5k+3、5ak到5ak+3(正端)通道間公共連接線的連接點5R、5G、5B設(shè)置用于RGB的每個彩色的正端通道間公共連接線6 (負端)通道間公共連接線6a負端通道間公共連接線6k到6k+3、6ak到6ak+3(負端)通道間公共連接線的連接點6R、6G、6B設(shè)置用于RGB的每個彩色的負端通道間公共連接線7 用于放電線的通道間公共連接線8 預(yù)充電電源線10k到10k+3單元電路11(正端)電流源陣列11k到11k+3(正端)電流源晶體管
12k到12k+3(正端)電流阻擋開關(guān)晶體管13、13a (正端)輸入開關(guān)陣列13k到13k+3(正端)輸入開關(guān)晶體管14k到14k+3(正端)開關(guān)控制信號15k到15k+3(正端)偏壓開關(guān)晶體管16k到16k+3(正端)截止開關(guān)晶體管17 正端調(diào)制型電流源陣列17k到17k+3正端調(diào)制型電流源18k到18k+3電流放電開關(guān)晶體管19k到19k+3偽負載電流源晶體管21、21a (負端)電流源陣列21k到21k+3(負端)電流源晶體管22k到22k+3(負端)電流阻擋開關(guān)晶體管23 (負端)輸入開關(guān)陣列23k到23k+3(負端)輸入開關(guān)晶體管24k到24k+3(負端)開關(guān)控制信號25k到25k+3(負端)偏壓開關(guān)晶體管26k到26k+3(負端)截止開關(guān)晶體管27 負端調(diào)制型電流源陣列27k到27k+3負端調(diào)制型電流源30 偏壓電源電路37k到37k+3倒相器40 負載陣列40k到40k+3負載47k到47k+3倒相器50 連接導(dǎo)體50n 負端連接導(dǎo)體50p 正端連接導(dǎo)體60 掃描驅(qū)動器
61、62、63 設(shè)置用于每個加權(quán)值的通道間公共連接線70k到70k+3預(yù)充電模擬開關(guān)81k正端輔助晶體管82k、83k連接點84k負端輔助晶體管100 多通道驅(qū)動電路101，101k，101k+1，101k+2IC芯片102 封裝170-1k到3k正端輔助晶體管171k到171k+3、172k到172k+3、173k到173k+3設(shè)置用于每個加權(quán)值的電流源晶體管174k到174k+3、175k到175k+3、176k到176k+3設(shè)置用于每個加權(quán)值的電流阻擋開關(guān)晶體管177k到177k+3、178k到178k+3、179k到179k+3設(shè)置用于每個加權(quán)值的NAND門270-1k到3k負端輔助晶體管271k到271k+3、272k到272k+3、273k到273k+3設(shè)置用于每個加權(quán)值的電流源晶體管274k到274k+3、275k到275k+3、276k到276k+3設(shè)置用于每個加權(quán)值的電流阻擋開關(guān)晶體管277k到277k+3、278k到278k+3、279k到279k+3設(shè)置用于每個加權(quán)值的NAND門511、512、513 設(shè)置用于每個彩色RGB的正端連接導(dǎo)體521、522、523 設(shè)置用于每個彩色RGB的負端連接導(dǎo)體BP1到BP3 正端加權(quán)值選擇信號BN1到BN3 負端加權(quán)值選擇信號I11k到I11k+3(正端)電流源晶體管的設(shè)定電流I13k到I13k+3負載電流OUTk到OUTk+3輸出端
PDL左側(cè)連接焊盤PDL21、PDL22、PDL23負端的左側(cè)連接焊盤PDR右側(cè)連接焊盤PDR11、PDR12、PDR13正端的右側(cè)連接焊盤Tp 正端外部連接端Tn 負端外部連接端Vk到Vk+3輸出端的電位VBH正端偏壓電源VBL負端偏壓電源VDD正端電源VSS負端電源Vx 預(yù)充電電源
權(quán)利要求
1.一種多通道驅(qū)動電路，包括電流源陣列，包括分別對應(yīng)于多個通道的多個電流源；和輸入開關(guān)陣列，包括分別對應(yīng)于多個通道的多個輸入開關(guān)，其中，由構(gòu)成電流源陣列的每個通道的各自電流源經(jīng)由構(gòu)成輸入開關(guān)陣列的每個通道的各自輸入開關(guān)向構(gòu)成負載陣列的每個通道的各自負載輸送電功率，所述多通道驅(qū)動電路的特征在于包括通道間公共連接線，用于實現(xiàn)在用于連接構(gòu)成電流源陣列的每個通道的各自電流源與構(gòu)成輸入開關(guān)陣列的每個通道的各自輸入開關(guān)的每個通道的各自電流路徑之間的導(dǎo)通；以及電流阻擋裝置，用于阻止多個通道中輸入開關(guān)處于切斷狀態(tài)的通道的電流源的輸出電流流入所述通道間公共連接線。
2.根據(jù)權(quán)利要求1所述的多通道驅(qū)動電路，其特征在于所述電流源陣列包括正端電流源陣列，包括分別對應(yīng)于多個通道的多個正端電流源；以及負端電流源陣列，包括分別對應(yīng)于多個通道的多個負端電流源，所述輸入開關(guān)陣列包括正端輸入開關(guān)陣列，包括分別對應(yīng)于多個通道的多個正端輸入開關(guān)；以及負端輸入開關(guān)陣列，包括分別對應(yīng)于多個通道的多個負端輸入開關(guān)；由構(gòu)成所述正端電流源陣列的每個通道的各自正端電流源經(jīng)由構(gòu)成所述正端輸入開關(guān)陣列的每個通道的各自正端輸入開關(guān)執(zhí)行對構(gòu)成所述負載陣列的每個通道的各自負載的正端電功率供應(yīng)，同時，由構(gòu)成所述負端電流源陣列的每個通道的各自負端電流源經(jīng)由構(gòu)成所述負端輸入開關(guān)陣列的每個通道的各自負端輸入開關(guān)執(zhí)行對構(gòu)成所述負載陣列的每個通道的各自負載的負端電功率供應(yīng)；所述通道間公共連接線包括正端通道間公共連接線，用于實現(xiàn)在用于連接構(gòu)成所述正端電流源陣列的每個通道的各自正端電流源與構(gòu)成所述正端輸入開關(guān)陣列的每個通道的各自正端輸入開關(guān)的每個通道的各自電流路徑之間的導(dǎo)通；以及負端通道間公共連接線，用于實現(xiàn)在用于連接構(gòu)成所述負端電流源陣列的每個通道的各自負端電流源與構(gòu)成所述負端輸入開關(guān)陣列的每個通道的各自負端輸入開關(guān)的每個通道的各自電流路徑之間的導(dǎo)通；以及電流阻擋裝置包括正端電流阻擋裝置，用于阻止多個通道中正端輸入開關(guān)處于切斷狀態(tài)的通道的正端電流源的輸出電流流入所述通道間公共連接線；以及負端電流阻擋裝置，用于阻止多個通道中負端輸入開關(guān)處于切斷狀態(tài)的通道的負端電流源的輸出電流流入所述通道間公共連接線。
3.根據(jù)權(quán)利要求1所述的多通道驅(qū)動電路，其特征在于構(gòu)成所述負載陣列的每個通道的負載由分別對應(yīng)于彩色R、G和B的三個容性像素組成；構(gòu)成所述電流源陣列的每個通道的電流源由用于對R像素施加Γ校正的電流源、用于對G像素施加Γ校正的電流源和用于對B像素施加Γ校正的電流源組成；以及所述通道間公共連接線包括第一通道間公共連接線，用于實現(xiàn)在用于對R像素施加Γ校正的電流源之間的連接；第二通道間公共連接線，用于實現(xiàn)在用于對G像素施加Γ校正的電流源之間的連接；第三通道間公共連接線，用于實現(xiàn)在用于對B像素施加Γ校正的電流源之間的連接。
4.根據(jù)權(quán)利要求1所述的多通道驅(qū)動電路，其特征在于構(gòu)成所述電流源陣列的每個通道的電流源由具有不同加權(quán)值的多個單位電流源以及位于單位電流源的各自輸出路徑上的單位開關(guān)構(gòu)成；經(jīng)由這些單位開關(guān)選擇的單位電流源的輸出電流相加，生成所需的設(shè)定電流值，同時每個單位開關(guān)根據(jù)編程的過程隨時間接通/切斷，從而實現(xiàn)調(diào)制型電流源，在該調(diào)制型電流源中，設(shè)定電流值隨時間改變，同時呈現(xiàn)某種分布；而且，所述通道間公共連接線由被設(shè)置用于每個加權(quán)值的多個通道間公共連接線組成，所述多個通道間公共連接線實現(xiàn)具有相同加權(quán)值的單位電流源之間的連接。
5.根據(jù)權(quán)利要求1到4的任一項所述的多通道驅(qū)動電路，其特征在于當(dāng)輸入開關(guān)處于切斷狀態(tài)時，電流阻擋裝置被配置成阻止電流流入用于連接電流源與通道間公共連接線的電流路徑。
6.根據(jù)權(quán)利要求1到4的任一項所述的多通道驅(qū)動電路，其特征在于當(dāng)輸入開關(guān)處于切斷狀態(tài)時，電流阻擋裝置被配置成禁用電流源。
7.根據(jù)權(quán)利要求1到3的任一項所述的多通道驅(qū)動電路，其特征在于當(dāng)輸入開關(guān)處于切斷狀態(tài)時，電流阻擋裝置被配置成使得流過電流源的電流繞過輸入開關(guān)而被放電。
8.一種用作多通道驅(qū)動電路的半導(dǎo)體集成器件，該器件的特征在于包括電流源陣列，包括分別對應(yīng)于多個通道的多個電流源；外部端子陣列，包括分別對應(yīng)于多個通道的、用于連接多個負載的多個外部端子；輸入開關(guān)陣列，包括分別對應(yīng)于多個通道的、處在電流源陣列與外部端子陣列之間的多個輸入開關(guān)；通道間公共連接線，用于實現(xiàn)在用于連接構(gòu)成所述電流源陣列的每個通道的各自電流源與構(gòu)成所述輸入開關(guān)陣列的每個通道的各自輸入開關(guān)的每個通道的各自電流路徑之間的導(dǎo)通；以及電流阻擋裝置，用于阻止多個通道中輸入開關(guān)處于切斷狀態(tài)的通道的電流源的輸出電流流入所述通道間公共連接線，其中，所述通道間公共連接線具有足夠大的寬度，諸如鋁的低電阻金屬物質(zhì)被用作它的材料。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成器件，其特征在于構(gòu)成多通道負載驅(qū)動電路的半導(dǎo)體芯片被放置在預(yù)定的封裝中，同時，該封裝配備有用于把所述通道間公共連接線引到外面的外部端子。
全文摘要
本發(fā)明提供一種多通道驅(qū)動電路，利用該電路，即使包括電流源的每個通道的電路特性方面由于半導(dǎo)體制造工藝等原因而在通道之間存在差異時，構(gòu)成負載陣列的每個通道的負載仍可以在所有通道之間的一致條件下被驅(qū)動。本發(fā)明包括通道間公共連接線(5)，用于實現(xiàn)在用于連接構(gòu)成電流源陣列(11)的每個通道的各自電流源與構(gòu)成輸入開關(guān)陣列(13)的每個通道的各自輸入開關(guān)的每個通道的各自電流路徑之間的導(dǎo)通；以及電流阻擋裝置(12)，用于阻止多個通道中輸入開關(guān)處于切斷狀態(tài)的通道的電流源的輸出電流流入到通道間公共連接線。
文檔編號B41J2/445GK101044542SQ2006800008
公開日2007年9月26日 申請日期2006年11月20日 優(yōu)先權(quán)日2006年2月15日
發(fā)明者佐藤多積, 牧和彥, 和田利幸, 柳井貴雅 申請人:株式會社日出高科技