專利名稱：數(shù)據(jù)傳輸系統(tǒng)及其鏈接電源狀態(tài)改變方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)傳輸系統(tǒng)，特別是涉及一種周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)及其鏈接電源狀態(tài)改變方法。
背景技術(shù)：
隨著時間的巨輪不斷向前邁進(jìn)，在個人計(jì)算機(jī)原為主流的周邊零件連接接口(Peripheral Component Interconnect，PCI)，在未來的處理器與輸出/輸入組件需要更高的傳輸頻寬，已漸漸超出PCI的范圍。業(yè)界因此推出新一代的PCI Express，以做為未來各種運(yùn)算平臺的標(biāo)準(zhǔn)區(qū)域輸入/輸出總線。其最大特色為效能的提升，單向傳輸速率即可達(dá)2.5GHz，更可藉擴(kuò)增通道(lane)增加傳輸速率，例如使用4信道即可使傳輸速度提升4倍。
高級配置與電源接口(Advanced Configuration and Power Interface，ACPI)，定義組件于各個情況下的電源狀態(tài)，稱為組件電源狀態(tài)(device powerstates，D-states)。而PCI Express更進(jìn)一步的定義組件間的鏈接的電源狀態(tài)，稱為鏈接電源狀態(tài)(link power states，L-states)。且各個鏈接電源狀態(tài)與組件電源狀態(tài)亦有相對應(yīng)的關(guān)系。
組件電源狀態(tài)D0(Full-On)表示組件是于正常工作的狀態(tài)下。組件于組件電源狀態(tài)D0時，此時組件之間的鏈接處于鏈接電源狀態(tài)L0、L0s或L1。
組件電源狀態(tài)D1及D2并未明顯地定義出，但概括而言，組件電源狀態(tài)D2較D0與D1節(jié)省電力，但保持較少組件的狀態(tài)。組件電源狀態(tài)D1較D2節(jié)省電力，但可保持更多組件的狀態(tài)。組件電源狀態(tài)D1及D2對應(yīng)至鏈接電源狀態(tài)L1。
組件電源狀態(tài)D3(Off)表示關(guān)機(jī)狀態(tài)，包括有D3cold與D3hot狀態(tài)。當(dāng)組件于D3cold狀態(tài)時，表示主電源未提供至組件。當(dāng)組件于D3hot狀態(tài)時，表示主電源提供至組件。當(dāng)組件的電源狀態(tài)于D3cold狀態(tài)，若有輔助電源(auxiliary power)提供給組件，則組件之間的鏈接對應(yīng)至鏈接電源狀態(tài)L2；若無電源提供給組件，則組件之間的鏈接對應(yīng)至鏈接電源狀態(tài)L3。組件電源狀態(tài)D3hot對應(yīng)至鏈接電源狀態(tài)L1或L2/L3 ready。
鏈接電源狀態(tài)L0是組件之間的鏈接于正常工作狀態(tài)的電源狀態(tài)。鏈接電源狀態(tài)L0s于組件之間的鏈接傳輸數(shù)據(jù)時，若有短暫的數(shù)據(jù)傳輸?shù)拈e置時段，可進(jìn)入鏈接電源狀態(tài)L0s以減少功率的耗損。
組件之間的鏈接于鏈接電源狀態(tài)L1時，組件于暫停無工作要求的狀態(tài)下，而會減低組件之間的鏈接電力的需求。此時，并無時鐘訊號的觸發(fā)，及鎖相回路電路(Phase Locked Loop，PLL)亦暫停使用。
鏈接電源狀態(tài)L2與鏈接電源狀態(tài)L3為關(guān)機(jī)狀態(tài)，差別在于鏈接電源狀態(tài)L2有輔助電源的存在，而鏈接電源狀態(tài)L3無輔助電源。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)及其電源鏈接狀態(tài)改變方法。藉由于上游組件產(chǎn)生一關(guān)閉信號后，計(jì)時一預(yù)定時間，當(dāng)上游組件未于前述的預(yù)定時間內(nèi)接收下游組件所產(chǎn)生的確認(rèn)信號時，上游組件將鏈接自第一電源鏈接狀態(tài)改變至第二鏈接電源狀態(tài)，以移除鏈接的電源。
本發(fā)明提出一種周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)。周邊裝置互連高速(Peripheral Component Interconnect Express，PCIE)數(shù)據(jù)傳輸系統(tǒng)包括上游組件、下游組件及鏈接。當(dāng)鏈接于第一鏈接電源狀態(tài)時，下游組件與上游組件通過鏈接正常傳輸數(shù)據(jù)。上游組件于產(chǎn)生關(guān)閉信號后，開始計(jì)時一預(yù)定時間。而下游組件于接收關(guān)閉信號后，輸出確認(rèn)信號至上游組件。若上游組件未于預(yù)定時間內(nèi)接收確認(rèn)信號，上游組件于預(yù)定時間后，使鏈接自第一鏈接電源狀態(tài)改變至第二鏈接電源狀態(tài)，以移除鏈接的電源。
本發(fā)明提出一種周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)的鏈接電源狀態(tài)改變方法。周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)包括上游組件、下游組件及鏈接，下游組件與上游組件通過鏈接傳輸數(shù)據(jù)。鏈接電源狀態(tài)改變方法包括如下步驟首先，上游組件發(fā)出關(guān)閉信號至下游組件，并開始計(jì)時一可調(diào)整預(yù)定時間，而此時鏈接于一第一鏈接電源狀態(tài)。接著，下游組件接收關(guān)閉信號后，輸出確認(rèn)信號至上游組件。最后，若上游組件未于可調(diào)整預(yù)定時間內(nèi)接收確認(rèn)信號，上游組件使鏈接自第一鏈接電源狀態(tài)改變至第二鏈接電源狀態(tài)，以移除鏈接的電源。
為使本發(fā)明的上述目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并結(jié)合附圖詳細(xì)說明如下。


圖1示出了于PCI Express的鏈接與層級架構(gòu)圖。
圖2示出了依照本發(fā)明一較佳實(shí)施例的周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)的架構(gòu)圖。
圖3示出了依照本發(fā)明一較佳實(shí)施例的PCIE數(shù)據(jù)傳輸系統(tǒng)的鏈接電源狀態(tài)改變方法的流程圖。
圖4示出了根聯(lián)合體及周邊裝置的信號操作示意圖。
附圖符號說明110、210上游組件111、121交易層112、122數(shù)據(jù)鏈結(jié)層113、123實(shí)體層120、220下游組件130、230鏈接200、400PCIE數(shù)據(jù)傳輸系統(tǒng)212定時器214緩存器410根聯(lián)合體422、424、426周邊裝置具體實(shí)施方式
請參照圖1，其示出了于PCI Express的鏈接(link)與層級(layer)架構(gòu)圖。
本發(fā)明PCI Express鏈接系統(tǒng)100包含有一上游組件110，一下游組件120，以及一鏈接130。其中鏈接130電性連結(jié)于上游組件110與下游組件120之間。
上游組件110包括交易層111(Transaction Layer，TL)、數(shù)據(jù)鏈結(jié)層112(Data Link Layer，DLL)及實(shí)體層113(Physical Layer，PHY)。
上游組件110包括交易層111(Transaction Layer，TL)、數(shù)據(jù)鏈結(jié)層112(Data Link Layer，DLL)及實(shí)體層113(Physical Layer，PHY)。
交易層111產(chǎn)生數(shù)據(jù)包(data packet)至數(shù)據(jù)鏈結(jié)層112，或接收數(shù)據(jù)鏈結(jié)層112傳輸而來的數(shù)據(jù)包，亦管理與組件之間的流量控制(flow control)。而交易層接收或產(chǎn)生的數(shù)據(jù)包稱為交易層包(Transaction Layer Packets，TLPs)。
數(shù)據(jù)鏈結(jié)層112與實(shí)體層113之間傳輸?shù)臄?shù)據(jù)包，以及與交易層111之間傳輸數(shù)據(jù)包。數(shù)據(jù)鏈結(jié)層112接收數(shù)據(jù)包后提供交易層包至交易層111，或接收交易層111輸出的交易層包以輸出數(shù)據(jù)包至實(shí)體層113。而數(shù)據(jù)鏈結(jié)層在做以上操作時，還可偵錯以穩(wěn)定傳輸數(shù)據(jù)包。數(shù)據(jù)鏈結(jié)層112與實(shí)體層113之間傳輸?shù)臄?shù)據(jù)包為數(shù)據(jù)鏈結(jié)層包(Data Link Layer Packets，DLLPs)。
實(shí)體層113負(fù)責(zé)在組件110與組件120之間的鏈接(Link)傳送包。實(shí)體層113自組件120接收包后，轉(zhuǎn)為數(shù)據(jù)鏈結(jié)層包輸至數(shù)據(jù)鏈結(jié)層112。實(shí)體層113亦接收數(shù)據(jù)鏈結(jié)層112的數(shù)據(jù)鏈結(jié)層包后，通過與組件120的鏈接傳送包至組件120。
而下游組件120包括交易層121、數(shù)據(jù)鏈結(jié)層122及實(shí)體層123。各層的操作亦如上述，于此不再重述。
請參照圖2，其示出了依照本發(fā)明一較佳實(shí)施例的一種周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)的架構(gòu)圖200。周邊裝置互連高速(Peripheral ComponentInterconnect Express，PCIE)數(shù)據(jù)傳輸系統(tǒng)200包括上游組件210、下游組件220及鏈接230，而上游組件210包括一定時器212以及一緩存器214。上游組件210與下游組件220通過鏈接230于鏈接電源狀態(tài)L0下正常傳輸數(shù)據(jù)。
如上述的鏈接電源狀態(tài)，其中當(dāng)鏈接電源狀態(tài)由鏈接電源狀態(tài)L0改變至鏈接電源狀態(tài)L2或鏈接電源狀態(tài)L3時，上游組件210會發(fā)出關(guān)閉信號至下游組件220，而下游組件220則響應(yīng)產(chǎn)生確認(rèn)信號至上游組件210，以移除鏈接的電源。
然而，在上游組件210需接收到下游組件220所產(chǎn)生的確認(rèn)信號，才能使鏈接自鏈接電源狀態(tài)L0改變至鏈接電源狀態(tài)L2或鏈接電源狀態(tài)L3，否則，上游組件210會一直等待接收確認(rèn)信號，而無法將鏈接電源狀態(tài)由L0改變至鏈接電源狀態(tài)L2或鏈接電源狀態(tài)L3，造成死結(jié)(Deadlock)或異常等狀況產(chǎn)生。
請參照圖3，其示出了依照本發(fā)明一較佳實(shí)施例的PCIE數(shù)據(jù)傳輸系統(tǒng)的鏈接電源狀態(tài)改變方法的流程圖300。鏈接電源狀態(tài)改變方法用于上述PCIE數(shù)據(jù)傳輸系統(tǒng)200，其方法包括如下步驟。
首先當(dāng)PCIE數(shù)據(jù)傳輸系統(tǒng)200欲使鏈接230由第一鏈接電源狀態(tài)(例如為鏈接電源狀態(tài)L0)改變至第二鏈接電源狀態(tài)(例如為鏈接電源狀態(tài)L2或鏈接電源狀態(tài)L3)時，由上游組件210發(fā)出關(guān)閉信號(例如為PME-Turn-Off)并通過鏈接230輸出至下游組件220，同時上游組件210并于關(guān)閉信號PME-Turn-Off發(fā)出后開始計(jì)時一預(yù)定時間(步驟301)。其中預(yù)計(jì)時間可彈性調(diào)整。
接著，下游組件220判斷是否收到關(guān)閉信號PME-Turn-Off(步驟302)。如果下游組件220收到關(guān)閉信號PME-Turn-Off，則輸出確認(rèn)信號(例如為PME-To-Ack)至上游組件210，以響應(yīng)關(guān)閉訊號PME-Turn-Off(步驟303)。
接著，上游組件210判斷是否于預(yù)定時間內(nèi)接收確認(rèn)信號PME-To-Ack(步驟304以及步驟305)。其中如果PCIE數(shù)據(jù)傳輸系統(tǒng)200于預(yù)定時間過后尚未收到確認(rèn)信號PME-To-Ack，則使鏈接230自第一鏈接電源狀態(tài)(例如為L0)改變成第二鏈接電源狀態(tài)(例如為L2或L3)，以移除鏈接230的電源(步驟306)。如果PCIE數(shù)據(jù)傳輸系統(tǒng)200于預(yù)定時間內(nèi)收到確認(rèn)信號PME-To-Ack，則鏈接230會響應(yīng)關(guān)閉訊號PME-Turn-Off而自第一鏈接電源狀態(tài)改變成第二鏈接電源狀(步驟306)。
如圖3所示，其中如果下游組件220沒有在預(yù)定的時間內(nèi)收到關(guān)閉訊號PME-Turn-Off，則也會使得鏈接230自第一鏈接電源狀態(tài)改變成第二鏈接電源狀態(tài)(步驟306)。
請參照表1，其示出了本發(fā)明實(shí)施例的預(yù)定時間的一設(shè)定方法。前述的預(yù)定時間是藉由設(shè)定上游組件210中的緩存器RPMTOFF，以調(diào)整預(yù)定時間的長短。舉例來說，當(dāng)設(shè)定緩存器RPMTOFF為001時，預(yù)定時間即為256μs，上游組件210于關(guān)閉信號發(fā)出后開始計(jì)時256μs，若于256μs過后仍未收到下游組件220所產(chǎn)生的確認(rèn)信號，上游組件210即將鏈接230自鏈接電源狀態(tài)L0改變至鏈接電源狀態(tài)L2或鏈接電源狀態(tài)L3，以移除鏈接230的電源。
表1

請參照圖4，其示出了根聯(lián)合體及周邊裝置的信號作動示意圖400。進(jìn)一步來說，以圖2為例，上游組件210例如為一根聯(lián)合體410(Root Complex，RC)，而下游組件220例如為視訊卡或網(wǎng)絡(luò)卡等周邊裝置(Endpoint)。根聯(lián)合體410以廣播(Broadcast)的方式同時發(fā)出關(guān)閉信號S1至周邊裝置422、周邊裝置424及周邊裝置426。周邊裝置422于接收關(guān)閉信號S1后，輸出確認(rèn)信號S21至根聯(lián)合體410，PCIE數(shù)據(jù)傳輸系統(tǒng)400則使根聯(lián)合體410與周邊裝置422的鏈接由鏈接電源狀態(tài)L0改變?yōu)殒溄与娫礌顟B(tài)L2或L3。同樣地，周邊裝置424于接收關(guān)閉信號S1后，輸出確認(rèn)信號S22至根聯(lián)合體410，使根聯(lián)合體410與周邊裝置424的鏈接由鏈接電源狀態(tài)L0改變?yōu)殒溄与娫礌顟B(tài)L2或L3。
倘若周邊裝置426于接收關(guān)閉信號S1后，沒有產(chǎn)生關(guān)閉信號S23。或是根聯(lián)合體410于預(yù)定時間過后，仍未接收到周邊裝置426所產(chǎn)生的關(guān)閉信號S23。根聯(lián)合體410將于預(yù)定時間過后，直接將根聯(lián)合體410與周邊裝置426的鏈接330由鏈接電源狀態(tài)L0改變?yōu)殒溄与娫礌顟B(tài)L2或鏈接電源狀態(tài)L3。避免根聯(lián)合體410因未收到周邊裝置426所產(chǎn)生的關(guān)閉信號S23，而造成死結(jié)(Deadlock)或異常等狀況產(chǎn)生。
本發(fā)明上述實(shí)施例所揭露的周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)及其電源鏈接狀態(tài)改變方法。利用上游組件計(jì)時一可調(diào)整預(yù)定時間，若上游組件于預(yù)定時間過后仍未接收到下游組件的確認(rèn)信號，即視為已接收到下游組件的確認(rèn)信號，而改變鏈接的鏈接電源狀態(tài)，以避免上游組件因持續(xù)等待接收確認(rèn)信號，而造成死結(jié)(Deadlock)或異常等狀況產(chǎn)生。
綜上所述，雖然本發(fā)明已以一較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下可作各種的更動與潤飾，因此本發(fā)明的保護(hù)范圍以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種數(shù)據(jù)傳輸系統(tǒng)，包括一上游組件；至少一下游組件；以及一鏈接，用以連接該上游組件以及該下游組件，其中該鏈接是于一第一鏈接電源狀態(tài)；其中，當(dāng)該上游組件輸出一關(guān)閉訊號至該下游組件并開始計(jì)時一預(yù)定時間，若該上游組件未于該預(yù)定時間內(nèi)接收由該下游組件輸出的一確認(rèn)信號，則該上游組件使該鏈接自該第一鏈接電源狀態(tài)改變至一第二鏈接電源狀態(tài)。
2.如權(quán)利要求1所述的數(shù)據(jù)傳輸系統(tǒng)，其中當(dāng)該上游組件于該預(yù)定時間內(nèi)接收該確認(rèn)信號，該上游組件根據(jù)該確認(rèn)信號使該鏈接自該第一鏈接電源狀態(tài)改變成該第二鏈接電源狀態(tài)。
3.如權(quán)利要求1所述的數(shù)據(jù)傳輸系統(tǒng)，其中當(dāng)于該第一鏈接電源狀態(tài)時，該上游組件與該下游組件通過該鏈接正常傳輸數(shù)據(jù)。
4.如權(quán)利要求1所述的數(shù)據(jù)傳輸系統(tǒng)，其中若該下游組件于該預(yù)定時間內(nèi)未收到該關(guān)閉訊號，則該鏈接自該第一鏈接電源狀態(tài)改變成該第二鏈接電源狀態(tài)。
5.如權(quán)利要求1所述的數(shù)據(jù)傳輸系統(tǒng)，其中該第一鏈接電源狀態(tài)為鏈接電源狀態(tài)L0，該第二鏈接電源狀態(tài)為鏈接電源狀態(tài)L2或鏈接電源狀態(tài)L3。
6.一種數(shù)據(jù)傳輸系統(tǒng)鏈接電源狀態(tài)改變方法，該數(shù)據(jù)傳輸系統(tǒng)包括一上游組件、一下游組件及一鏈接，該下游組件與該上游組件通過該鏈接傳輸數(shù)據(jù)，該鏈接電源狀態(tài)改變方法包括該上游組件發(fā)出一關(guān)閉信號至該下游組件，并開始計(jì)時一可調(diào)整預(yù)定時間；該下游組件接收到該關(guān)閉信號后，輸出一確認(rèn)信號至該上游組件；以及若該上游組件未于該可調(diào)整預(yù)定時間內(nèi)接收該確認(rèn)信號，該上游組件使該鏈接自一第一鏈接電源狀態(tài)改變至一第二鏈接電源狀態(tài)，用以移除該鏈接的電源。
7.如權(quán)利要求6所述的方法，其中當(dāng)該上游組件于該可調(diào)整預(yù)定時間內(nèi)接收該確認(rèn)信號，則根據(jù)該確認(rèn)信號使該鏈接自該第一鏈接電源狀態(tài)改變至該第二鏈接電源狀態(tài)，以移除該鏈接的電源。
8.如權(quán)利要求6所述的方法，其中若該下游組件于該可調(diào)整預(yù)定時間內(nèi)未收到該關(guān)閉訊號，則該鏈接自該第一鏈接電源狀態(tài)改變成該第二鏈接電源狀態(tài)。
9.如權(quán)利要求6所述的方法，其中當(dāng)于該第一鏈接電源狀態(tài)時，該上游組件與該下游組件通過該鏈接正常傳輸數(shù)據(jù)。
10.如權(quán)利要求6所述的方法，其中該第一鏈接電源狀態(tài)為鏈接電源狀態(tài)L0，該第二鏈接電源狀態(tài)為鏈接電源狀態(tài)L2或鏈接電源狀態(tài)L3。
全文摘要
一種周邊裝置互連高速(Peripheral ComponentInterconnect Express，PCIE)數(shù)據(jù)傳輸系統(tǒng)及其鏈接電源狀態(tài)改變方法。周邊裝置互連高速數(shù)據(jù)傳輸系統(tǒng)包括上游組件、下游組件及鏈接。當(dāng)鏈接于第一鏈接電源狀態(tài)時，下游組件與上游組件通過鏈接正常傳輸數(shù)據(jù)。上游組件于產(chǎn)生關(guān)閉信號后，開始計(jì)時一預(yù)定時間，且其預(yù)定時間可調(diào)整。而下游組件于接收關(guān)閉信號后，輸出確認(rèn)信號至上游組件。若上游組件未于預(yù)定時間內(nèi)接收確認(rèn)信號，上游組件于預(yù)定時間后，使鏈接自第一鏈接電源狀態(tài)改變至第二鏈接電源狀態(tài)，以移除鏈接的電源。
文檔編號G06F1/32GK1763696SQ200510125438
公開日2006年4月26日 申請日期2005年11月17日 優(yōu)先權(quán)日2005年5月23日
發(fā)明者曾紋郁, 毛金良 申請人:威盛電子股份有限公司