專利名稱：內(nèi)存錯誤仿真裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種內(nèi)存錯誤仿真裝置，尤指一種仿真錯誤位提供給主機板進行ECC測試之內(nèi)存錯誤仿真裝置。
技術(shù)背景同位檢查(parity check)與錯誤自動檢查與更正(Error Checking and Correcting; ECC)這兩項技術(shù)是常見的計算機內(nèi)存?zhèn)慑e技術(shù)。同位檢查技術(shù)是 在每個字節(jié)的數(shù)據(jù)中加入一個位，用來記錄字節(jié)中八個位的總和為奇數(shù)或偶數(shù)， 每當微處理器要從內(nèi)存讀取數(shù)據(jù)時，便會比對檢查位與數(shù)據(jù)的一致性，如果發(fā) 現(xiàn)錯誤，計算機會自動要求重傳數(shù)據(jù)，不過同位檢査有個問題，就是只能判斷 出一個位錯誤而產(chǎn)生數(shù)據(jù)的錯誤，如果兩個位同時發(fā)生錯誤，那就無法被偵測 出來了。以往同位檢查是最常被使用的數(shù)據(jù)匯整方法，然而，同位檢查雖可偵測錯 誤，卻不能修正小至一位的錯誤。錯誤自動檢査與更正是一種主機板確保數(shù)據(jù)正確性與完整性很重要的功 能，其利用矩陣方式去偵測內(nèi)存位錯誤，并且自動修正錯誤位，倘若計算機用 于服務器，那么一個支持數(shù)據(jù)完整性檢測的計算機就非常重要。絕大多數(shù)被設(shè) 計為高階服務器的計算機都會支持ECC內(nèi)存，而驗證主機板是否有支持ECC的 功能亦是生產(chǎn)主機板之必備測試項目之一，傳統(tǒng)主機板的測試驗證都是使用具 有良好功能的動態(tài)內(nèi)存模塊，將其良好功能的動態(tài)內(nèi)存模塊做短路開關(guān)線路以 仿真內(nèi)存錯誤之測試，然而，此方式往往容易造成焊接接觸不良而損壞動態(tài)內(nèi) 存模塊組件。有鑒于此，業(yè)界需開發(fā)一種錯誤仿真裝置，不需對動態(tài)內(nèi)存模塊 進行焊接動作，以降低人為錯誤而提高驗證效率。發(fā)明內(nèi)容為了解決上述的問題，本發(fā)明揭露一種內(nèi)存錯誤仿真裝置及其方法，內(nèi)存 錯誤仿真裝置為內(nèi)存與主機板之間的一延伸裝置，其包括有插槽與電路板，插 槽提供內(nèi)存插設(shè)，電路板與插槽固接并電性連接，電路板再插設(shè)于主機板之插 槽，內(nèi)存遂與主機板電性連接，并可并列傳輸數(shù)據(jù)。電路板包括有邏輯電路與錯誤仿真電路，內(nèi)存錯誤仿真方法利用上述之電 路以仿真內(nèi)存錯誤位，方法之步驟包括有利用邏輯電路提供錯誤仿真電路一控 制訊號；錯誤仿真電路響應控制訊號對主機板與內(nèi)存之存取數(shù)據(jù)中產(chǎn)生至少一 個錯誤位。于內(nèi)存錯誤仿真裝置產(chǎn)生錯誤位后，若主機板可檢查出錯誤位并更正，即表示主機板具有錯誤自動檢查與更正功能。此內(nèi)存錯誤仿真裝置此用延伸板結(jié)構(gòu)以易于更換不同形式之內(nèi)存模塊作測試，如現(xiàn)有的動態(tài)內(nèi)存模塊芯片都采用BGA (Ball Grid Array,球陣列封裝) 封裝不易焊接外加電路，因此延伸板架構(gòu)之內(nèi)存錯誤仿真裝置有助于降低人為 操作錯誤，以及有節(jié)省測試時間之優(yōu)點。


圖1為本發(fā)明之內(nèi)存錯誤仿真裝置示意圖； 圖2為本發(fā)明之內(nèi)存錯誤仿真裝置之系統(tǒng)方塊圖； 圖3為本發(fā)明之邏輯龜路之系統(tǒng)方塊圖；以及 圖4為本發(fā)明之內(nèi)存錯誤仿真方法之流程圖。
具體實施方式
圖1為本發(fā)明之內(nèi)存錯誤仿真裝置示意圖，且一并參照圖2，圖2為本發(fā)明 之內(nèi)存錯誤仿真裝置之系統(tǒng)方塊圖。如圖1所示，內(nèi)存錯誤仿真裝置10為一延 伸板結(jié)構(gòu)，亦即，原本可直接插設(shè)于主機板30之插槽301之內(nèi)存20插設(shè)于內(nèi) 存錯誤仿真裝置IO，內(nèi)存錯誤仿真裝置10再插設(shè)于主機板30之插槽301，內(nèi) 存20透過內(nèi)存錯誤仿真裝置10連接至主機板30，并且進行數(shù)據(jù)并列傳輸。內(nèi)存錯誤仿真裝置10包括有插槽101與電路板102，插槽101之針腳1012 焊接于電路板102上以固接插槽101與電路板102并達成電性連接，另一方面， 插槽101于插設(shè)內(nèi)存20后，以兩端之扣合部1011緊密扣合內(nèi)存20，于此，內(nèi) 存20與電路板102達成電性連接。當已插設(shè)內(nèi)存20之內(nèi)存錯誤仿真裝置10再 透過電路板102插設(shè)于主機板30之插槽301時，內(nèi)存20遂與主機板30達成電 性連接，主機板30即透過內(nèi)存錯誤仿真裝置10以對內(nèi)存20進行數(shù)據(jù)存取。如圖2所示，內(nèi)存錯誤仿真裝置10之電路板102配置有邏輯電路1021與 錯誤仿真電路1022，其中邏輯電路1021用以提供錯誤仿真電路1022 —控制訊 號，錯誤仿真電路1022根據(jù)此控制訊號對主機板30與內(nèi)存20之存取數(shù)據(jù)中產(chǎn) 生至少一個錯誤位。根據(jù)本發(fā)明一具體實施利，錯誤仿真電路1022之T型開關(guān) 腦a、 1022b響應此控制訊號，當控制訊號為T時，T型開關(guān)1022a、 1022b處 于致能狀態(tài)，從而使連接至內(nèi)存20之數(shù)據(jù)傳輸線1022e、 1022f接地，導致存 取數(shù)據(jù)產(chǎn)生錯誤位。如圖所示，錯誤仿真電路1022之位選擇開關(guān)1022c、 1022d 分別電性連接至T型開關(guān)1022a、 1022b，位選擇開關(guān)1022c、 1022d提供使用者 自行選擇仿真錯誤位之數(shù)目，單看使用者仿真單一位錯誤(Single-Bit Error; SBE)或是多重位錯誤(Multi-Bit Error; MBE)，而分別利用位選擇開關(guān)1022c、 1022d其中之一或兩者皆予以導通對應之T型開關(guān)1022a、 1022b。主機板30與 位選擇開關(guān)1022c、 1022d電性連接，當位選擇開關(guān)1022c、 1022d導通對應之T
型開關(guān)1022a、 1022b，主機板30于接收內(nèi)存20之數(shù)據(jù)中即包含了錯誤位，若 主機板30具有錯誤自動檢查與更正(ECC)功能，即可檢查出該錯誤位并更正。請參照圖3，其為本發(fā)明之邏輯電路1021之系統(tǒng)方塊圖，如圖所示，邏輯 電路1021包含啟動開關(guān)1023、彈跳消除電路1024、脈波寬度產(chǎn)生電路1025以 及除頻電路1026，其中啟動開關(guān)1023提供使用者按壓以產(chǎn)生觸發(fā)訊號，啟動開 關(guān)1023電性連接于彈跳消除電路1024，彈跳消除電路1024用以消除啟動開關(guān) 1023的開關(guān)彈跳現(xiàn)象，此開關(guān)彈跳現(xiàn)象為啟動開關(guān)1023被按壓后因本身機械震 動所造成的彈跳，這樣的彈跳會產(chǎn)生好幾個脈波輸入，若不將啟動開關(guān)的彈跳 予以消除，將會導致后續(xù)電路輸出錯誤之訊號。彈跳消除電路1024于作動后即 輸出觸發(fā)訊號至脈波寬度產(chǎn)生電路1025，脈波寬度產(chǎn)生電路1025響應觸發(fā)訊號 以產(chǎn)生驅(qū)動錯誤仿真電路1022之控制訊號，并設(shè)定該控制訊號于一預定頻率， 此預定頻率之寬度必須大于內(nèi)存20之工作頻率之寬度，方能在T型開關(guān)1022a、 1022b接收控制訊號而將數(shù)據(jù)傳輸線1022e、 1022f接地之時間內(nèi)足以產(chǎn)生一錯 誤位。除頻電路1026用以將一輸入之高頻訊號除頻至彈跳消除電路1024與脈 波寬度產(chǎn)生電路1025運作所需之頻率，并輸出之。根據(jù)本發(fā)明之一具體實施例，除頻電路1026輸入一頻率為4腿z之高頻訊 號Sl，利用若干個T型正反器應a應d與100倍除頻器1026e將4MHz的高 頻訊號Sl進行除頻以分別得到頻率為20kHz、 500 kHz與1MHz的S2、 S3與S4 訊號，并分別輸出至彈跳消除電路1024、第二邏輯閘組合1025d與計數(shù)器1025 以提供運作所需之頻率。啟動開關(guān)1023在被按壓后，透過彈跳消除電路1024 之D型正反器1024a、 1024b產(chǎn)生一次的脈波邊緣觸發(fā)，并將觸發(fā)訊號輸出至脈 波寬度產(chǎn)生電路1025，脈波寬度產(chǎn)生電路1025透過計數(shù)器1025a與第一邏輯閘 組合1025b輸出固定寬度脈波，并配合D型正反器1025c與第二邏輯閘組合1025d 產(chǎn)生控制訊號并輸出至錯誤仿真電路1022。請參照圖4，其為本發(fā)明之內(nèi)存錯誤仿真方法之流程圖，本發(fā)明之內(nèi)存錯誤 仿真裝置10依據(jù)此方法以實施，步驟如下插設(shè)內(nèi)存20于內(nèi)存錯誤仿真裝置 10(步驟401);內(nèi)存錯誤仿真裝置10插設(shè)于主機板30之插槽301 (步驟402); 主機板30透過內(nèi)存錯誤仿真裝置10以對內(nèi)存20進行數(shù)據(jù)存取(步驟403);通 過位選擇開關(guān)10"c、 1022d選擇仿真錯誤位之數(shù)目(步驟404);利用除頻電路 1026提供彈跳消除電路1024與脈波寬度產(chǎn)生電路1025運作所需之頻率(步驟 405);按壓啟動開關(guān)1023以產(chǎn)生觸發(fā)訊號(步驟406);彈跳消除電路1024消 除啟動開關(guān)1023的開關(guān)彈跳現(xiàn)象(步驟407);脈波寬度產(chǎn)生電路1025響應觸 發(fā)訊號以產(chǎn)生控制訊號(步驟408); T型開關(guān)1022a、 1022b響應控制訊號致使 對應之數(shù)據(jù)傳輸線1022e、 1022f接地以產(chǎn)生錯誤位(步驟409);主機板30接 收包含錯誤位之數(shù)據(jù)(步驟410);主機板30檢查出錯誤位并更正之(步驟411)。雖然本發(fā)明以前述之實施例揭露如上，然其并非用以限定本發(fā)明。在不脫
離本發(fā)明之精神和范圍內(nèi)，所為之更動與潤飾，均屬本發(fā)明之專利保護范圍。
權(quán)利要求
1. 一種內(nèi)存錯誤仿真裝置，連接一內(nèi)存與一主機板，提供該主機板以并列傳輸方式對該內(nèi)存進行數(shù)據(jù)之存取，該內(nèi)存錯誤仿真裝置包括有一邏輯電路，其在作動時送出一控制訊號；以及一錯誤仿真電路，其電性連接于該內(nèi)存及該主機板，供該主機板以并列傳輸方式對該內(nèi)存進行數(shù)據(jù)存取，該錯誤仿真電路響應該控制訊號以對并列傳輸之數(shù)據(jù)產(chǎn)生至少一錯誤位。
2. 如權(quán)利要求1所述之內(nèi)存錯誤仿真裝置，其特征是，該邏輯電路包含一 啟動開關(guān)及一彈跳消除電路，該啟動開關(guān)用以觸發(fā)該邏輯電路送出該控制訊號， 該彈跳消除電路用以消除該啟動開關(guān)之開關(guān)彈跳現(xiàn)象。
3. 如權(quán)利要求2所述之內(nèi)存錯誤仿真裝置，其特征是，該邏輯電路更包含 一脈波寬度產(chǎn)生電路及一除頻電路，該脈波寬度產(chǎn)生電路用以設(shè)定該控制訊號 于一預定頻率，該除頻電路用以提供該脈波寬度產(chǎn)生電路與該彈跳消除電路運 作所需之頻率。
4. 如權(quán)利要求1所述之內(nèi)存錯誤仿真裝置，其特征是，該錯誤仿真電路包 含至少一 T型開關(guān)，用以響應該控制訊號以將對應之數(shù)據(jù)傳輸線接地而產(chǎn)生該 錯誤位。
5. 如權(quán)利要求1所述之內(nèi)存錯誤仿真裝置，其特征是，該錯誤仿真電路更 包含至少一位選擇開關(guān)，用以選擇該錯誤位之數(shù)目。
6. 如權(quán)利要求2所述之內(nèi)存錯誤仿真裝置，其特征是，該彈跳消除電路包 含至少一D型正反器。
7. 如權(quán)利要求3所述之內(nèi)存錯誤仿真裝置，其特征是，該脈波寬度產(chǎn)生電 路包含一計數(shù)器。
8. 如權(quán)利要求3所述之內(nèi)存錯誤仿真裝置，其特征是，該除頻電路包含至 少一T型正反器。
9. 一種內(nèi)存錯誤仿真方法，適用于一主機板對一內(nèi)存進行一數(shù)據(jù)之存取測 試，該方法之步驟包括有觸發(fā)一啟動開關(guān)以產(chǎn)生一觸發(fā)訊號；響應該觸發(fā)訊號以令一脈波寬度產(chǎn)生電路產(chǎn)生一控制訊號；響應該控制信號以令至少一 T型開關(guān)對該數(shù)據(jù)產(chǎn)生至少一錯誤位；以及若該主機板偵測出該錯誤位，則該主機板支持錯誤自動檢査與更正。
10. 如權(quán)利要求9所述之內(nèi)存錯誤仿真方法，其特征是，該方法利用一彈跳 消除電路以消除該啟動開關(guān)之開關(guān)彈跳現(xiàn)象。
11. 如權(quán)利要求10所述之內(nèi)存錯誤仿真方法，其特征是，該方法利用一除頻電路以提供該脈波寬度產(chǎn)生電路與該彈跳消除電路運作所需之頻率。
12. 如權(quán)利要求9所述之內(nèi)存錯誤仿真方法，其特征是，該T型開關(guān)響應該 控制訊號致使對應之數(shù)據(jù)傳輸線接地以產(chǎn)生該錯誤位。
13. 如權(quán)利要求12所述之內(nèi)存錯誤仿真方法，其特征是，該方法利用該脈 波寬度產(chǎn)生電路將該等控制信號設(shè)定于一預定頻率，該預定頻率之寬度大于該 內(nèi)存之頻率寬度，使在該T型開關(guān)將該數(shù)據(jù)傳輸線接地之時間內(nèi)可產(chǎn)生該錯誤 位。
全文摘要
一種內(nèi)存錯誤仿真裝置及其方法，內(nèi)存錯誤仿真裝置包括有邏輯電路與錯誤仿真電路，內(nèi)存錯誤仿真方法利用兩電路以仿真內(nèi)存錯誤位，方法之步驟包括有利用邏輯電路提供錯誤仿真電路一控制訊號，以及錯誤仿真電路響應控制訊號以對主機板與內(nèi)存之存取數(shù)據(jù)中產(chǎn)生至少一個錯誤位。主機板接收包含錯誤位之數(shù)據(jù)，若主機板可檢查出錯誤位并更正，即表示主機板具有錯誤自動檢查與更正功能。
文檔編號G06F11/10GK101211285SQ200610132440
公開日2008年7月2日 申請日期2006年12月29日 優(yōu)先權(quán)日2006年12月29日
發(fā)明者溫增興 申請人:佛山市順德區(qū)順達電腦廠有限公司;神達電腦股份有限公司