專利名稱：中央處理器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種中央處理器，特別是一種計(jì)算機(jī)用的中央處理器。
背景技術(shù)：
中央處理器Central Processing Unit，簡(jiǎn)稱CPU，在計(jì)算機(jī)系統(tǒng)中，是主要核心的組件，又稱計(jì)算機(jī)的心臟。中央處理器主要用來(lái)做算術(shù)、邏輯運(yùn)算，解釋每個(gè)指令的意義，然后經(jīng)過(guò)判斷和計(jì)算后，再下指令將資料送到正確的裝置上執(zhí)行。一套計(jì)算機(jī)系統(tǒng)通常使用一個(gè)中央處理器，但是服務(wù)器類計(jì)算機(jī)或是較大型的計(jì)算機(jī)，則可能由多個(gè)中央處理器同時(shí)工作。目前市面上常聽到的中央處理器廠商有英特爾Intel所生產(chǎn)的奔騰Pentium及賽揚(yáng)Celeron系列等。
現(xiàn)有技術(shù)的中央處理器，對(duì)于不正常指令訊號(hào)的產(chǎn)生而導(dǎo)致的程序跑飛，通常采用Watchdog重新激活計(jì)算機(jī)，或是用人工方式將該計(jì)算機(jī)的電源斷電后，再重新激活計(jì)算機(jī)，中央處理器的內(nèi)部無(wú)法針對(duì)該不正常指令訊號(hào)的產(chǎn)生而主動(dòng)進(jìn)行預(yù)警。

發(fā)明內(nèi)容
本實(shí)用新型的目的是提供一種中央處理器，要解決的技術(shù)問(wèn)題是中央處理器能夠記錄該中央處理器從開機(jī)后所產(chǎn)生過(guò)的不正常指令訊號(hào)的次數(shù)，本實(shí)用新型要解決的第二個(gè)技術(shù)問(wèn)題是避免程序跑飛，本實(shí)用新型要解決的第三個(gè)技術(shù)問(wèn)題是對(duì)不正常指令訊號(hào)的次數(shù)進(jìn)行報(bào)警。
本實(shí)用新型采用以下技術(shù)方案一種中央處理器，具有譯碼器，所述譯碼器連接有計(jì)數(shù)器，計(jì)數(shù)器與暫存器或記憶單元相連接。
本實(shí)用新型的譯碼器連接有訊號(hào)重整單元，訊號(hào)重整單元輸出的信號(hào)至中央處理器外部的仲裁電路。
本實(shí)用新型的仲裁電路是另一中央處理器。
本實(shí)用新型仲裁電路的另一輸出接到ISA總線控制切換電路。
本實(shí)用新型的中央處理器外部設(shè)有儲(chǔ)存單元，儲(chǔ)存單元與中央處理器的暫存器或記憶單元相連接。
本實(shí)用新型的儲(chǔ)存單元連接有顯示器。
本實(shí)用新型的儲(chǔ)存單元連接有輸出裝置。
本實(shí)用新型的輸出裝置是報(bào)警裝置。
本實(shí)用新型的報(bào)警裝置是喇叭。
本實(shí)用新型的中央處理器采用X86CPU，計(jì)數(shù)器采用TTL74161，暫存器采用TTL74373，記憶單元采用一組或一組以上的TTL74373組成，訊號(hào)重整單元采用TTL74123，另一中央處理器采用X86CPU。
本實(shí)用新型與現(xiàn)有技術(shù)相比，中央處理器的譯碼器連接有計(jì)數(shù)器，計(jì)數(shù)器與暫存器或記憶單元相連接，計(jì)數(shù)器用以記錄該中央處理器從開機(jī)后所產(chǎn)生過(guò)的不正常指令訊號(hào)之次數(shù)，暫存器或記憶單元用以暫時(shí)將計(jì)數(shù)器所記錄的不正常指令訊號(hào)之次數(shù)儲(chǔ)存至其中，以便在該中央處理器被重新激活時(shí)，讀取和顯示。


圖1是現(xiàn)有技術(shù)的中央處理器的結(jié)構(gòu)示意圖。
圖2是本實(shí)用新型實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明。如圖1所示，現(xiàn)有技術(shù)的中央處理器10至少包括順序連接的一讀取單元101、一譯碼器102、一模擬或執(zhí)行單元103及一算術(shù)邏輯運(yùn)算單元ALU104(arithmetic and logic unit)。其中讀取單元101用于從中央處理器的外部輸入輸出界面讀取指令式機(jī)械碼；譯碼器102用于接收讀取單元101送出的指令式機(jī)械碼，以成為一個(gè)機(jī)械周期之開始，并將該指令式機(jī)械碼翻譯成每一個(gè)獨(dú)立的指令，其中也包括一不正常指令訊號(hào)，即不正確的運(yùn)算指令；模擬或執(zhí)行單元103將指令式機(jī)械碼翻譯成每一個(gè)獨(dú)立的指令進(jìn)行執(zhí)行，其中不正常指令訊號(hào)在其處理當(dāng)中將導(dǎo)致該中央處理器10的程序跑飛；算術(shù)邏輯運(yùn)算單元104接收模擬或執(zhí)行單元103送出的執(zhí)行命令，執(zhí)行算術(shù)運(yùn)算、邏輯運(yùn)算和有關(guān)的操作后，再將結(jié)果送出。
在正常的情形下，指令式機(jī)械碼不會(huì)產(chǎn)生不正常指令訊號(hào)。不正常指令訊號(hào)的發(fā)生有些是因?yàn)檐浖O(shè)計(jì)錯(cuò)誤所造成，但大多數(shù)是因?yàn)橛?jì)算機(jī)硬件發(fā)生故障或是零件老化所導(dǎo)致，如動(dòng)態(tài)隨機(jī)存取內(nèi)存DRAM(Dynamic Random Access Memory)老化，以致儲(chǔ)存在該動(dòng)態(tài)隨機(jī)存取內(nèi)存中的資料因其漏電而產(chǎn)生資料不正確，或因其它邏輯芯片故障導(dǎo)致傳輸資料發(fā)生錯(cuò)誤。
現(xiàn)有的中央處理器的這種結(jié)構(gòu)，當(dāng)產(chǎn)生不正常指令訊號(hào)時(shí)，導(dǎo)致中央處理器程序跑飛，然后等待該中央處理器外部的定時(shí)器重置(Reset)電路，自動(dòng)將該計(jì)算機(jī)重新激活，或是通過(guò)人工方式將該計(jì)算機(jī)的電源斷電后，再重新激活計(jì)算機(jī)，由于需等待定時(shí)器重置電路，自動(dòng)將該計(jì)算機(jī)重新激活，故在反應(yīng)速度上較慢，因此，計(jì)算機(jī)程序跑飛不僅會(huì)造成使用者在工作上的不便，同時(shí)亦往往造成時(shí)間及金錢上的損失。
如圖2所示，本實(shí)用新型的中央處理器CPU 20至少包括一訊號(hào)重整單元211、一計(jì)數(shù)器212及一暫存器或記憶單元213，訊號(hào)重整單元211與中央處理器20內(nèi)部的譯碼器202連接，用以接收該譯碼器202送出的不正常指令訊號(hào)，即不正確的運(yùn)算指令，并對(duì)其進(jìn)行重整后，將重整訊號(hào)輸出至該中央處理器20外部的仲裁電路30，仲裁電路的另一輸出接到ISA總線控制切換電路，該仲裁電路30可為另一中央處理器，用以在接收到該重整訊號(hào)后，接管所有之控制程序，以達(dá)到重新激活該中央處理器20，不死機(jī)之目的。
由于不正常指令訊號(hào)的工作頻率太高，如600百萬(wàn)赫茲MHz以上，以致發(fā)出電磁波，該電磁波常干擾且影響到其它電子零件之正常工作，也將使得該仲裁電路30不容易接收，故將其工作頻率通過(guò)訊號(hào)重整單元211調(diào)整為低頻率，如33百萬(wàn)赫茲MHz的波型供該仲裁電路30使用。
計(jì)數(shù)器212與譯碼器202連接，用以記錄該中央處理器20從開機(jī)后所產(chǎn)生過(guò)之該不正常指令訊號(hào)之次數(shù)；該暫存器或記憶單元213用以暫時(shí)將計(jì)數(shù)器212所記錄的不正常指令訊號(hào)之次數(shù)儲(chǔ)存至其中，并供中央處理器20外部的儲(chǔ)存單元31內(nèi)的軟件程序311在重新激活該中央處理器20時(shí)讀取，以供使用者判斷是否為該不正常指令訊號(hào)所造成的重置，當(dāng)不正常指令訊號(hào)的次數(shù)超過(guò)預(yù)定次數(shù)時(shí)，則可通過(guò)該軟件程序311、與存儲(chǔ)單元連接的顯示器32中顯示出，或通過(guò)該軟件程序311、與存儲(chǔ)單元連接的其它周邊輸出裝置33，如喇叭提出報(bào)警信號(hào)；使用者還可判斷該中央處理器20的程序跑飛次數(shù)是否已超過(guò)正常標(biāo)準(zhǔn)，并據(jù)以決定是否對(duì)其進(jìn)行檢測(cè)、維修或更換，以確保后續(xù)作業(yè)得以正常進(jìn)行。
本實(shí)用新型的中央處理器采用X86CPU，計(jì)數(shù)器采用TTL74161，暫存器采用TTL74373，記憶單元采用一組或一組以上的TTL74373組成，訊號(hào)重整單元采用TTL74123，另一中央處理器采用X86CPU，儲(chǔ)存單元采用一般PC用內(nèi)存條，顯示器采用一般PC用顯示器，喇叭采用一般PC用喇叭。
本實(shí)用新型的中央處理器，可清楚得知，當(dāng)有該不正常指令訊號(hào)發(fā)生時(shí)，除了可將該不正常指令訊號(hào)經(jīng)由該訊號(hào)重整單元211對(duì)其進(jìn)行重整，并將重整訊號(hào)輸出至該中央處理器20外部之該仲裁電路30，其中該仲裁電路可為另一中央處理器，以在接收到該重整訊號(hào)后，接管所有之控制程序，重新激活該中央處理器20以達(dá)到不死機(jī)之目的；此外，計(jì)數(shù)器212，尚可記錄該中央處理器20從開機(jī)后所產(chǎn)生過(guò)之該不正常指令訊號(hào)之次數(shù)，并儲(chǔ)存至緩存器或記憶單元213中，以在該中央處理器20被重新激活時(shí)，供該軟件程序311讀取，并予顯示。
綜上所述，本實(shí)用新型的中央處理器20在發(fā)生不正常指令訊號(hào)產(chǎn)生時(shí)，其反應(yīng)速度即可變快，同時(shí)可降低因程序跑飛所造成使用者在工作上的不便、時(shí)間及金錢上的損失，進(jìn)而達(dá)到不死機(jī)或據(jù)以決定是否對(duì)其進(jìn)行檢測(cè)、維修或更換，以確保后續(xù)作業(yè)得以正常進(jìn)行之目的。
權(quán)利要求1.一種中央處理器，具有譯碼器，其特征在于所述譯碼器連接有計(jì)數(shù)器，計(jì)數(shù)器與暫存器或記憶單元相連接。
2.根據(jù)權(quán)利要求1所述的中央處理器，其特征在于所述譯碼器連接有訊號(hào)重整單元，訊號(hào)重整單元輸出的信號(hào)至中央處理器外部的仲裁電路。
3.根據(jù)權(quán)利要求2所述的中央處理器，其特征在于所述仲裁電路是另一中央處理器。
4.根據(jù)權(quán)利要求3所述的中央處理器，其特征在于所述仲裁電路的另一輸出接到ISA總線控制切換電路。
5.根據(jù)權(quán)利要求4所述的中央處理器，其特征在于所述中央處理器外部設(shè)有儲(chǔ)存單元，儲(chǔ)存單元與中央處理器的暫存器或記憶單元相連接。
6.根據(jù)權(quán)利要求5所述的中央處理器，其特征在于所述儲(chǔ)存單元連接有顯示器。
7.根據(jù)權(quán)利要求6所述的中央處理器，其特征在于所述儲(chǔ)存單元連接有輸出裝置。
8.根據(jù)權(quán)利要求7所述的中央處理器，其特征在于所述輸出裝置是報(bào)警裝置。
9.根據(jù)權(quán)利要求8所述的中央處理器，其特征在于所述報(bào)警裝置是喇叭。
10.根據(jù)權(quán)利要求9所述的中央處理器，其特征在于所述中央處理器采用X86CPU，計(jì)數(shù)器采用TTL74161，暫存器采用TTL74373，記憶單元采用一組或一組以上的TTL74373組成，訊號(hào)重整單元采用TTL74123，另一中央處理器采用X86CPU。
專利摘要本實(shí)用新型公開了一種中央處理器，要解決的技術(shù)問(wèn)題是中央處理器能夠記錄該中央處理器從開機(jī)后所產(chǎn)生過(guò)的不正常指令訊號(hào)的次數(shù)，本實(shí)用新型采用以下技術(shù)方案一種中央處理器，具有譯碼器，所述譯碼器連接有計(jì)數(shù)器，計(jì)數(shù)器與暫存器或記憶單元相連接，本實(shí)用新型與現(xiàn)有技術(shù)相比，計(jì)數(shù)器用以記錄該中央處理器從開機(jī)后所產(chǎn)生過(guò)的不正常指令訊號(hào)之次數(shù)，暫存器或記憶單元用以暫時(shí)將計(jì)數(shù)器所記錄的不正常指令訊號(hào)之次數(shù)儲(chǔ)存至其中，以便在該中央處理器被重新激活時(shí)，讀取和顯示。
文檔編號(hào)G06F15/78GK2919369SQ20062001396
公開日2007年7月4日 申請(qǐng)日期2006年5月11日 優(yōu)先權(quán)日2006年5月11日
發(fā)明者戴文鐘 申請(qǐng)人:深圳市昭營(yíng)科技有限公司