專利名稱：一種工藝參數(shù)變化下成品率驅(qū)動的時(shí)鐘偏差安排方法
技術(shù)領(lǐng)域：
本發(fā)明屬集成電路技術(shù)領(lǐng)域，具體涉及一種成品率驅(qū)動的時(shí)鐘偏差安排方法。
背景技術(shù)：
在同步數(shù)字集成電路設(shè)計(jì)中，通常要求所有觸發(fā)器的時(shí)鐘信號都是同時(shí)到達(dá)的即零偏差，以保證時(shí)序電路的功能正確。但是，零偏差限制了時(shí)序電路中可以正常工作的信號的最高頻率，從而影響了電路的性能。安排有用的時(shí)鐘偏差是提高數(shù)字集成電路性能的一種非常有效的手段。
當(dāng)前先進(jìn)的集成電路工藝水平已經(jīng)進(jìn)入深亞微米階段，而光刻精度并沒有相應(yīng)的提高，使得集成電路工藝參數(shù)與設(shè)計(jì)值有一定的偏差。這導(dǎo)致制造出來的芯片中的數(shù)據(jù)信號的延遲和時(shí)鐘信號的延遲呈現(xiàn)一定的概率分布特性。這種信號延遲的隨機(jī)變化性可能導(dǎo)致電路時(shí)序的不正確。而時(shí)序不正確是高速數(shù)字集成電路成品率損失的主要因素。因此，在對時(shí)鐘系統(tǒng)的時(shí)鐘偏差安排時(shí)有必要考慮信號延遲的不確定性，以提高最終芯片的成品率。
在安排時(shí)鐘偏差時(shí)，時(shí)鐘周期和成品率是兩個互相制約的優(yōu)化目標(biāo)。早期文獻(xiàn)中的算法基本上都是以減小時(shí)鐘周期為主要優(yōu)化目標(biāo)，但是都沒有去驗(yàn)證最后的成品率。考慮到工藝參數(shù)的不確定性，文獻(xiàn)[1][2]預(yù)先給每個時(shí)鐘偏差的可行范圍的上下邊界設(shè)定一個安全余量(slack)，即有意的預(yù)先縮緊時(shí)鐘偏差的可行范圍。然后在新的可行范圍中去優(yōu)化時(shí)鐘周期，這樣可以保證電路有一定的工藝偏差容忍性。另外一種方法認(rèn)為，如果把所有的時(shí)鐘偏差安排在其可行范圍的中點(diǎn)，會增強(qiáng)電路對工藝偏差的容忍性。據(jù)此，文獻(xiàn)[3]把時(shí)鐘偏差安排問題歸結(jié)為最小平方誤差問題，[3][4]提出不同的優(yōu)化總的中值誤差平方之和的算法。但是，這種算法為了減小總的中值誤差平方和，使得某些時(shí)鐘偏差的安全余量接近零，這不利于提高成品率。
在實(shí)際的集成電路設(shè)計(jì)中，時(shí)鐘周期通常是固定的。針對這種情況，文獻(xiàn)[5]提出在一定時(shí)鐘周期下的成品率驅(qū)動的時(shí)鐘偏差安排的算法，其中的Prop算法首先按比例分配最關(guān)鍵環(huán)中的時(shí)鐘偏差的安全余量，然后用基于最小均值環(huán)(minimum mean cycle)的算法平均的分配剩下的時(shí)鐘偏差的安全余量。
參考文獻(xiàn) J.P.Fishbum.Clock skew optimization[J].IEEE Transaction on Computers，1990，39(7)945-951[2]R.B.Deokar and S.S.Sapatnekar.A graph-theoretic approach to clock skew optimization[C]//Proceedings of IEEE International Symposium on Circuits and Systems，London，1994407-410[3]J.L.Neves and E.G.Friedman.Optimal clock skew scheduling tolerant to process variations[C]//Proceedings of IEEE/ACM International Conference on Design Automation，Las Vegas，NV，1996623-628[4]I.S.Kourtev，and E.G.Friedman.Clock skew scheduling for improved reliability via quadraticprogramming[C]//Proceedings of IEEE/ACM International Conference on Computer AidedDesign，San Jose，CA，1999239-243[5]J.-L.Tsai，D.H.Baik，C.C.-P.Chen and K.K.Saluja.Yield-driven，false-path-aware clock skewscheduling[J].IEEE Design & Test of Computers，2005，22(3)214-222[6]T.H.Cormen，C.E.Leiserson，R.L.Riverst and C.Stein.Introduction to Algorithms[M].Second Edition.Cambridge，MassachusettsMcGraw-Hill Book Company，2001[7]M.Hartmann，J.B.Orlin.Finding minimum cost to time ratio cycles with small integraltransit times[J].Networks，1993，23567-574發(fā)明內(nèi)容本發(fā)明的目的在于提出一種在工藝參數(shù)變化下成品率驅(qū)動的時(shí)鐘偏差安排的方法。
下面首先介紹本發(fā)明要解決的問題，然后介紹本發(fā)明提出的統(tǒng)計(jì)時(shí)序約束圖的概念及建立方法，然后在此基礎(chǔ)上，提出一種考慮工藝參數(shù)變化的時(shí)鐘偏差安排方法。
一、本發(fā)明要解決的問題圖1所示的是一個簡單的同步時(shí)序電路。其中，時(shí)鐘信號沒有畫出來，帶有陰影的橢圓表示觸發(fā)器之間的組合電路。
在同步時(shí)序電路中，時(shí)鐘信號到達(dá)每個觸發(fā)器的時(shí)延通常不會是完全一致的，即有一定的偏差sij＝Ti-Tj(1)其中，Ti和Tj分別是時(shí)鐘信號到達(dá)觸發(fā)器FFi和觸發(fā)器FFj的時(shí)間，這種偏差被稱為時(shí)鐘偏差。通常，我們只關(guān)心時(shí)序相鄰(sequential adjacent)的觸發(fā)器之間的時(shí)鐘偏差。如果兩個觸發(fā)器之間有組合電路相連，則稱這兩個觸發(fā)器是時(shí)序相鄰的。
為了保證數(shù)據(jù)被完整的接收和發(fā)送，時(shí)鐘偏差要滿足建立時(shí)間和保持時(shí)間的約束Thold-dij≤sij≤TCP-Dij-Tsetup(2)其中Thold和Tsetup分別指數(shù)據(jù)的保持時(shí)間和建立時(shí)間，TCP表示時(shí)鐘周期。Dij和dij分別表示觸發(fā)器和FFi觸發(fā)器FFj之間的組合電路的最大時(shí)延和最小時(shí)延。
當(dāng)工藝參數(shù)變化時(shí)，不等式(2)中的Dij和dij都不是固定的，而是呈現(xiàn)一定的概率分布特性。另外，即使在安排好時(shí)鐘偏差后，一方面由于指定偏差的時(shí)鐘布線算法的不完善，另一方面由于不同時(shí)鐘路徑的時(shí)延受工藝參數(shù)的影響不同，最終的時(shí)鐘偏差與預(yù)先設(shè)定值sij不可能完全一致。這兩種不確定性就會導(dǎo)致在工藝參數(shù)變化時(shí)有一定概率破壞觸發(fā)器的建立時(shí)間和保持時(shí)間的約束條件，即時(shí)鐘偏差的約束條件。
在實(shí)際的集成電路設(shè)計(jì)中，時(shí)鐘周期通常是固定的。本發(fā)明針對這種情況，提出一種在給定時(shí)鐘周期下合理安排有用時(shí)鐘偏差的方法，以助于提高集成電路的成品率。
二、統(tǒng)計(jì)時(shí)序約束圖的建立方法形如不等式(2)所示的約束條件是一個差值約束系統(tǒng)(difference constraint system)，可以用一個帶權(quán)的有向圖來表示[6]。由此，一個電路圖可轉(zhuǎn)換成一個時(shí)序約束圖GC[2]。假如數(shù)據(jù)由觸發(fā)器FFi流向觸發(fā)器FFj，那么由FFi指向FFj的邊被稱作h邊，其權(quán)值為dij-Thold，由FFj指向FFi的邊被稱作s邊，其權(quán)值為TCP-Dij-Tsetup。
假設(shè)進(jìn)行統(tǒng)計(jì)靜態(tài)時(shí)序分析后，觸發(fā)器FFi和觸發(fā)器FFj之間的組合電路的時(shí)延近似服從高斯分布。最大時(shí)延 的均值和方差分別是 和 最小時(shí)延 的均值和方差分別是 和 這樣， 的均值和方差分別是 和 的均值和方差分別是 和 由此，我們把傳統(tǒng)的時(shí)序約束圖延伸為統(tǒng)計(jì)的時(shí)序約束圖。每條邊的權(quán)重由均值和標(biāo)準(zhǔn)偏差組成，即(μ，σ)。圖2表示圖1電路對應(yīng)的統(tǒng)計(jì)時(shí)序約束圖。其中，T1，T2，T3和T4表示相對的時(shí)鐘到達(dá)時(shí)間。
三、時(shí)鐘偏差安排方法安排時(shí)鐘偏差，是要確定統(tǒng)計(jì)時(shí)序約束圖中所有時(shí)序相鄰的觸發(fā)器之間的時(shí)鐘偏差。下面具體介紹本發(fā)明時(shí)鐘偏差安排的方法及步驟。先根據(jù)靜態(tài)時(shí)序分析的結(jié)果建立統(tǒng)計(jì)時(shí)序結(jié)束圖。
1.1尋找關(guān)鍵環(huán)在安排時(shí)鐘偏差前，需要先找出關(guān)鍵環(huán)。在統(tǒng)計(jì)時(shí)序約束圖中，一個環(huán)是否是關(guān)鍵環(huán)由兩個因素決定邊的權(quán)重的均值和標(biāo)準(zhǔn)偏差。不考慮各條邊的相關(guān)性，一個環(huán)中所有邊的權(quán)重之和的均值為 標(biāo)準(zhǔn)偏差為 因此，比值
Σe∈ckμ(e)Σe∈ckσ2(e)---(3)]]>最小的環(huán)即是關(guān)鍵環(huán)。但是，在圖中尋找上述比值最小的環(huán)的難度很大。
為此，我們定義下面的比值b=Σe∈ckμ(e)Σe∈ckσα(e)---(4)]]>最小的環(huán)為最關(guān)鍵環(huán)c，ck表示一個環(huán)中的所有的邊的集合，μ(e)和σ(e)分別表示邊e的權(quán)重的均值和標(biāo)準(zhǔn)偏差，α取值范圍為1≤α≤2。在實(shí)際過程中，α可以任取一個在1和2之間的值，比如1.5。還可以采用二分查找法，尋找一個使得 和 接近的α值。
如果把均μ(e)當(dāng)作費(fèi)用，而把標(biāo)準(zhǔn)偏差的冪σα(e)當(dāng)作時(shí)間。這樣，在統(tǒng)計(jì)時(shí)序約束圖中尋找關(guān)鍵環(huán)的問題就轉(zhuǎn)換成最小費(fèi)用/時(shí)間比值環(huán)問題。最小費(fèi)用/時(shí)間比值環(huán)問題可參見文獻(xiàn)[7]。
1.2分配安全余量環(huán)中的一條邊evi，vj對應(yīng)的時(shí)鐘偏差的安全余量定義為Tslack(evi,vj)=μ(evi,vj)-(Tvj-Tvi)---(5)]]>那么，環(huán)上的所有的邊的安全余量之和為Ttot_slack(c)=Σevi,vj∈cTslack(evi,vj)=Σevi,vj∈cμ(evi,vj)---(6)]]>通常，觸發(fā)器之間的組合電路的長路徑的時(shí)延隨機(jī)變化性比短路徑的大，所以平均分配環(huán)里的每條邊的安全余量不利于提高成品率[5]。在本發(fā)明的算法中，每次找到最關(guān)鍵環(huán)c后，按照下式Tslack(evi,vj)=σα(evi,vj)Σe∈cσα(e)Ttot_slack(c)=σα(evi,vj)Σe∈cσα(e)Σe∈cμ(e)---(7)]]>即根據(jù)路徑時(shí)延的標(biāo)準(zhǔn)偏差按比例分配每條邊的安全余量。
1.3壓縮統(tǒng)計(jì)時(shí)序約束圖與文獻(xiàn)[5]中的最小均值環(huán)算法類似，分配好關(guān)鍵環(huán)中每條邊的安全余量后，將關(guān)鍵環(huán)壓縮成一個超點(diǎn)。同時(shí)，要更新環(huán)內(nèi)的點(diǎn)與環(huán)外的點(diǎn)相連的邊的權(quán)重。假設(shè)在分配安全余量后環(huán)內(nèi)一個頂點(diǎn)vi的時(shí)鐘到達(dá)時(shí)間為Tvi，那么由環(huán)外點(diǎn)vj指向環(huán)內(nèi)點(diǎn)vi的邊的權(quán)重的均值變?yōu)棣?evj，vi)Tvi，由環(huán)內(nèi)點(diǎn)vi指向環(huán)外點(diǎn)vj的邊的權(quán)重的均值變?yōu)棣?evj，vi)+Tvi。但是，邊的權(quán)重的標(biāo)準(zhǔn)偏差保持不變。
每當(dāng)將關(guān)鍵環(huán)壓縮成一個超點(diǎn)時(shí)，需要將關(guān)鍵環(huán)中的點(diǎn)和壓縮得到的超點(diǎn)的關(guān)系插入到一棵關(guān)系樹(森林)中，如圖3所示。其中，關(guān)鍵環(huán)中的點(diǎn)是壓縮得到的超點(diǎn)的孩子節(jié)點(diǎn)。注意，孩子節(jié)點(diǎn)也可能是前面過程壓縮得到的超點(diǎn)。每個節(jié)點(diǎn)中的數(shù)值表示本次迭代過程中暫時(shí)設(shè)定的時(shí)鐘到達(dá)時(shí)間。
1.4重復(fù)上述過程、計(jì)算最終的時(shí)鐘偏差將關(guān)鍵環(huán)壓縮成一個超點(diǎn)并更新相應(yīng)的邊的權(quán)重后，在新的圖中繼續(xù)尋找最小費(fèi)用/時(shí)間比值環(huán)，然后按照公式(7)分配安全余量，直到圖中只剩下一個超點(diǎn)或者圖的邊的條數(shù)為0。注意，如果算法結(jié)束時(shí)超點(diǎn)個數(shù)大于1而邊的條數(shù)為0，則說明原始電路是由若干個沒有數(shù)據(jù)交換的部分組成的。
在分配好所有的時(shí)鐘偏差的安全余量后，還需要重新去計(jì)算時(shí)鐘信號到所有的觸發(fā)器的相對到達(dá)時(shí)間。最后，通過遍歷這棵樹(森林)獲得最終的時(shí)鐘到達(dá)時(shí)間。每個葉節(jié)點(diǎn)代表一個觸發(fā)器，它的真實(shí)時(shí)鐘到達(dá)時(shí)間是它的所有上層節(jié)點(diǎn)時(shí)鐘到達(dá)時(shí)間之和。
綜上，本發(fā)明關(guān)于時(shí)鐘偏差安排方法可歸納為如下具體步驟步驟1根據(jù)統(tǒng)計(jì)靜態(tài)時(shí)序分析的結(jié)果建立統(tǒng)計(jì)時(shí)序約束圖；步驟2根據(jù)(4)式查找關(guān)鍵環(huán)；步驟3根據(jù)(7)式分配安全余量；步驟4將關(guān)鍵環(huán)壓縮成一個超點(diǎn)，更新相應(yīng)邊的權(quán)重的均值；步驟5重復(fù)步驟2到步驟4，直到圖中只剩下一個超點(diǎn)或者圖的邊的條數(shù)為0；步驟6遍歷如圖3所示的樹(森林)，計(jì)算所有葉節(jié)點(diǎn)(代表觸發(fā)器)的真實(shí)的時(shí)鐘到達(dá)時(shí)間。根據(jù)每個觸發(fā)器的時(shí)鐘到達(dá)時(shí)間，即可按(1)式得到時(shí)序相鄰的觸發(fā)器的時(shí)鐘偏差。
發(fā)明的特點(diǎn)是1、提出統(tǒng)計(jì)時(shí)序約束圖的概念，每條邊的權(quán)重由均值和標(biāo)準(zhǔn)偏差組成。利用統(tǒng)計(jì)時(shí)序分析的結(jié)果，將時(shí)序電路轉(zhuǎn)換成統(tǒng)計(jì)時(shí)序約束圖。
2、尋找關(guān)鍵環(huán)時(shí)，同時(shí)考慮每條數(shù)據(jù)路徑時(shí)延的均值和標(biāo)準(zhǔn)偏差的影響。并且，判斷關(guān)鍵環(huán)的公式中包含一個調(diào)節(jié)因子α(1≤α≤2)。這樣可以根據(jù)不同電路和工藝條件而設(shè)置不同的因子，使得尋找到的關(guān)鍵環(huán)是最接近真實(shí)的關(guān)鍵環(huán)。
3、根據(jù)各條邊所對應(yīng)的數(shù)據(jù)時(shí)延的標(biāo)準(zhǔn)偏差不同而按一定比例分配關(guān)鍵環(huán)中每條邊的安全余量，即每條邊的安全余量的比值等于相應(yīng)的時(shí)延的標(biāo)準(zhǔn)偏差的比值的α次方。
本發(fā)明具有如下優(yōu)點(diǎn)1、提出統(tǒng)計(jì)時(shí)序約束圖的概念，能夠清晰準(zhǔn)確的描述統(tǒng)計(jì)時(shí)序分析的結(jié)果對時(shí)鐘偏差的約束關(guān)系。
2、給出一種新的判斷關(guān)鍵環(huán)的標(biāo)準(zhǔn)，根據(jù)不同電路和工藝條件而設(shè)置不同的因子，使得尋找到的關(guān)鍵環(huán)是最接近真實(shí)的關(guān)鍵環(huán)。同時(shí)，按照這種新的標(biāo)準(zhǔn)，可以直接利用計(jì)算機(jī)圖論中的最小費(fèi)用/時(shí)間比值環(huán)(minimum cost-to-time ratio cycle)算法尋找關(guān)鍵環(huán)。
3、在關(guān)鍵環(huán)中安排時(shí)鐘偏差時(shí)，使得每條邊的安全余量的比值等于相應(yīng)的數(shù)據(jù)路徑時(shí)延的標(biāo)準(zhǔn)偏差的比值的α次方，這樣可以使得在工藝偏差下電路時(shí)序滿足要求的概率增大，有助于提高芯片的成品率。而且，計(jì)算工作量大為減少。


圖1同步時(shí)序電路。
圖2統(tǒng)計(jì)時(shí)序約束圖。
圖3數(shù)據(jù)結(jié)構(gòu)。
具體實(shí)施例方式
下面通過具體實(shí)例進(jìn)一步說明本發(fā)明。
使用ISCAS’89的標(biāo)準(zhǔn)測試電路，其中包括觸發(fā)器和組合電路。在安排時(shí)鐘偏差前，需要做統(tǒng)計(jì)時(shí)序分析，獲得時(shí)序相鄰的觸發(fā)器之間的最大時(shí)延和最小時(shí)延的概率分布信息。在做統(tǒng)計(jì)時(shí)序分析時(shí)，假設(shè)每個邏輯門的時(shí)延服從相互獨(dú)立的高斯分布N(μ，σ2)。實(shí)驗(yàn)中，選取μ＝1ps和σ＝0.15ps。
我們使用本發(fā)明的方法安排時(shí)鐘偏差，此外還采用文獻(xiàn)[5]中的Prop算法安排時(shí)鐘偏差，以進(jìn)行比較。下表中第6列表示了直接設(shè)定α為1.5時(shí)采用本發(fā)明方法后所得到的時(shí)序成品率，第7列表示了采用二分查找法計(jì)算出的α值及相應(yīng)的時(shí)序成品率。


從上面的實(shí)驗(yàn)結(jié)果可以看出，采用本發(fā)明方法安排時(shí)鐘偏差，時(shí)序成品率平均可以提高5.6％左右。
實(shí)驗(yàn)結(jié)果表明，在成品率驅(qū)動的時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)中，可以首先應(yīng)用本發(fā)明方法進(jìn)行時(shí)鐘偏差的安排，然后進(jìn)行時(shí)鐘布線及緩沖器插入。本發(fā)明方法有利于提高芯片的成品率。
權(quán)利要求
1.一種工藝參數(shù)變化下成品率驅(qū)動的時(shí)鐘偏差安排方法，其特征在于具體步驟如下步驟1根據(jù)統(tǒng)計(jì)靜態(tài)時(shí)序分析的結(jié)果建立統(tǒng)計(jì)時(shí)序約束圖在同步時(shí)序電路中，時(shí)鐘信號到達(dá)每個觸發(fā)器的時(shí)延有一定的偏差sij＝Ti-Tj(1)其中，Ti和Tj分別是時(shí)鐘信號到達(dá)觸發(fā)器FFi和觸發(fā)器FFj的時(shí)間，這種偏差被稱為時(shí)鐘偏差；為了保證數(shù)據(jù)被完整的接收和發(fā)送，時(shí)鐘偏差要滿足建立時(shí)間和保持時(shí)間的約束Thold-dij≤sij≤TCP-Dij-Tsetup(2)其中Thold和Tsetup分別指數(shù)據(jù)的保持時(shí)間和建立時(shí)間，TCP表示時(shí)鐘周期，Dij和dij分別表示觸發(fā)器和FFi觸發(fā)器FFj之間的組合電路的最大時(shí)延和最小時(shí)延；形如不等式(2)所示的約束條件是一個差值約束系統(tǒng)，用一個帶權(quán)的有向圖來表示，一個電路圖轉(zhuǎn)換成一個時(shí)序約束圖GC，假如數(shù)據(jù)由觸發(fā)器FFi流向觸發(fā)器FFj，那么由FFi指向FFj的邊被稱作h邊，其權(quán)值為dij-Thold，由FFj指向FFi的邊被稱作s邊，其權(quán)值為TCP-Dij-Tsetup；步驟2計(jì)算根據(jù)(4)式查找關(guān)鍵環(huán)b=Σe∈ckμ(e)Σe∈ckσα(e)---(4)]]>最小的環(huán)為最關(guān)鍵環(huán)c，ck表示一個環(huán)中的所有的邊的集合，μ(e)和σ(e)分別表示邊e的權(quán)重的均值和標(biāo)準(zhǔn)偏差，α取值范圍為1≤α≤2；步驟3根據(jù)(7)式分配安全余量環(huán)中的一條邊evi，vj對應(yīng)的時(shí)鐘偏差的安全余量定義為Tslack(evi,vj)=μ(evi,vj)-(Tvj-Tvi)---(5)]]>那么，環(huán)上的所有的邊的安全余量之和為Ttot_slack(c)=Σevi,vj∈cTslack(evi,vj)=Σevi,vj∈cμ(evi,vj)---(6)]]>每次找到最關(guān)鍵環(huán)c后，按照下式Tslack(evi,vj)=σα(evi,vj)Σe∈cσα(e)Ttot_slack(c)=σα(evi,vj)Σe∈cσα(e)Σe∈cμ(e)---(7)]]>即根據(jù)路徑時(shí)延的標(biāo)準(zhǔn)偏差按比例分配每條邊的安全余量；步驟4將關(guān)鍵環(huán)壓縮成一個超點(diǎn)，更新相應(yīng)邊的權(quán)重的值；每當(dāng)將關(guān)鍵環(huán)壓縮成一個超點(diǎn)時(shí)，要將關(guān)鍵環(huán)中的點(diǎn)和壓縮得到的超點(diǎn)的關(guān)系插入到關(guān)系樹中；步驟5重復(fù)步驟2到步驟4，直到圖中只剩下一個超點(diǎn)或者圖的邊的條數(shù)為0；步驟6遍歷關(guān)系樹，計(jì)算代表觸發(fā)器的所有葉節(jié)點(diǎn)的真實(shí)的時(shí)鐘到達(dá)時(shí)間。根據(jù)每個觸發(fā)器的時(shí)鐘到達(dá)時(shí)間，按(1)式得到時(shí)序相鄰的觸發(fā)器的時(shí)鐘偏差。
全文摘要
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體為一種成品率驅(qū)動的時(shí)鐘偏差安排方法。該方法的步驟包括根據(jù)統(tǒng)計(jì)靜態(tài)時(shí)序分析的結(jié)果建立統(tǒng)計(jì)時(shí)序約束圖；對該約束圖尋找關(guān)鍵環(huán)，并重新分配安全余量；然后將關(guān)鍵環(huán)壓縮成一個超點(diǎn)，更新相應(yīng)邊的權(quán)重的均值，將關(guān)鍵中的點(diǎn)和壓縮得到的超點(diǎn)的關(guān)系插入關(guān)系樹中；如此重復(fù)，直到圖中只剩下一個超點(diǎn)或圖中邊的條數(shù)為0；最后遍歷關(guān)系樹，計(jì)算代表觸發(fā)器的所有葉節(jié)點(diǎn)的真實(shí)的時(shí)鐘到達(dá)時(shí)間，從而獲得時(shí)序相鄰的觸發(fā)器的時(shí)鐘偏差。本發(fā)明方法充分考慮了信號延遲的不確定性，有利于提高芯片的成品率。
文檔編號G06F17/50GK101038602SQ200710039658
公開日2007年9月19日 申請日期2007年4月19日 優(yōu)先權(quán)日2007年4月19日
發(fā)明者方君, 陸偉成, 趙文慶 申請人:復(fù)旦大學(xué)