專利名稱：半導體元件的模型修正方法
技術領域：
本發(fā)明有關于一種半導體元件的模型修正方法，尤其涉及一種對半導體元 件的目標模型進行修正，使得修正后模型可對半導體元件的特性進行正確的描 述的方法。
背景技術：
在進行一個電路的開發(fā)及設計時，電路設計者(IC designer)與芯片廠 (foimdry)需要提供相關的資料給對方，借此電路設計者才可以依據芯片廠所提 供的資料進行電路的設計，而芯片廠則可以提高電路在后續(xù)工藝上的成品率與 可靠度。
請參閱圖l，為公知的半導體元件的分析流程。在進行半導體元件的制造 之前，芯片廠(foundry)會依據客戶的需求而制作一批目標半導體元件，并對目 標半導體元件進行詳細的電氣特性分析，以建立一個可用以描述目標半導體元 件特性的目標模型(goal model),并將目標模型提供給電路設計者，如步驟11 所示。
電路設計者可由目標模型得知芯片廠所生產的半導體元件的特性，例如電 路設計者可以對目標模型進行模擬(simulaticm)以得知半導體元件的電氣特性， 如步驟13所示。之后，電路設計者將可以參考由目標模型所取得的半導體元 件的特性并進行電路的設計，如步驟15所示。
在電路設計者完成電路的設計后，芯片廠將會依據電路設計者所設計的電 路進行半導體制造，并預期后續(xù)制作(批量生產)的半導體元件的電氣特性與目 標模型(goal model)相符。然而在實際的制造中往往會因為工藝條件的差異， 使得后續(xù)實際批量生產的半導體元件的電氣特性產生變化，并可能導致半導體
制造的成品率或可靠度下降，進而導致制造成本的增加。
上述問題的產生主要來自于目標模型無法準確的模擬出后續(xù)批量生產的 半導體元件的電氣特性。例如目標模型與后續(xù)批量生產的半導體元件實際的行為(behavior)有所差異，使得實際制作的電路與電路設計者所設計的電路產生 差異。

發(fā)明內容
本發(fā)明的主要目的，在于提供一種半導體元件的模型修正方法，通過電性 測試(WAT)的結果對目標模型進行修正并產生一修正模型，借此將可以修正模 型對工藝半導體元件的特性進行描述。
本發(fā)明的次要目的，在于提供一種半導體元件的模型修正方法，可對目標 模型及修正模型進行比對，并以兩者之間的差異推估半導體元件的制造中所可 能出現的問題，而對工藝半導體元件的制造進行修正。
本發(fā)明的又一目的，在于提供一種半導體元件的模型修正方法，可進一步 對多個半導體元件的電性測試結果進行分布統(tǒng)計，并依據分布統(tǒng)計的結果修正 目標模型，以產生一統(tǒng)計分析模型(Statistical Model)。
本發(fā)明的又一目的，在于提供一種半導體元件的模型修正方法，可以統(tǒng)計 分析模型推算出工藝半導體元件的電氣特性的范圍。
為實現上述目的，本發(fā)明提供半導體元件的模型修正方法，主要包括有以 下步驟建立一目標模型，用以對一目標半導體元件的特性進行描述；依據至 少一電性測試的結果對目標模型進行修正；及產生一修正模型，用以對一工藝 半導體元件的特性進行描述。


圖1為公知的半導體元件的分析流程；
圖2為本發(fā)明半導體元件的模型修正方法一較佳實施例的步驟流程圖； 圖3A至圖3D分別為本發(fā)明半導體元件的模型修正方法的詳細流程圖； 圖4為本發(fā)明半導體元件的模型修正方法又一實施例的步驟流程圖； 圖5為本發(fā)明又一實施例的步驟流程圖。
具體實施例方式
請參閱圖2，為本發(fā)明半導體元件的模型修正方法一較佳實施例的步驟流 程圖。如圖所示，本發(fā)明所述的半導體元件的模型修正方法，主要是對半導體
6元件進行電性測試(WAT， Wafer Acceptance Test),并依據電性測試的結果對 目標半導體元件的目標模型(Goal Modd)進行修正，并可以目標模型準確的描 述工藝半導體元件的特性。
在電路設計者(IC designer)進行電路設計之前，芯片廠(foundry)會制作一 批目標半導體元件，并對目標半導體元件進行詳細的電氣特性分析，以建立一 個可用以描述目標半導體元件特性的目標模型(goal model),如步驟21所示。
之后可以至少一電性測試的結果對目標模型進行修正，例如芯片廠或電路 設計者皆可以電性測試的結果進行目標模型的修正，如步驟23所示。在完成 目標模型的調整后將會產生一修正模型，修正模型可用以對芯片廠的工藝半導 體元件的特性進行正確的描述，借此將可提供正確的信息給電路設計者，例如 芯片廠實際批量生產的半導體元件可定義為工藝半導體元件，如步驟25所示。
上述電性測試的步驟可由芯片廠進行，并將電性測試的結果提供電路設計 者，或是由芯片廠自行依據目標模型及電性測試的結果建立修正模型。當然電 路設計者亦可以自己對半導體元件進行電性測試，以取得該電性測試的結果， 并建立修正模型。
通過修正模型的建立將可得知芯片廠所生產的工藝半導體元件的特性，例 如電路設計者可以對修正模型進行模擬(simulation)以取得工藝半導體元件的 電氣特性，并參考所取得的電氣特性進行電路設計。之后，芯片廠將會依據電 路設計者所設計的電路進行半導體制造，修正模型可以正確的描述工藝半導體 元件的特性，不僅有利于電路設計者進行電路的設計，對芯片廠來說更可有效 提高半導體制造的成品率及可靠度。
此外，芯片廠的工藝工程師亦可由修正模型及制造的成品率得知制造中所 可能遭遇的問題，并對工藝進行修正以達到提高產品成品率的目的。相較于公 知技術以電性測試的結果及產品成品率來推算出制造中所可能遭遇的問題，本 發(fā)明所建立的修正模型將可以更有效的找出制造中可能遭遇的問題。
在進行修正模型的建立時，主要是依據半導體元件的電性測試的結果，對 目標模型的相關參數進行修正，例如電路設計者可依據電性測試的結果對目標 模型的參數Tox、 xl、 xw、 vth0、 u0、 Kl、 dvt0、 dvt2、 rdsw、 Lint、 voffl、 K3、 K3b、 dwg、 Wint、 dvtow及/或wwl進行修正。
請參閱圖3A至圖3D，分別為本發(fā)明半導體元件的模型修正方法的詳細
7流程圖。如圖所示，本發(fā)明所述的模型修正方法主要是通過工藝半導體元件中
large、 short、 narrow及small的電性測試的結果，對目標模型中的參數進行調 整以產生一個修正模型，例如對Tox、 xl、 xw、 vth0、 u0、 Kl、 dvt0、 dvt2、 rdsw、 Lint、 voffl、 K3、 K3b、 dwg、 Wint、 dvtow及/或wwl等參數進行調整。
工藝半導體元件可區(qū)分為large、 short、 narrow及small。首先可依據large 的龜性測試的結果對目標模型的參數進行修正，請參閱圖3A所示，依據工藝 偏移量進行計算，并取代目標模型中的Tox、 xl及xw，如步驟31所示。以電 性測試所取得的Vt調整目標模型中的Vth0，如步驟32所示。以電性測試所 取得的Idlin及Idsat調整目標模型中的uO，如步驟33所示。以電性測試所取 得的Vt調整該目標模型中的Kl，如步驟34所示。檢視調整后的目標模型的 Vt及/或Idsat是否與電性測試的Vt及/或Idsat相近，例如與large的電性測試 的結果進行比對，如步驟35所示，若不相近則重復步驟31至步驟35，并對 目標模型中的Tox、 xl、 xw、 Vth0、 uO及/或Kl進行調整，反之若兩者相近則 繼續(xù)進行后續(xù)的調整。
依據short的電性測試的結果對目標模型的參數進行修正，請參閱圖3B 所示。以電性測試所取得的Vt調整目標模型中的dvtO,如步驟41所示。以電 性測試所取得的Vt調整目標模型中的dvt2，如步驟42所示。以電性測試所取 得的Idlin調整目標模型中的rdsw，如步驟43所示。以電性測試所取得的Idsat 調整目標模型中的Lint，如步驟44所示。以電性測試所取得的Ioff調整目標 模型中的Voffl，如步驟45所示。檢視調整后的目標模型的Vt及/或Idsat是 否與電性測試的Vt及/或Idsat相近，例如與short的電性測試的結果進行比對， 如步驟46所示，若不相近則重復步驟41至步驟46，并對目標模型中的dvt0、 dvt2、 rdsw、 Lint、 Voff、 Vt及/或Idsat進行調整，反之若兩者相近則繼續(xù)進 行后續(xù)的調整。
依據narrow半導體元件的電性測試的結果對目標模型的參數進行修正， 請參閱圖3C所示。以電性測試所取得的Vt調整目標模型中的K3，如步驟51 所示。以電性測試所取得的Vt調整目標模型中的K3b，如步驟52所示。以電 性測試所取得的Idlin調整目標模型中的dwg，如步驟53所示。以電性測試所 取得的Idsat調整目標模型中的Wint，如步驟54所示。檢視調整后的目標模 型的Vt及/或Idsat是否與電性測試的Vt及/或Idsat相近，例如與narrow的電性測試的結果進行比對，如步驟55所示，若不相近則重復步驟51至步驟55， 并對目標模型中的K3、 K3b、 dwg及/或Wint進行調整，反之若兩者相近則繼 續(xù)進行后續(xù)的調整。
依據small半導體元件的電性測試的結果對目標模型的參數進行修正，請 參閱圖3D所示。以電性測試所取得的Vt調整目標模型中的dvtOw，如步驟 61所示。以電性測試所取得的Idsat調整目標模型中的wwl，如步驟62所示。 檢視調整后的目標模型的Vt及/或Idsat是否與電性測試的Vt及/或Idsat相近， 例如與small的電性測試的結果進行比對，如步驟63所示。若不相近則重復 步驟61至步驟63，并對目標模型中的dvt0w及/或wwl進行調整，反之若兩 者相近則完成目標模型的修正。
在經過上述圖3A至圖3D的步驟后，便完成目標模型的修正，并可將修 正完成的目標模型定義為一修正模型。由于修正模型己依據工藝半導體元件的 電性測試的結果進行修正，因此電路設計者在對修正模型進行模擬之后，將可 以正確的取得工藝半導體元件的電氣特性。在本實施例中是依序以large、 short、 narrow及small的電性測試的結果對目標模型的參數進行修正，然而在 不同實施例中l(wèi)arge、 short、 narrow及small的次序亦可加以更改。
請參閱圖4，為本發(fā)明半導體元件的模型修正方法又一實施例的步驟流程 圖。 一般在工藝半導體元件制作完成后，皆需要對工藝半導體元件進行電性測 試，并可將多個電性測試的結果進行整理，例如可將各種不同條件下所生產的 工藝半導體元件進行電性測試，之后再依據電性測試的結果建立數據庫。借此 將可以在數據庫中選擇適當的電性測試的結果，對目標半導體元件的目標模型 進行修正以完成修正模型的建立。
芯片廠同樣會建立一批目標半導體元件，并對目標半導體元件進行詳細的 電氣特性分析，以建立可用以描述目標半導體元件特性的目標模型，如步驟 71所示。之后可以依據工藝半導體元件的條件或是電路設計者所提供的電路， 在數據庫中選擇適當的電性測試的結果，如步驟72所示。
在選擇電性測試的結果后，可依據電性測試的結果對目標模型進行修正， 而目標模型的修正方法則可參照上述圖3A至圖3D所示的步驟，如步驟73所 示。通過對目標模型的參數進行修正后，例如修正的參數包括有Tox、 xl、 xw、 vth0、 u0、 Kl、 dvt0、 dvt2、 rdsw、 Lint、 voffl、 K3、 K3b、 dwg、 Wint、 dvtow及/或wwl，將會產生一修正模型，如步驟74所示。
請參閱圖5，為本發(fā)明又一實施例的步驟流程圖。如圖所示，在對目標模 型進行修正并產生修正模型后，將可進一步進行修正模型的應用，例如電路設 計者可以通過修正模型，取得工藝半導體元件的電氣特性，而芯片廠則可以將 目標模型與修正模型進行比對，并推測出半導體制造中所出現的問題，以對半 導體元件的工藝進行修正。
此外，亦可對多個電性測試的結果進行分布統(tǒng)計，例如在數據庫種找出多 個工藝半導體元件的電性測試的結果，并對多個電性測試的結果進行分布統(tǒng) 計，如步驟81所示。并以分布統(tǒng)計的結果對目標模型進行修正，如步驟82 所示。在完成目標模型的修正后將會產生一半導體元件的統(tǒng)計分析模型 (Statistical Model),如步驟83所示。
通過統(tǒng)計分析模型的產生，將可以推算出工藝半導體元件的電氣特性的分 布范圍，如步驟84所示。當然在不同實施例中，亦可以多個電性測試的結果 對目標模型進行修正，以得到多個目標模型，并進一步將多個目標模型進行統(tǒng) 計分析，同樣可以得到統(tǒng)計分析模型，并以統(tǒng)計分析模型推算出工藝半導體元 件的電氣特性的范圍。
當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質的情 況下，熟悉本領域的技術人員當可根據本發(fā)明做出各種相應的改變和變形，但 這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
10
權利要求
1. 一種半導體元件的模型修正方法，其特征在于，包括有以下步驟建立一目標模型，用以對一目標半導體元件的特性進行描述；依據至少一電性測試的結果對該目標模型進行修正；及產生一修正模型，用以對一工藝半導體元件的特性進行描述。
2. 根據權利要求1所述的模型修正方法，其特征在于，包括有以下步驟: 對該工藝半導體元件進行電性測試。
3. 根據權利要求1所述的模型修正方法，其特征在于，包括有以下步驟: 對該目標模型的參數進行調整。
4. 根據權利要求3所述的模型修正方法，其特征在于，該目標模型的參 數包括Tox、 xl、 xw、 vth0、 u0、 Kl、 dvt0、 dvt2、 rdsw、 Lint、 voffl、 K3、 K3b、 dwg、 Wint、 dvtow及/或wwl。
5. 根據權利要求1所述的模型修正方法，其特征在于，包括有以下步驟.-制造該目標半導體元件并對該目標半導體元件進行詳細的電氣特性分析。
6. 根據權利要求1所述的模型修正方法，其特征在于，包括有以下步驟選擇large、 short、 narrow及small的電性測試的結果，并對該目標模型的參數 進行調整。
7. 根據權利要求6所述的模型修正方法，其特征在于，包括有以下步驟: 依據large的電性測試的結果對該目標模型的參數進行調整。
8. 根據權利要求7所述的模型修正方法，其特征在于，包括有以下步驟 依據工藝偏移量進行計算，并取代該目標模型中的Tox、 xl及xw; 以該電性測試所取得的Vt調整該目標模型中的Vth0; 以該電性測試所取得的Idlin及Idsat調整該目標模型中的u0; 以該電性測試所取得的Vt調整該目標模型中的Kl;及檢視調整后的目標模型的Vt及域Idsat是否與該電性測試的Vt及/或Idsat 相近。
9. 根據權利要求6所述的模型修正方法，其特征在于，包括有以下步驟.-依據short的電性測試的結果對該目標模型的參數進行調整。
10. 根據權利要求9所述的模型修正方法，其特征在于，包括有以下步驟:以該電性測試所取得的Vt調整該目標模型中的dvt0; 以該電性測試所取得的Vt調整該目標模型中的dvt2;以該電性測試所取得的Idlin調整該目標模型中的rdsw; 以該電性測試所取得的Idsat調整該目標模型中的Lint;以該電性測試所取得的Ioff調整該目標模型中的V0ffl;及檢視調整后的目標模型的Vt及/或Idsat是否與該電性測試的Vt及/或Idsat 相近。
11. 根據權利要求6所述的模型修正方法，其特征在于，包括有以下步驟依據narrow的電性測試的結果對該目標模型的參數進行調整。
12. 根據權利要求11所述的模型修正方法，其特征在于，包括有以下步以該電性測試所取得的Vt調整該目標模型中的K3 ， 以該電性測試所取得的Vt調整該目標模型中的K3b; 以該電性測試所取得的Idlin調整該目標模型中的dwg; 以該電性測試所取得的Idsat調整該目標模型中的Wint;及 檢視調整后的目標模型的Vt及/或Idsat是否與該電性測試的Vt及域Idsat 相近。
13. 根據權利要求6所述的模型修正方法，其特征在于，包括有以下步驟 依據small的電性測試的結果對該目標模型的參數進行調整。
14. 根據權利要求13所述的模型修正方法，其特征在于，包括有以下步驟-以該電性測試所取得的Vt調整該目標模型中的dvtOw; 以該電性測試所取得的Idsat調整該目標模型中的wwl;及 檢視調整后的目標模型的Vt及域Idsat是否與該電性測試的Vt及減Idsat 相近。
15. 根據權利要求1所述的模型修正方法，其特征在于，包括有以下步驟 將該目標模型與該修正模型進行比對，并依據兩者之間的差異對該半導體元件的工藝進行修正。
16. 根據權利要求1所述的模型修正方法，其特征在于，包括有以下步驟:將多個電性測試的結果進行分布統(tǒng)計；及以分布統(tǒng)計的結果對該目標模型進行修正，并產生一統(tǒng)計分析模型。
17. 根據權利要求16所述的模型修正方法，其特征在于，其中該統(tǒng)計分 析模型用以推算出該半導體元件的電氣特性的范圍。
18. 根據權利要求1所述的模型修正方法，其特征在于，包括有以下步驟: 以多個電性測試的結果修正該目標模型，并產生多個修正模型；及 將多個修正模型進行統(tǒng)計分析，并產生一統(tǒng)計分析模型。
19. 根據權利要求1所述的模型修正方法，其特征在于，包括有以下步驟: 由一數據庫中選擇該電性測試的結果。
20. 根據權利要求19所述的模型修正方法，其特征在于，該數據庫包括 有多個電性測試的結果。
全文摘要
本發(fā)明有關于一種半導體元件的模型修正方法，主要包括有以下步驟對一目標半導體元件進行詳細的電氣特性分析以建立一目標模型，而目標模型可用以對目標半導體元件的特性進行描述，之后再依據電性測試的結果對目標模型進行修正以產生一修正模型，借此將可以修正模型對實際制造的半導體元件的特性進行正確的描述。
文檔編號G06F17/50GK101477582SQ200810215668
公開日2009年7月8日 申請日期2008年9月12日 優(yōu)先權日2007年12月18日
發(fā)明者吳玉麟, 張心蘭, 陳升佑 申請人:絡達科技股份有限公司