專利名稱：電源控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電源控制電路，特別涉及一種具省電功能的電源控制電路。
背景技術(shù)：
隨著個(gè)人電腦的飛速發(fā)展，電腦的性能越來(lái)越強(qiáng)勁，功耗也越來(lái)越大，省電節(jié)能問(wèn)題也 日益受到人們的重視。 一般電腦在軟件關(guān)機(jī)后，其內(nèi)部的電源控制電路仍然會(huì)輸出一5V輔助 電源5V—SB提供給電腦主板，供電腦主板的電源監(jiān)控單元、網(wǎng)絡(luò)通信接口、系統(tǒng)時(shí)鐘芯片等 使用，為電腦的電源啟動(dòng)作準(zhǔn)備。
但是，如果電腦在軟件關(guān)機(jī)后長(zhǎng)時(shí)間不使用的話，所述5V輔助電源5V—SB將會(huì)損耗一定 的電能，這極不利于節(jié)約能源。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種具省電功能的電源控制電路。
一種電源控制電路，包括一第一開(kāi)關(guān)元件、 一第二開(kāi)關(guān)元件、 一第三開(kāi)關(guān)元件及一輸出 端。所述第一開(kāi)關(guān)元件與一超級(jí)輸入/輸出芯片相連，用于接收一控制信號(hào)，所述第三開(kāi)關(guān) 元件通過(guò)所述第二開(kāi)關(guān)元件與所述第一開(kāi)關(guān)元件相連，并與一第一電源及所述輸出端相連。 當(dāng)所述控制信號(hào)為高電平時(shí)，所述第一開(kāi)關(guān)元件導(dǎo)通，所述第二開(kāi)關(guān)元件截止，所述第三開(kāi) 關(guān)元件截止，所述輸出端不輸出所述第一電源；當(dāng)所述控制信號(hào)為低電平時(shí)，所述第一開(kāi)關(guān) 元件截止，所述第二開(kāi)關(guān)元件導(dǎo)通，所述第三開(kāi)關(guān)元件導(dǎo)通，所述輸出端輸出所述第一電源
上述電源控制電路利用三個(gè)開(kāi)關(guān)元件來(lái)實(shí)現(xiàn)當(dāng)所述控制信號(hào)為高電平時(shí)，所述輸出端不 輸出所述第一電源的功能。所述電源控制電路結(jié)構(gòu)簡(jiǎn)單，實(shí)用性強(qiáng)且節(jié)省電能。


下面結(jié)合附圖及較佳實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。 圖1為本發(fā)明電源控制電路較佳實(shí)施方式的電路圖。
具體實(shí)施例方式
請(qǐng)參照?qǐng)Dl，本發(fā)明電源控制電路設(shè)置于一電腦主板上，其較佳實(shí)施方式包括五個(gè)開(kāi)關(guān) 元件如五個(gè)M0S管Q1-Q5、三個(gè)電阻R1-R3、 一電容C及一輸出端5V—DUAL。在本較佳實(shí)施方式 中，所述M0S管Q1、 Q2、 Q4、 Q5均為NM0S管，所述M0S管Q3為PM0S管。所述NM0S管Q1的柵極與一SI0(Super 1nput/0utput，超級(jí)輸入/輸出)芯片相連，用于接 收一控制信號(hào)SUSB—SW，漏極通過(guò)所述電阻R1與一5V輔助電源5V—SB相連，還分別與所述 麗0S管Q2和Q4的柵極相連。所述麗0S管Q2的漏極通過(guò)所述電阻R2與所述5V輔助電源5V—SB相 連，所述麗0S管Q4的漏極通過(guò)所述電阻R3與一12V系統(tǒng)電源12V—SYS相連。所述NM0S管Q1、 Q2 及Q4的源極均接地。所述PMOS管Q3的柵極與所述麗OS管Q2的漏極相連，源極與所述5V輔助電 源5V—SB相連。所述麗OS管Q5的柵極與所述麗OS管Q4的漏極相連，源極與一5V系統(tǒng)電源 5V—SYS相連。所述PM0S管Q3及所述NM0S管Q5的漏極均與所述輸出端5V—DUAL相連并通過(guò)所述 電容C接地。其中，所述控制信號(hào)SUSB—SW在電腦處于正常工作狀態(tài)和關(guān)機(jī)狀態(tài)時(shí)為高電平， 在電腦處于休眠狀態(tài)時(shí)為低電平；所述電阻R1-R3均為限流電阻，所述電容C為濾波電容。
當(dāng)電腦處于正常工作狀態(tài)時(shí)，所述電腦主板輸出所述12V系統(tǒng)電源12V—SYS、 5V系統(tǒng)電源 5V—SYS及5V輔助電源5V—SB，所述控制信號(hào)SUSB—SW為高電平，所述NM0S管Q1導(dǎo)通，所述 NMOS管Q2和Q4均因其柵極輸入為低電平而截止，所述PMOS管Q3因其柵極輸入為高電平而截止 ，所述NMOS管Q5因其柵極輸入為高電平而導(dǎo)通，所述輸出端5V—DUAL輸出所述5V系統(tǒng)電源 5V—SYS，用于為電腦的其他設(shè)備如USB設(shè)備供電。
當(dāng)電腦處于休眠狀態(tài)或軟件關(guān)機(jī)狀態(tài)時(shí)，所述電腦主板停止輸出所述12V系統(tǒng)電源 12V—SYS及5V系統(tǒng)電源5V—SYS，僅輸出所述5V輔助電源5V—SB，故所述NMOS管Q4和Q5的漏極均 無(wú)電壓輸入，所述NMOS管Q4和Q5均無(wú)法正常工作。但當(dāng)電腦處于休眠狀態(tài)時(shí)，所述控制信號(hào) SUSB—SW為低電平，所述麗0S管Q1截止，所述NMOS管Q2因其柵極輸入為高電平而導(dǎo)通，所述 PMOS管Q3因其柵極輸入為低電平而導(dǎo)通，所述輸出端5V—DUAL輸出所述5V輔助電源5V—SB，用 于為電腦的其他設(shè)備如USB設(shè)備供電；而當(dāng)電腦處于軟件關(guān)機(jī)狀態(tài)時(shí)，所述控制信號(hào) SUSB—SW為高電平，所述麗0S管Q1導(dǎo)通，所述NMOS管Q2因其柵極輸入為低電平而截止，所述 PMOS管Q3因其柵極輸入為高電平而截止，所述輸出端5V—DUAL無(wú)電源輸出。
上述電源控制電路利用五個(gè)M0S管Q1-Q5來(lái)實(shí)現(xiàn)在電腦處于正常工作狀態(tài)時(shí)所述輸出端 5V—DUAL輸出所述5V系統(tǒng)電源5V—SYS，在電腦處于休眠狀態(tài)時(shí)所述輸出端5V—DUAL輸出所述 5V輔助電源5V—SB的功能，尤其實(shí)現(xiàn)了在電腦處于軟件關(guān)機(jī)狀態(tài)時(shí)所述輸出端5V—DUAL無(wú)電源 輸出的功能，在一定程度上節(jié)省了電能，且所述電源控制電路設(shè)計(jì)簡(jiǎn)單，實(shí)用性強(qiáng)。
權(quán)利要求
1.一種電源控制電路，包括一第一開(kāi)關(guān)元件、一第二開(kāi)關(guān)元件、一第三開(kāi)關(guān)元件及一輸出端，所述第一開(kāi)關(guān)元件與一超級(jí)輸入/輸出芯片相連，用于接收一控制信號(hào)，所述第三開(kāi)關(guān)元件通過(guò)所述第二開(kāi)關(guān)元件與所述第一開(kāi)關(guān)元件相連，并與一第一電源及所述輸出端相連，當(dāng)所述控制信號(hào)為高電平時(shí)，所述第一開(kāi)關(guān)元件導(dǎo)通，所述第二開(kāi)關(guān)元件截止，所述第三開(kāi)關(guān)元件截止，所述輸出端不輸出所述第一電源；當(dāng)所述控制信號(hào)為低電平時(shí)，所述第一開(kāi)關(guān)元件截止，所述第二開(kāi)關(guān)元件導(dǎo)通，所述第三開(kāi)關(guān)元件導(dǎo)通，所述輸出端輸出所述第一電源。
2.如權(quán)利要求l所述的電源控制電路，其特征在于所述電源控制電 路進(jìn)一步包括一第四開(kāi)關(guān)元件及一第五開(kāi)關(guān)元件，所述第五開(kāi)關(guān)元件通過(guò)所述第四開(kāi)關(guān)元件 與所述第一開(kāi)關(guān)元件相連，并與一第二電源及所述輸出端相連，當(dāng)所述控制信號(hào)為高電平時(shí) ，所述第四開(kāi)關(guān)元件截止，所述第五開(kāi)關(guān)元件導(dǎo)通，所述輸出端輸出所述第二電源。
3.如權(quán)利要求2所述的電源控制電路，其特征在于所述五個(gè)開(kāi)關(guān)元件均包括一第一端、 一第二端及一第三端，所述第一開(kāi)關(guān)元件的第一端與所述超級(jí)輸入/輸 出芯片相連，用于接收所述控制信號(hào)，所述第一開(kāi)關(guān)元件的第二端與所述第一電源相連，還 分別與所述第二及第四開(kāi)關(guān)元件的第一端相連，所述第二開(kāi)關(guān)元件的第二端與所述第一電源 相連還與所述第三開(kāi)關(guān)元件的第一端相連，所述第四開(kāi)關(guān)元件的第二端與一第三電源相連還 與所述第五開(kāi)關(guān)元件的第一端相連，所述第一、第二及第四開(kāi)關(guān)元件的第三端均接地，所述 第三及第五開(kāi)關(guān)元件的第二端均與所述輸出端相連，所述第三開(kāi)關(guān)元件的第三端與所述第一 電源相連，所述第五開(kāi)關(guān)元件的第三端與所述第二電源相連。
4.如權(quán)利要求3所述的電源控制電路，其特征在于所述第一、第二 、第四及第五開(kāi)關(guān)元件均為NMOS管，其第一、第二及第三端分別對(duì)應(yīng)NMOS管的柵極、漏極及 源極。
5.如權(quán)利要求3所述的電源控制電路，其特征在于所述第三開(kāi)關(guān)元 件為一PM0S管，其第一、第二及第三端分別對(duì)應(yīng)PMOS管的柵極、漏極及源極。
6 如權(quán)利要求3所述的電源控制電路，其特征在于所述第一開(kāi)關(guān)元 件的第二端通過(guò)一第一電阻與所述第一電源相連；所述第二開(kāi)關(guān)元件的第二端通過(guò)一第二電 阻與所述第一電源相連；所述第四開(kāi)關(guān)元件的第二端通過(guò)一第三電阻與所述第三電源相連。
7 如權(quán)利要求3所述的電源控制電路，其特征在于所述輸出端還通 過(guò)一電容接地。
8 如權(quán)利要求3所述的電源控制電路，其特征在于所述第三電源為 一系統(tǒng)電源。
9 如權(quán)利要求8所述的電源控制電路，其特征在于所述第三電源為 一12V系統(tǒng)電源。
10 如權(quán)利要求2所述的電源控制電路，其特征在于所述第二電源為一系統(tǒng)電源。
11 如權(quán)利要求10所述的電源控制電路，其特征在于所述第二電源 為一5V系統(tǒng)電源。
12 如權(quán)利要求l所述的電源控制電路，其特征在于所述第一電源為一輔助電源。
13 如權(quán)利要求12所述的電源控制電路，其特征在于所述第一電源 為一5V輔助電源。
全文摘要
一種電源控制電路，包括一第一開(kāi)關(guān)元件、一第二開(kāi)關(guān)元件、一第三開(kāi)關(guān)元件及一輸出端。所述第一開(kāi)關(guān)元件與一超級(jí)輸入/輸出芯片相連，用于接收一控制信號(hào)，所述第三開(kāi)關(guān)元件通過(guò)所述第二開(kāi)關(guān)元件與所述第一開(kāi)關(guān)元件相連，并與一電源及所述輸出端相連。當(dāng)所述控制信號(hào)為高電平時(shí)，所述第一開(kāi)關(guān)元件導(dǎo)通，所述第二開(kāi)關(guān)元件截止，所述第三開(kāi)關(guān)元件截止，所述輸出端不輸出所述電源；當(dāng)所述控制信號(hào)為低電平時(shí)，所述第一開(kāi)關(guān)元件截止，所述第二開(kāi)關(guān)元件導(dǎo)通，所述第三開(kāi)關(guān)元件導(dǎo)通，所述輸出端輸出所述第一電源。上述電源控制電路在電腦處于軟件關(guān)機(jī)狀態(tài)時(shí)，停止電源輸出，節(jié)省了電能。
文檔編號(hào)G06F1/32GK101593016SQ20081030185
公開(kāi)日2009年12月2日 申請(qǐng)日期2008年5月30日 優(yōu)先權(quán)日2008年5月30日
發(fā)明者何鳳龍, 華 鄒 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司