專利名稱：芯片網表測試平臺的制作方法
技術領域：
本發(fā)明涉及集成電路芯片設計的測試領域，特別是涉及一種芯片網表測試平臺。
背景技術：
集成電路芯片在設計完成后開始流片前，考慮到流片費用十分高昂，通常都會 對集成電路芯片的設計網表再做一次驗證。用于網表驗證的測試平臺上基本都使用 FPGA(Field-Programmable Gate Arrays現(xiàn)場可編程門陣列)芯片下載集成電路芯片的設 計網表后模擬集成電路芯片功能來最后驗證集成電路芯片的網表的設計是否符合設計規(guī) 格的要求。在處理器芯片的芯片網表測試平臺上FPGA+芯片網表模擬的是處理器的產品芯 片，和處理器的產品芯片一樣，要使其工作起來檢驗芯片網表的功能還需要有驗證測試程 序。通過芯片網表在FPGA上執(zhí)行驗證測試程序才能檢測出芯片網表設計是否符合設計規(guī) 范。在現(xiàn)有的芯片網表測試平臺應用中，集成電路芯片存放測試程序的存儲器設置在 FPGA芯片內，這樣就需要把芯片設計代碼和測試程序一起綜合成一個網表，再下載到測試 平臺的FPGA芯片中進行驗證測試。而實際的驗證測試過程中，測試程序常常需要更換、調 整或升級，因此每次都需要與芯片設計代碼一起重新綜合，再下載到測試平臺的FPGA芯片 中進行驗證測試。由于重新綜合的時間很長(幾個小時)，對測試而言非常的不方便，影響 了驗證測試工作的效率。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種芯片網表測試平臺，芯片網表無需重新綜 合，驗證測試程序修改、調整或升級后可以快速地下載到測試平臺上，進入驗證測試工作。為解決上述技術問題，本發(fā)明的芯片網表測試平臺，包括連接在數(shù)據(jù)/地址 總線上的FPGA芯片、程序存儲器和下載控制模塊，下載控制模塊通過程序下載通道與 PC (personal computer，個人計算機)機連接；所述程序存儲器用于存儲處理器芯片的驗證測試程序，芯片設計代碼綜合后獲得 的網表存放在所述FPGA芯片中；在FPGA芯片和其中的網表工作時，通過所述數(shù)據(jù)/地址總線從程序存儲器中讀取 和執(zhí)行驗證測試程序；在FPGA芯片和其中的網表不工作時，所述下載控制模塊通過程序下載通道從PC 機接收需要重新下載的驗證測試程序，并經所述數(shù)據(jù)/地址總線將新的驗證測試程序下載 到程序存儲器中，F(xiàn)PGA芯片重新開始工作時讀取和執(zhí)行的是更新后的驗證測試程序。采用本發(fā)明的芯片網表測試平臺，能夠方便、快速地完成驗證測試程序的更新。測 試平臺與產品芯片結構基本一致，保證了測試結果的可信度。所述芯片網表測試平臺可以 應用于各種處理器芯片的驗證測試，具有很好的通用性。有利于真實且方便、高效地完成芯 片設計的驗證測試工作。


下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明附圖是本發(fā)明的芯片網表測試平臺結構示意圖。
具體實施例方式如圖所示，本發(fā)明的芯片網表測試平臺1包括FPGA芯片2、程序存儲器3、下載控 制模塊4。FPGA芯片2與程序存儲器3連接在標準的數(shù)據(jù)/地址總線5上，該數(shù)據(jù)/地址總 線5的結構與處理器的產品芯片中芯片處理器核與程序存儲器間的數(shù)據(jù)/地址總線一致， 這使芯片網表測試平臺與處理器的產品芯片結構基本一致，保證了測試結果的可信度。下載控制模塊4也連接在數(shù)據(jù)/地址總線5上，該下載控制模塊4通過程序下載 通道6與PC機連接。程序存儲器3用于存儲測試芯片設計代碼的驗證測試程序，并且不放置在FPGA芯 片2內；芯片設計代碼綜合后獲得的網表存放在FPGA芯片2中。在FPGA芯片2和其中的網表工作時，通過數(shù)據(jù)/地址總線5從程序存儲器3中讀 取和執(zhí)行驗證測試程序。FPGA芯片2和其中的網表替代了處理器的產品芯片中除程序存儲 器以外的部分。程序存儲器3存放驗證測試程序，替代了處理器的產品芯片中程序存儲器 的部分。這樣的工作過程與現(xiàn)有的芯片網表測試平臺是類似的，芯片設計代碼可以得到有 效的驗證，保證了測試結果的可信度。在FPGA芯片2和其中的網表不工作時，下載控制模塊4通過程序下載通道6從PC 機接收需要重新下載的驗證測試程序，并經數(shù)據(jù)/地址總線5把接收到的新驗證測試程序 下載到程序存儲器3中。此過程所需時間是“秒”或“分”級別的，相比于重新綜合網表“小 時”級的耗時要少很多。FPGA芯片2和其中的網表重新開始工作時，讀取和執(zhí)行的就是更 新后的驗證測試程序；這樣就方便、快速地更新了驗證測試程序。從上述結構和工作過程可以看出，測試平臺1可以應用于各種處理器芯片的驗證 測試，具有很好的通用性。有利于真實且方便、高效地完成處理器芯片設計的驗證測試工 作。以上通過具體實施方式
對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的 限制。在不脫離本發(fā)明原理的情況下，本領域技術人員還可做出許多變形和改進，這些也應 視為本發(fā)明的保護范圍。
權利要求
一種芯片網表測試平臺，其特征在于，包括連接在數(shù)據(jù)/地址總線上的FPGA芯片、程序存儲器和下載控制模塊，下載控制模塊通過程序下載通道與PC機連接；所述程序存儲器用于存儲處理器芯片的驗證測試程序，芯片設計代碼綜合后獲得的網表存放在所述FPGA芯片中；在FPGA芯片和其中的網表工作時，通過所述數(shù)據(jù)/地址總線從程序存儲器中讀取和執(zhí)行驗證測試程序；在FPGA芯片和其中的網表不工作時，所述下載控制模塊通過程序下載通道從PC機接收需要重新下載的驗證測試程序，并經所述數(shù)據(jù)/地址總線將新的驗證測試程序下載到程序存儲器中，F(xiàn)PGA芯片重新開始工作時讀取和執(zhí)行的是更新后的驗證測試程序。
全文摘要
本發(fā)明公開了一種芯片網表測試平臺，包括連接在數(shù)據(jù)/地址總線上的FPGA芯片、程序存儲器和下載控制模塊，程序存儲器用于存儲處理器芯片的驗證測試程序，芯片設計代碼綜合后獲得的網表存放在FPGA芯片中；在FPGA芯片和其中的網表工作時，通過所述數(shù)據(jù)/地址總線從程序存儲器中讀取和執(zhí)行驗證測試程序；在FPGA芯片和其中的網表不工作時，所述下載控制模塊通過程序下載通道從PC機接收需要重新下載的驗證測試程序，并經所述數(shù)據(jù)/地址總線將新的驗證測試程序下載到程序存儲器中。本發(fā)明能夠方便、快速地完成驗證測試程序的更新，保證了測試結果的可信度，具有很好的通用性；適用于各種處理器芯片的驗證測試。
文檔編號G06F17/50GK101968820SQ20091005765
公開日2011年2月9日 申請日期2009年7月27日 優(yōu)先權日2009年7月27日
發(fā)明者許國泰 申請人:上海華虹集成電路有限責任公司