專利名稱：高速處理器芯片仿真器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片仿真器領(lǐng)域，特別是涉及一種高速處理器芯片仿真器。
背景技術(shù)：
處理器芯片(即產(chǎn)品芯片)內(nèi)有用戶開發(fā)的用戶程序，在用戶程序的編寫和調(diào)試 中，所使用的工具一般是處理器芯片仿真器。處理器芯片仿真器內(nèi)使用替代處理器芯片的 仿真芯片。仿真芯片除了能模擬處理器芯片的工作行為外，還提供了仿真調(diào)試功能。現(xiàn)有 的處理器芯片仿真器通常用SRAM器件實(shí)現(xiàn)用戶程序存儲器并放置于仿真芯片外，而處理 器芯片采用EEPROM、FLASH等作為用戶程序存儲器，并且用戶程序存儲器基本都是放置于 處理器芯片內(nèi)。SRAM器件的讀寫壽命要遠(yuǎn)長于EEPR0M、FLASH等非易失性存儲器，讀寫速度更快、 讀寫操作也更方便，方便用戶程序的下載和觀察，延長仿真芯片的使用壽命，有利于實(shí)現(xiàn)僅 存儲器容量不同的系列處理器芯片使用同一處理器芯片仿真器。處理器芯片仿真器內(nèi)用戶 程序存儲器和仿真芯片連接在數(shù)據(jù)/地址總線上，仿真芯片工作時(shí)通過數(shù)據(jù)/地址總線讀 取和執(zhí)行用戶程序存儲器內(nèi)的用戶程序。處理器芯片仿真器內(nèi)用于用戶程序下載、觀察的 模塊也連接在所述的數(shù)據(jù)/地址總線上。在仿真芯片不執(zhí)行用戶程序時(shí)，處理器芯片仿真 器通過該用于用戶程序下載、觀察的模塊下載和觀察用戶程序。隨著處理器芯片工作速度的不斷提高，采用上述架構(gòu)實(shí)現(xiàn)的處理器芯片仿真器， 仿真芯片工作時(shí)通過數(shù)據(jù)/地址總線讀取和執(zhí)行用戶程序的速度也越來越快，數(shù)據(jù)/地址 總線的性能直接影響和限制仿真芯片執(zhí)行用戶程序的速度。由于用于用戶程序下載、觀察的模塊也連接在數(shù)據(jù)/地址總線上，與僅有仿真芯 片和用戶程序存儲器連接在數(shù)據(jù)/地址總線上的結(jié)構(gòu)相比，在物理性能方面降低了仿真芯 片讀取和執(zhí)行用戶程序的速度，這一影響在高速處理器芯片仿真器中尤為突出。如果改變現(xiàn)有處理器芯片仿真器結(jié)構(gòu)，把用戶程序存儲器放到仿真芯片內(nèi)，雖然 可以保證仿真芯片讀取和執(zhí)行用戶程序的速度，但卻不利于處理器芯片仿真器的通用性、 用戶程序的下載和觀察，以及仿真芯片的使用壽命。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種高速處理器芯片仿真器，既能保證仿真芯片 讀取和執(zhí)行用戶程序達(dá)到極高的速度，又不影響仿真器的通用性和仿真芯片的使用壽命。為解決上述技術(shù)問題，本發(fā)明的高速處理器芯片仿真器，包括連接在數(shù)據(jù)/地址 總線上的仿真芯片和用戶程序存儲器，通過用戶程序下載和讀取通道與所述仿真芯片連接 的仿真控制模塊；所述仿真芯片包括高速處理器芯片的處理器核和調(diào)試模塊；用戶仿真調(diào)試用戶程序時(shí)，所述調(diào)試模塊停止工作，處理器核通過數(shù)據(jù)/地址總 線讀取并執(zhí)行用戶程序存儲器中的用戶程序；用戶停止仿真調(diào)試用戶程序時(shí)，所述處理器核停止工作，調(diào)試模塊通過數(shù)據(jù)/地址總線，用戶程序下載和讀取通道，分別與用戶程序存儲器和仿真控制模塊相連接。采用本發(fā)明的高速處理器芯片仿真器，從結(jié)構(gòu)上保證仿真芯片執(zhí)行用戶程序時(shí)， 讀取和執(zhí)行用戶程序所經(jīng)的路徑盡可能的短且沒有分叉，達(dá)到極高的讀取和執(zhí)行速度。同 時(shí)，保持了用戶程序存儲器外掛的結(jié)構(gòu)，保證了高速處理器芯片仿真器的通用性和仿真芯 片的使用壽命。不執(zhí)行用戶程序時(shí)，高速處理器芯片仿真器仍舊能方便地下載和觀察用戶 程序；既方便了用戶通過高速處理器芯片仿真器調(diào)試用戶程序，又保證了仿真芯片讀取和 執(zhí)行用戶程序達(dá)到與產(chǎn)品芯片基本一致的速度，有利于真實(shí)地調(diào)試和檢驗(yàn)用戶程序。


下面結(jié)合附圖和具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明附圖是本發(fā)明的高速處理器芯片仿真器的結(jié)構(gòu)示意圖。
具體實(shí)施例方式如圖所示，本發(fā)明的高速處理器芯片仿真器1包括仿真芯片2、用戶程序存儲器6、 仿真控制模塊5。仿真芯片2包括高速處理器芯片的處理器核4和調(diào)試模塊3。仿真芯片 2與存儲器6之間有標(biāo)準(zhǔn)的數(shù)據(jù)/地址總線8，該數(shù)據(jù)/地址總線8在物理布線上是沒有分 叉的，線長也可以盡可能做的短，最大限度地接近高速處理器芯片中處理器核直接連接用 戶程序存儲器的狀態(tài)；同時(shí)，在用戶程序存儲器6外掛的結(jié)構(gòu)下，最大限度地提高仿真芯片 2讀取和執(zhí)行用戶程序存儲器6中用戶程序的速度。仿真芯片2與仿真控制模塊5之間有 用戶程序下載和讀取通道7。用戶仿真調(diào)試用戶程序時(shí)，仿真芯片2中的調(diào)試模塊3不工作，處理器核4通過數(shù) 據(jù)/地址總線8與存儲器6連接，讀取并執(zhí)行用戶程序存儲器6中的用戶程序。用戶停止 仿真調(diào)試用戶程序時(shí)，仿真芯片2中的處理器核4不工作，調(diào)試模塊3通過數(shù)據(jù)/地址總線 8與存儲器6連接；另外調(diào)試模塊3還通過用戶程序下載和讀取通道7與高速處理器芯片 仿真器1的仿真控制模塊5連接。下載用戶程序時(shí)，仿真控制模塊5經(jīng)用戶程序下載和讀 取通道7向調(diào)試模塊3傳送需要下載的用戶程序，調(diào)試模塊3經(jīng)數(shù)據(jù)/地址總線8把收到 的用戶程序下載到用戶程序存儲器6中。觀察用戶程序時(shí)，調(diào)試模塊3經(jīng)數(shù)據(jù)/地址總線8 從用戶程序存儲器6中讀取用戶程序，然后調(diào)試模塊3經(jīng)用戶程序下載和讀取通道7把讀 取的用戶程序上傳給仿真控制模塊5。本發(fā)明的高速處理器芯片仿真器，保證了仿真芯片執(zhí)行用戶程序時(shí)能達(dá)到極高的 讀取和執(zhí)行速度。同時(shí)，也保證了仿真器的通用性和仿真芯片的使用壽命，仿真器能方便地 下載和觀察用戶程序；既方便了用戶通過仿真器調(diào)試用戶程序，又保證了仿真芯片讀取和 執(zhí)行用戶程序達(dá)到與產(chǎn)品芯片基本一致的速度，有利于真實(shí)地調(diào)試和檢驗(yàn)用戶程序。以上通過具體實(shí)施方式
對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的 限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng) 視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種高速處理器芯片仿真器，其特征在于，包括連接在數(shù)據(jù)/地址總線上的仿真芯片和用戶程序存儲器，通過用戶程序下載和讀取通道與所述仿真芯片連接的仿真控制模塊；所述仿真芯片包括高速處理器芯片的處理器核和調(diào)試模塊；用戶仿真調(diào)試用戶程序時(shí)，所述調(diào)試模塊停止工作，處理器核通過數(shù)據(jù)/地址總線讀取并執(zhí)行用戶程序存儲器中的用戶程序；用戶停止仿真調(diào)試用戶程序時(shí)，所述處理器核停止工作，調(diào)試模塊通過數(shù)據(jù)/地址總線，用戶程序下載和讀取通道，分別與用戶程序存儲器和仿真控制模塊相連接。
2.如權(quán)利要求1所述的高速處理器芯片仿真器，其特征在于下載用戶程序時(shí)，所述仿真控制模塊經(jīng)用戶程序下載和讀取通道向所述調(diào)試模塊傳送 需要下載的用戶程序，所述調(diào)試模塊經(jīng)數(shù)據(jù)/地址總線把收到的用戶程序下載到所述用戶 程序存儲器中；觀察用戶程序時(shí)，所述調(diào)試模塊經(jīng)數(shù)據(jù)/地址總線從所述用戶程序存儲器中讀取用戶 程序，然后通過用戶程序下載和讀取通道把讀取的用戶程序上傳給所述仿真控制模塊。
全文摘要
本發(fā)明公開了一種高速處理器芯片仿真器，包括連接在數(shù)據(jù)/地址總線上的仿真芯片和用戶程序存儲器，通過用戶程序下載和讀取通道與仿真芯片連接的仿真控制模塊；仿真芯片包括高速處理器芯片的處理器核和調(diào)試模塊；用戶仿真調(diào)試用戶程序時(shí)，調(diào)試模塊停止工作，處理器核通過數(shù)據(jù)/地址總線讀取并執(zhí)行用戶程序；用戶停止仿真調(diào)試用戶程序時(shí)，處理器核停止工作，調(diào)試模塊通過數(shù)據(jù)/地址總線，用戶程序下載和讀取通道，分別與用戶程序存儲器和仿真控制模塊相連接。本發(fā)明既能保證仿真芯片讀取和執(zhí)行用戶程序達(dá)到極高的速度，又不影響仿真器的通用性和仿真芯片的使用壽命；便于用戶程序的下載和觀察，方便用戶通過高速處理器芯片仿真器調(diào)試用戶程序。
文檔編號G06F11/36GK101968763SQ20091005765
公開日2011年2月9日 申請日期2009年7月27日 優(yōu)先權(quán)日2009年7月27日
發(fā)明者許國泰 申請人:上海華虹集成電路有限責(zé)任公司