專(zhuān)利名稱(chēng)：高精度四象限乘法器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及可編程邏輯器件數(shù)字器號(hào)處理領(lǐng)域，特別是涉及電能測(cè)量技術(shù)中
的 一種高精度四象限乘法器。
背景技術(shù)：
在電能測(cè)量技術(shù)領(lǐng)域中，經(jīng)常需要對(duì)電壓和電流兩路信號(hào)進(jìn)行乘法運(yùn)算得到功 率。早期，采用模擬電路實(shí)現(xiàn)兩電壓電流信號(hào)的乘積，電路復(fù)雜、可靠性差；中期，隨著電子 技術(shù)和微處理器的發(fā)展，為了克服模擬電路這一缺點(diǎn)，使用模數(shù)轉(zhuǎn)化器(ADC)將模擬信號(hào) 量化為數(shù)字信號(hào)，在微處理器中實(shí)現(xiàn)高通濾波、低通濾波、相位調(diào)整、乘法器，這種方法雖然 在某些場(chǎng)合可以得到較高的精度，但是由于微處理器在處理復(fù)雜運(yùn)算法時(shí)不可避免地存在 時(shí)延和滯后性，在快速變化的應(yīng)用場(chǎng)合，實(shí)時(shí)性達(dá)不要求；現(xiàn)在隨著大規(guī)?？删幊踢壿嬈骷?FPGA的發(fā)展，經(jīng)過(guò)ADC量化后信號(hào)通過(guò)FPGA數(shù)字信號(hào)處理實(shí)現(xiàn)高精度四象限乘法器，這種 方法可以得到較高的精度、適時(shí)性和穩(wěn)定性。 習(xí)知的技術(shù)中一種高精度四象限精密乘法器硬件原理框圖如圖1所示，其輸入端 第一路模擬信號(hào)和第二路模擬信號(hào)經(jīng)過(guò)模數(shù)轉(zhuǎn)換器得到較高頻的數(shù)字信號(hào)，但是在模數(shù)轉(zhuǎn) 換過(guò)程中會(huì)引入失調(diào)電壓，輸出頻譜如圖2所示，這樣在模數(shù)轉(zhuǎn)換器的輸出不僅有線(xiàn)頻率 信號(hào)，還有失調(diào)電壓，因此在乘法器的輸出結(jié)果中就會(huì)疊加該失調(diào)電壓，給乘法器的乘積結(jié) 果帶來(lái)了不可消除的誤差。 為了消除這一誤差，傳統(tǒng)的技術(shù)方案在第一通道模數(shù)轉(zhuǎn)換器及乘法器之間添加一 高通濾波器HPF (如圖3所示)，第一通道高通濾波器HPF的輸出頻譜如圖4所示，第二通道 乘法器之前的頻譜仍為圖2所示，而乘法器的輸出如圖5所示，頻譜中包含直流乘積，二次 諧波和第一通道的線(xiàn)頻率信號(hào)與第二通道的失調(diào)電壓相乘得到的線(xiàn)頻率分量，但不包含額 外的失調(diào)電壓，線(xiàn)頻率分量和2次諧波可以通過(guò)低通濾波器UH濾除。由于高通濾波器HPF 一般用IIR(無(wú)限沖激響應(yīng))實(shí)現(xiàn)，引入了額外的相位差，這樣又會(huì)給乘積結(jié)果帶來(lái)誤差。

發(fā)明內(nèi)容為了克服上述技術(shù)的不足，本實(shí)用新型的目的是提供一種高精度四象限乘法器， 其電路簡(jiǎn)單，具有較高的實(shí)時(shí)性、穩(wěn)定性。 本實(shí)用新型是這樣實(shí)現(xiàn)的，一種高精度四象限乘法器，包括第一路A/D轉(zhuǎn)換器、第 二路A/D轉(zhuǎn)換器及可編程邏輯門(mén)陣列FPGA，其特征在于所述的可編程邏輯門(mén)陣列FPGA包 括高通濾波器[1] [2]、低通濾波器、相位調(diào)整及乘法器；所述的第一路A/D轉(zhuǎn)換器的輸出端 經(jīng)過(guò)高通濾波器[1]與乘法器相連，所述的第二路A/D轉(zhuǎn)換器的輸出端依次經(jīng)過(guò)高通濾波 器[2]、相位調(diào)整與乘法器相連接，所述的乘法器的輸出端與低通濾波器相連。 本實(shí)用新型采用可編程邏輯門(mén)陣列FBGA器件，全數(shù)字化實(shí)現(xiàn)高通濾波器、低通濾 波器、相位調(diào)整、高精度乘法器功能，提高了實(shí)時(shí)性和穩(wěn)定性、同時(shí)具有使用元器件少、電路 簡(jiǎn)單等特點(diǎn)。
圖1是一種現(xiàn)有高精度四象限精密乘法器的硬件原理框圖。 圖2是圖1輸出頻譜示意圖。 圖3是圖1加入高通濾波器的硬件原理框圖。 圖4是圖3第一通道高通濾波器HPF的輸出頻譜示意圖。 圖5是圖3乘法器輸出的頻譜示意圖。 圖6是本實(shí)用新型實(shí)施例一的硬件原理框圖。 圖7是檢測(cè)信號(hào)經(jīng)實(shí)施例一濾波后的頻譜示意圖。
具體實(shí)施方式
以下結(jié)合附圖及實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明。 如圖1所示，本實(shí)用新型提供一種高精度四象限乘法器，包括第一路A/D轉(zhuǎn)換器、 第二路A/D轉(zhuǎn)換器及可編程邏輯門(mén)陣列FPGA，其特征在于所述的可編程邏輯門(mén)陣列FPGA 包括高通濾波器[1] [2]、低通濾波器、相位調(diào)整及乘法器；所述的第一路A/D轉(zhuǎn)換器的輸出 端經(jīng)過(guò)高通濾波器[1]與乘法器相連，所述的第二路A/D轉(zhuǎn)換器的輸出端依次經(jīng)過(guò)高通濾 波器[2]、相位調(diào)整與乘法器相連接，所述的乘法器的輸出端與低通濾波器相連。 所述的第一路A/D轉(zhuǎn)換器和第二路A/D轉(zhuǎn)換器可以是16位轉(zhuǎn)換器。 可見(jiàn)本實(shí)用新型通過(guò)傳感器采集要檢測(cè)的信號(hào)，經(jīng)過(guò)A/D轉(zhuǎn)換芯片以后轉(zhuǎn)換為數(shù) 字信號(hào)，將數(shù)字信號(hào)輸入FPGA芯片中，F(xiàn)PGA芯片采用IIR數(shù)字濾波算法對(duì)輸入信號(hào)進(jìn)行處 理，將高通濾波處理后信號(hào)經(jīng)過(guò)FPGA程序高精度延時(shí)來(lái)實(shí)現(xiàn)兩通道的相位匹配，將匹配的 的兩路信號(hào)進(jìn)行乘法運(yùn)算，再過(guò)低通濾波器得到高精度的兩路信號(hào)的乘積，通過(guò)圖5和圖7 的對(duì)比，我們就可以直觀的分析濾波效果。 本實(shí)用新型全數(shù)字化實(shí)現(xiàn)高通濾波器、低通濾波器、相位調(diào)整、高精度乘法器功
能，提高了實(shí)時(shí)性和穩(wěn)定性、同時(shí)具有使用元器件少、電路簡(jiǎn)單等特點(diǎn)。 以上所述僅為本實(shí)用新型的較佳實(shí)施例，凡依本實(shí)用新型申請(qǐng)專(zhuān)利范圍所做的均
等變化與修飾，皆應(yīng)屬本實(shí)用新型的涵蓋范圍。
權(quán)利要求一種高精度四象限乘法器，包括第一路A/D轉(zhuǎn)換器、第二路A/D轉(zhuǎn)換器及可編程邏輯門(mén)陣列FPGA，其特征在于所述的可編程邏輯門(mén)陣列FPGA包括高通濾波器[1][2]、低通濾波器、相位調(diào)整及乘法器；所述的第一路A/D轉(zhuǎn)換器的輸出端經(jīng)過(guò)高通濾波器[1]與乘法器相連，所述的第二路A/D轉(zhuǎn)換器的輸出端依次經(jīng)過(guò)高通濾波器[2]、相位調(diào)整與乘法器相連接，所述的乘法器的輸出端與低通濾波器相連。
2. 根據(jù)權(quán)利要求1所述的高精度四象限乘法器，其特征在于所述的第一路A/D轉(zhuǎn)換 器是16位AD轉(zhuǎn)換器。
3. 根據(jù)權(quán)利要求1或2所述的高精度四象限乘法器，其特征在于所述的第二路A/D轉(zhuǎn) 換器是16位AD轉(zhuǎn)換器。
專(zhuān)利摘要本實(shí)用新型涉及一種高精度四象限乘法器，包括第一路A/D轉(zhuǎn)換器、第二路A/D轉(zhuǎn)換器及可編程邏輯門(mén)陣列FPGA，其特征在于所述的可編程邏輯門(mén)陣列FPGA包括高通濾波器[1][2]、低通濾波器、相位調(diào)整及乘法器；所述的第一路A/D轉(zhuǎn)換器的輸出端經(jīng)過(guò)高通濾波器[1]與乘法器相連，所述的第二路A/D轉(zhuǎn)換器的輸出端依次經(jīng)過(guò)高通濾波器[2]、相位調(diào)整與乘法器相連接，所述的乘法器的輸出端與低通濾波器相連。本實(shí)用新型采用可編程邏輯門(mén)陣列FBGA器件，全數(shù)字化實(shí)現(xiàn)高通濾波器、低通濾波器、相位調(diào)整、高精度乘法器功能，提高了實(shí)時(shí)性和穩(wěn)定性、同時(shí)具有使用元器件少、電路簡(jiǎn)單等特點(diǎn)。
文檔編號(hào)G06F7/44GK201497978SQ20092030507
公開(kāi)日2010年6月2日 申請(qǐng)日期2009年6月25日 優(yōu)先權(quán)日2009年6月25日
發(fā)明者王振鐸, 鄭立登 申請(qǐng)人:福建敏訊電氣科技有限公司