專利名稱：一種多協(xié)議uhf rfid讀寫器基帶信號處理soc芯片的制作方法
技術領域：
本發(fā)明涉及一種超高頻RFID讀寫器數(shù)字基帶信號處理芯片，屬于數(shù)字基帶信號 處理芯片技術領域。
背景技術：
被動式超高頻射頻識別UHF RFID系統(tǒng)(工作頻段為86OMHz-96OMHz)采用反向散 射調制模式，工作于遠場輻射區(qū)，具有讀寫距離遠(可以達到3-10米)、非可視、讀寫速度 快、標簽無源等特點，使其廣泛應用于倉儲物流、停車場管理、資產(chǎn)管理、貴重物品防盜等領 域。被動式超高頻射頻識別RFID系統(tǒng)由讀寫器、電子標簽和后臺應用系統(tǒng)構成，其中讀寫 器和電子標簽是整個系統(tǒng)的關鍵。電子標簽內部無源而采用無源遠端射頻供電，內部資源 有限，無法完成復雜的信號處理，因此，在RFID系統(tǒng)中讀寫器的設計性能便是整個系統(tǒng)性 能的關鍵所在。超高頻RFID讀寫器從結構上分為射頻模塊和基帶控制模塊兩部分，如圖1所示， 圖中虛線框所圍的部分即讀寫器，其中射頻模塊主要由調制解調電路和天線組成，主要完 成高頻信號的調制和解調，發(fā)射與接收，是標簽和讀寫器之間的空中無線接口?；鶐Э刂颇?塊主要由協(xié)議控制模塊、編解碼模塊、數(shù)據(jù)校驗模塊、接口模塊等組成。其主要功能是控制 射頻系統(tǒng)，實現(xiàn)對高頻信號的編解碼功能，并實現(xiàn)類似于IS018000-6B/6C的UHF RFID標準 協(xié)議。同時，實現(xiàn)與外部設備或主機之間的應用接口，完成與上位機之間的數(shù)據(jù)通信。由此 可見，基帶控制模塊是整個RFID讀寫器的核心，支撐著整個系統(tǒng)的工作。具體來講，射頻模 塊的主要任務是(1)發(fā)射915MHz高頻信號，激活電子標簽，并且為電子標簽提供能量；(2) 調制發(fā)射信號，將數(shù)據(jù)信號通過天線發(fā)送給電子標簽；(3)接受并解調來自電子標簽的信 號?；鶐Э刂颇K的主要任務是(1)與應用系統(tǒng)軟件進行通信，并執(zhí)行系統(tǒng)軟件發(fā)過來的 動作指令；(2)實現(xiàn)射頻識別協(xié)議的編碼和解碼；(3)控制與射頻標簽的通信過程；(4)實 現(xiàn)多卡的防碰撞沖突算法；(5)對讀寫器和電子標簽之間傳送的數(shù)據(jù)進行加密或解密；(6) 實現(xiàn)CRC編碼和解碼。對于手持式RFID讀寫器，其基帶控制模塊除了完成上面的功能以外，往往還需要 人機接口功能(如LCD顯示、鍵盤、觸摸屏等)和豐富的通信接口(如RS232、以太網(wǎng)、USB、 WiFi 等)。目前，超高頻手持式RFID讀寫器，一般采CPU+FPGA或CPU+RFID專用芯片(如 AS3990)的方式來實現(xiàn)。這兩種方法都有一定的缺陷。其中CPU+FPGA方案中，F(xiàn)PGA完成了 基帶處理功能，但用戶接口和通信接口由CPU實現(xiàn)。讀寫器設計者需要將二者集成在一塊 電路板上，二者之間的通信速度往往成為提高讀寫器性能、降低讀寫器成本和功耗的制約 條件。而CPU+RFID專用芯片(如AS3990)方案的優(yōu)點是RFID專用芯片實現(xiàn)了 RFID讀寫 器基帶處理、射頻模擬前端處理、低量級的功率放大及增益控制等諸多功能，但是關于用戶 應用接口的功能仍然需要單獨的CPU來實現(xiàn)，同樣，CPU與RFID專用芯片之間也需要高速 通信，讀寫器的制作成本也很高。
SOC(System on Chip)稱為系統(tǒng)級芯片，是將系統(tǒng)所需要的各種CPU、片內外設、存 儲器、通信接口甚至A/D和D/A轉換等功能模塊集成在一塊芯片上，即片上系統(tǒng)。SOC提高 了系統(tǒng)集成度，降低了設備成本，提高了可靠性，同時也便于實現(xiàn)低功耗。

發(fā)明內容
本發(fā)明針對現(xiàn)有RFID基帶信號處理方式存在的不足，提供一種可靠性高、功耗低 的多協(xié)議UHF RFID讀寫器基帶信號處理SOC芯片。本發(fā)明的多協(xié)議UHF RFID讀寫器基帶信號處理SOC芯片采用以下技術解決方案該基帶信號處理SOC芯片包括CPU模塊、片內總線、存儲器接口、DAC輸出通道、 ADC輸入通道、UHF RFID硬件多協(xié)議處理單元、人機接口、高速通信接口、低速通信接口、定 時器模塊、JTAG接口模塊和主時鐘模塊；片內總線包括高速系統(tǒng)總線和低速外設總線，兩 條總線之間通過DMA控制器和總線橋連接在一起，每條總線都設有地址譯碼器和總線仲裁 器；CPU模塊、存儲器接口、人機接口、UHF RFID硬件多協(xié)議處理單元、JTAG接口模塊以及高 速通信接口均與高速系統(tǒng)總線連接；低速通信接口、定時器模塊和主時鐘模塊與低速外設 總線連接；高速通信接口、DAC輸出通道和ADC輸入通道與DMA控制器連接；在CPU模塊中 包含有用來控制電源管理的低功耗控制模塊。DAC輸出通道包括3路8位DAC輸出通道，其中2路用于輸出正交調制需要的I通 道和Q通道基帶數(shù)字信號，另外1路8位P通道DAC輸出通道作為功率放大器PA的增益調 整輸出。ADC輸入通道包括2路8位ADC輸入通道，用于輸入正交解調后的I通道和Q通道
的基帶數(shù)字信號。UHF RFID硬件多協(xié)議處理單元包括編碼模塊、解碼模塊、CRC校驗模塊以及時鐘 分頻模塊四部分。人機接口包括IXD控制器和觸摸屏控制器；高速通信接口配置有32位GPIO接口、PCI總線接口和USB1. 1接口控制器。低速通信接口配置有UART接口、SPI接口模塊和IIS音頻控制器。定時器模塊配置有2個16位定時計數(shù)器計時器和實時時鐘。本發(fā)明將UHF RFID讀寫器所需的各種基帶信號處理功能、協(xié)議實現(xiàn)功能、應用 開發(fā)有關的CPU及片內總線功能、片外接口功能、射頻電路的增益控制功能、低功耗控制 功能集成在了一起。芯片內具有CPU(基于開源的0penRISC1200即0R1200來實現(xiàn))，可 以嵌入操作系統(tǒng)(如Windows CE、Linux等)，可擴展4G Bytes容量的存儲器，集成了 IS018000-6B/6C協(xié)議，并提供一種開放式軟件接口以實現(xiàn)除IS018000-6B/6C以外的其它 UHF RFID協(xié)議、防碰撞算法、定位算法、甚至分布式數(shù)據(jù)庫和中間件。可以非常方便地實現(xiàn) 高集成度、低成本、低功耗、高通用性的手持式UHF RFID讀寫器。


圖1是現(xiàn)有RFID讀寫器的結構框圖。圖2是本發(fā)明超高頻RFID基帶處理SOC芯片的結構原理框圖。圖3是利用本發(fā)明的SOC芯片實現(xiàn)的手持式UHF RFID讀寫器的結構原理框圖。
圖4是多協(xié)議處理單元的內部結構示意圖。圖5是本發(fā)明超高頻RFID基帶處理SOC芯片的啟動流程圖。
具體實施例方式如圖2所示，本發(fā)明的超高頻RFID基帶處理SOC芯片包括CPU模塊、片內總線、存 儲器接口、DAC輸出通道、ADC輸入通道、UHF RFID硬件多協(xié)議處理單元、人機接口、高速通 信接口、低速通信接口、定時器模塊、低功耗控制模塊和其他模塊，CPU模塊S0C芯片內置了 32位CPU內核(基于0R1200)，該CPU內核利用指令可 以完成對整個芯片內各組成模塊的協(xié)調、配置和工作狀態(tài)檢測等功能?？梢郧度敫鞣N嵌入 式操作系統(tǒng)(如Windows CE或者Linux等)，以便實現(xiàn)更加靈活的功能，并為用戶提供良好 的程序接口。另外，還可以通過CPU執(zhí)行軟件對基帶信號進行數(shù)字濾波、加密、解碼、編碼、 解碼等處理。片內總線SC0芯片內部配置了兩條Wishbone總線，分別是高速的系統(tǒng)總線和低 速的外設總線。CPU、存儲控制器、LCD控制器、觸摸屏控制器和多協(xié)議控制單元以及高速 的通信接口 USB和PCI和GPIO接口控制器都是掛在高速系統(tǒng)總線上的。而低速通信接口 (如SPI、PS/2、RS232、IIS和PWM等)和實時時鐘RTC控制器是掛在低速外設總線上的。 系統(tǒng)總線和外設總線之間通過DMA和總線橋連接在一起。每條總線都有自己的地址譯碼 器，便于獨立工作。高速通信接口(如USB和PCI和GPIO接口)和各AD/DA通道也可以在 DMA控制器的控制之下完成數(shù)據(jù)通信。另外，Wishbone總線采用Master和Slaver控制模 式，允許多Master，因此需要由總線仲裁器完成總線仲裁。存儲器接口 S0C芯片可以擴展多種存儲器設備，包括EPROM、SRAM、DRAM、Flash 等，利用PCI接口還可以擴展SD卡存儲設備，擴展空間最大可以達到4GBytes。DAC輸出通道S0C芯片提供了 3路8位DAC通道，其中2路用于輸出正交調制需 要的I通道和Q通道基帶數(shù)字信號，另外1路8位P通道DAC通道作為功率放大器PA的增 益調整輸出。ADC輸入通道S0C芯片提供了 2路8位ADC通道，用于輸入正交解調后的I通道 和Q通道的基帶數(shù)字信號。UHF RFID硬件多協(xié)議處理單元S0C芯片配置有硬件多協(xié)議處理單元，可以在 IS018000-6B、IS018000-6C、EPC Global C1G2 等多種 UHF RFID 協(xié)議標準之間的任意切換。 通過該單元，可以完成基帶信號的PIE編碼，F(xiàn)MO編碼、Miller解碼、CRC校驗、各通道信號 強度的檢測、防碰撞算法的執(zhí)行，產(chǎn)生幀同步序列，執(zhí)行協(xié)議要求的狀態(tài)控制等功能。另外， 本協(xié)議處理單元預留了開放式的軟件協(xié)議接口，可利用CPU執(zhí)行軟件的方式使本SOC支持 除 IS018000-6B、IS018000-6C.EPC Global C1G2 等協(xié)議之外的其它 UHF RFID 協(xié)議。人機接口 S0C芯片配置了 IXD控制器和觸摸屏控制器，可以實現(xiàn)友好的人機界面 功能。高速通信接口 S0C芯片配置了 32位GPIO接口，便于擴展其它高速并行設備。配 置了 PCI總線接口，可以方便地擴展以太網(wǎng)，Wi-Fi、USB2.0等高速的通信設備和SD卡等 大容量外部存儲設備。配置了 USB1. 1接口控制器，可以提供USB主(Host)接口和USB從 (Device)接口。
低速通信接口 S0C芯片配置了 UART接口和SPI接口模塊，可以實現(xiàn)一些近距離 通信。配置了 IIS音頻控制器，可實現(xiàn)精彩音頻播放和采集。定時器模塊S0C芯片配置了 2個16位定時計數(shù)器計時器，可以提供看門狗定時 器和PWM輸出功能。配置了實時時鐘，可為用戶提供精確的時間和日歷顯示。低功耗控制模塊本芯片支持掉電、待機、工作、喚醒等多工作模式，并可以單獨地 對每個接口模塊的供電電源進行控制，便于實現(xiàn)靈活的低功耗控制能力。另外還配置了 JTAG接口，支持在線調試和程序下載。主時鐘模塊的外部晶振頻率 為27MHz，可以通過內部PLL使CPU工作主頻率達到150MHz。整個芯片采用單5V供電。利用本發(fā)明SOC芯片可以非常方便地實現(xiàn)高集成度、低成本、低功耗、高通用性的 手持式UHF RFID讀寫器，其結構如下圖3所示，由圖3可見，本發(fā)明的SOC芯片輸出了正交 調制所必須的I通道和Q通道的基帶信號(該信號已根據(jù)協(xié)議要求完成了編碼)，用于功率 放大器增益調整P通道數(shù)字信號，這三路信號都需要外接8位DAC將輸出的數(shù)字信號轉換 成模擬信號。I通道和Q通道的基帶模擬信號經(jīng)正交調制(如LT5568)，過帶通濾波(BPF) 和功率放大器之后，再經(jīng)環(huán)形器送入天線，構成發(fā)射通道。對于接收通道，本芯片配置了輸 入I通道和Q通道接口，用于接收經(jīng)過正交解調(如LT5516)并經(jīng)低噪聲放大(LNA)和低 通濾波(LPF)，然后再經(jīng)ADC后的基帶輸入信號。UHF RFID硬件多協(xié)議處理單元的功能結構如圖4所示，包含了編碼模塊，解碼模 塊，CRC校驗模塊以及時鐘分頻模塊四部分。該多協(xié)議處理單元模塊的工作過程為時鐘分 頻信號輸入后(1)編碼過程計算機主機(HOST)給0R1200處理器指令和信息數(shù)據(jù)后，0R1200 處理器發(fā)送給編碼模塊和CRC校驗模塊啟動指令，編碼模塊接收到啟動指令后會返還給 0R1200處理器一個應答信號，隨后，0R1200處理器會把數(shù)據(jù)信息傳入編碼模塊和CRC校驗 模塊。當編碼數(shù)據(jù)完成后，將產(chǎn)生的CRC校驗值發(fā)送給編碼器，然后通過輸出通道發(fā)送出 去。(2)解碼過程0R1200處理器檢測到電子標簽發(fā)送過來的信息后，會分別發(fā)送給 解碼模塊和CRC校驗模塊啟動指令，解碼模塊接收到啟動指令后會返還給0R1200處理器一 個應答信號，隨之，解碼數(shù)據(jù)信息完成后，會將數(shù)據(jù)信息及校驗值發(fā)送給0R1200處理器，數(shù) 據(jù)信息經(jīng)過0R1200處理器一定處理后，會將結果送往計算機主機(HOST)，IXD顯示器或存 儲器。本發(fā)明的超高頻RFID讀寫器基帶處理SOC芯片的工作過程分為啟動過程和正常 工作過程。其中啟動過程的流程如圖5所示上電之后，首先完成CPU 0R1200和各功能模塊的復位功能，然后從固定地址開始 讀取并執(zhí)行系統(tǒng)初始化(Bootloader)程序，完成對各功能模塊(包括時鐘模塊、中斷和 電源管理模塊、存儲器控制模塊、LCD控制模塊和觸摸屏控制模塊、多協(xié)議處理單元模塊和 AD/DA控制模塊、DMA控制模塊、各種通信接口模塊等)的參數(shù)配置，并在IXD上輸出初始 化界面。從指定位置程序存儲器讀取用戶程序，顯示用戶界面。加載本地數(shù)據(jù)庫管理程序。 從I/Q通道DAC輸出載波輸出信號，并使輸出信號強度最大(即P通道ADC輸出最大)，打 開I/Q通道ADC，啟動多協(xié)議處理模塊，檢查是否有標簽存在。如果有標簽則顯示標簽數(shù)據(jù)， 并將其信息計入數(shù)據(jù)庫。如果沒有標簽，則連續(xù)發(fā)射載波并讀取ADC通道數(shù)據(jù)，如果連續(xù)5s鐘都沒有標簽響應數(shù)據(jù)則轉入低功耗模式，至此，啟動過程完畢。 在正常工作過程中，由應用程序調用讀寫器操作程序完成標簽數(shù)據(jù)的讀寫，和上 位機的數(shù)據(jù)交互和數(shù)據(jù)庫同步、多媒體播放以及其它的用戶指定功能，具體操作內容與用 戶應用程序有關。
權利要求
一種多協(xié)議UHF RFID讀寫器基帶信號處理SOC芯片，包括CPU模塊、片內總線、存儲器接口、DAC輸出通道、ADC輸入通道、UHF RFID硬件多協(xié)議處理單元、人機接口、高速通信接口、低速通信接口、定時器模塊、JTAG接口模塊和主時鐘模塊；其特征是片內總線包括高速系統(tǒng)總線和低速外設總線，兩條總線之間通過DMA控制器和總線橋連接在一起，每條總線都設有地址譯碼器和總線仲裁器；CPU模塊、存儲器接口、人機接口、UHF RFID硬件多協(xié)議處理單元、JTAG接口模塊以及高速通信接口均與高速系統(tǒng)總線連接；低速通信接口、定時器模塊和主時鐘模塊與低速外設總線連接；高速通信接口、DAC輸出通道和ADC輸入通道與DMA控制器連接；在CPU模塊中包含有低功耗控制模塊。
2.根據(jù)權利要求1所述的多協(xié)議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述DAC輸出通道包括3路8位DAC輸出通道，其中2路用于輸出正交調制需要的I通道 和Q通道基帶數(shù)字信號，另外1路8位P通道DAC輸出通道作為功率放大器PA的增益調整 輸出。
3.根據(jù)權利要求1所述的多協(xié)議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述ADC輸入通道包括2路8位ADC輸入通道，用于輸入正交解調后的I通道和Q通道的基帶數(shù)字信號。
4.根據(jù)權利要求1所述的多協(xié)議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述UHF RFID硬件多協(xié)議處理單元包括編碼模塊、解碼模塊、CRC校驗模塊以及時鐘分頻 模塊四部分。
5.根據(jù)權利要求1所述的多協(xié)議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述人機接口包括LCD控制器和觸摸屏控制器。
6.根據(jù)權利要求1所述的多協(xié)議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述高速通信接口配置有32位GPIO接口、PCI總線接口和USB1. 1接口控制器。
7.根據(jù)權利要求1所述的多協(xié)議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述低速通信接口配置有UART接口、SPI接口模塊和IIS音頻控制器。
8.根據(jù)權利要求1所述的多協(xié)議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述定時器模塊配置有2個16位定時計數(shù)器計時器和實時時鐘。
全文摘要
本發(fā)明公開了一種多協(xié)議UHF RFID讀寫器基帶信號處理SOC芯片，包括CPU模塊、片內總線、存儲器接口、DAC輸出通道、ADC輸入通道、UHF RFID硬件多協(xié)議處理單元、人機接口、高速通信接口、低速通信接口、定時器模塊、JTAG接口模塊和主時鐘模塊；高速系統(tǒng)總線和低速外設總線之間通過DMA控制器和總線橋連接在一起，每條總線都設有地址譯碼器和總線仲裁器；CPU模塊、存儲器接口、人機接口、多協(xié)議處理單元、JTAG接口模塊以及高速通信接口均與高速系統(tǒng)總線連接；低速通信接口、定時器模塊和主時鐘模塊與低速外設總線連接。本發(fā)明可以非常方便地實現(xiàn)高集成度、低成本、低功耗、高通用性的手持式UHF RFID讀寫器。
文檔編號G06K17/00GK101894281SQ201010202329
公開日2010年11月24日 申請日期2010年6月18日 優(yōu)先權日2010年6月18日
發(fā)明者張琳, 李言飛, 楊新濤, 栗華, 潘勇, 王洪君, 趙斌 申請人:山東大學