專利名稱：基于ieee1500標(biāo)準(zhǔn)的ip核測試結(jié)構(gòu)及測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測試領(lǐng)域，具體涉及IP核測試結(jié)構(gòu)和方法。
背景技術(shù)：
可編程片上系統(tǒng)SOPC是具有一定通用性的器件，用戶可以對SOPC器件進(jìn)行編程 來實(shí)現(xiàn)所需的邏輯功能，具有很高的靈活性。隨著集成電路技術(shù)的快速發(fā)展，SOPC系列器 件的種類日益豐富，性能不斷提高，但隨著SOPC規(guī)模和集成度的不斷擴(kuò)大，對其可靠性要 求也不斷提高，其測試工作變得越來越復(fù)雜。SOPC器件是基于IP核的設(shè)計(jì)，在IP核集成到 SOPC內(nèi)部之后，原本可測的IP核端口訪問和控制變得復(fù)雜，測試時(shí)IP核的隔離、測試存取 機(jī)制、測試控制和觀察機(jī)制等問題便突現(xiàn)出來。為了實(shí)現(xiàn)對IP核的測試，首先要解決IP核的測試訪問、測試控制及觀察機(jī)制等大 量的測試問題，需要一種規(guī)范化的設(shè)計(jì)方法。IEEE 1500標(biāo)準(zhǔn)的制定是實(shí)現(xiàn)IP核測試的基 礎(chǔ)，IEEE 1500標(biāo)準(zhǔn)提供了一種封裝結(jié)構(gòu)，在IP核上加上測試封裝后，就可以與周圍環(huán)境隔 離作為單獨(dú)實(shí)體被測試，也不會(huì)影響IP核的正常功能。但通過分析IEEE 1500標(biāo)準(zhǔn)，可以 看出在IEEE 1500標(biāo)準(zhǔn)中不包含芯片級(jí)測試指令、測試數(shù)據(jù)和相應(yīng)的控制信號(hào)的生成。在測試數(shù)據(jù)傳遞給被測IP核時(shí)，目前大多技術(shù)采用串行操作模式，使得測試數(shù)據(jù) 的傳遞非常耗時(shí)。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有的IP核測試技術(shù)耗時(shí)長、測試效率低的問題，提供一種應(yīng)用 于SOPC系統(tǒng)的基于IEEE 1500標(biāo)準(zhǔn)的IP核測試結(jié)構(gòu)及測試方法?；贗EEE 1500標(biāo)準(zhǔn)的IP核測試結(jié)構(gòu)，它包括FPGA處理器和RS232收發(fā)器，F(xiàn)PGA 處理器的信號(hào)通訊端與RS232收發(fā)器的信號(hào)通訊端相連，RS232收發(fā)器的上位機(jī)通訊端用 于與上位機(jī)相連，所述FPGA處理器內(nèi)部固化有數(shù)據(jù)緩存模塊、配置信號(hào)生成模塊、數(shù)據(jù)總 線分配模塊、測試指令生成模塊、i個(gè)測試數(shù)據(jù)生成模塊、頂層控制模塊和命令總線分配模 塊，頂層控制模塊的配置信號(hào)生成使能信號(hào)輸出端與配置信號(hào)生成模塊的配置信號(hào)生成使 能信號(hào)輸入端相連，頂層控制模塊的數(shù)據(jù)總線分配使能信號(hào)輸出端與數(shù)據(jù)總線分配模塊的 數(shù)據(jù)總線分配使能信號(hào)輸入端相連，頂層控制模塊的測試指令生成使能信號(hào)輸出端與測試 指令生成模塊的測試指令生成使能信號(hào)輸入端相連，頂層控制模塊的測試數(shù)據(jù)生成使能 信號(hào)輸出端同時(shí)與i個(gè)測試數(shù)據(jù)生成模塊的測試數(shù)據(jù)生成使能信號(hào)輸入端相連，測試指令 生成模塊的第1、2、…、i個(gè)IP核命令控制信號(hào)輸出端分別與第1、2、…、i個(gè)被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令控制信號(hào)輸入端相連，測試指令生成模塊的命令總線輸出端與 命令總線分配模塊的信號(hào)輸入端通過命令總線相連，命令總線分配模塊的第1、2、…、i個(gè) 命令信號(hào)輸出端分別與第1、2、…、i個(gè)被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令信號(hào)輸入端相 連，每個(gè)測試數(shù)據(jù)生成模塊的IP核測試數(shù)據(jù)傳輸控制信號(hào)輸出端與對應(yīng)的被測IEEE 1500 標(biāo)準(zhǔn)封裝IP核的測試數(shù)據(jù)傳輸控制信號(hào)輸入端相連，每個(gè)測試數(shù)據(jù)生成模塊的IP核測試數(shù)據(jù)通訊端與對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的第一 IP核測試數(shù)據(jù)通訊端通過數(shù)據(jù) 總線相連，數(shù)據(jù)緩存模塊的配置信號(hào)通訊端與配置信號(hào)生成模塊的配置信號(hào)通訊端相連， 數(shù)據(jù)緩存模塊的測試數(shù)據(jù)總線通訊端與數(shù)據(jù)總線分配模塊的測試數(shù)據(jù)總線通訊端通過數(shù) 據(jù)總線相連，配置信號(hào)生成模塊的命令總線分配控制信號(hào)輸出端與命令總線分配模塊的總 線分配控制信號(hào)輸入端相連，配置信號(hào)生成模塊的測試數(shù)據(jù)生成控制信號(hào)輸出端同時(shí)與i 個(gè)測試數(shù)據(jù)生成模塊的測試數(shù)據(jù)生成控制信號(hào)輸入端相連，配置信號(hào)生成模塊的η個(gè)數(shù)據(jù) 總線分配控制信號(hào)輸出端與數(shù)據(jù)總線分配模塊的η個(gè)數(shù)據(jù)總線分配控制信號(hào)輸入端相連， i個(gè)測試數(shù)據(jù)生成模塊的第二 IP核測試數(shù)據(jù)通訊端與數(shù)據(jù)總線分配模塊的IP核測試數(shù)據(jù) 通訊端通過數(shù)據(jù)總線相連。它是基于IEEE 1500標(biāo)準(zhǔn)的IP核測試結(jié)構(gòu)實(shí)現(xiàn)的，每個(gè)測試周期的具體過程如 下步驟A、RS232收發(fā)器2接收的數(shù)據(jù)通過數(shù)據(jù)緩存模塊將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù) 存入其內(nèi)部的FIFO緩存器中，所述數(shù)據(jù)包括上層指令信號(hào)、配置信號(hào)和測試激勵(lì)信號(hào)；步驟B、頂層控制模塊開啟配置信號(hào)生成模塊，并控制配置信號(hào)生成模塊從數(shù)據(jù)緩 存模塊中提取配置數(shù)據(jù)，配置信號(hào)生成模塊將配置信號(hào)鎖存在其內(nèi)部的鎖存器中，并將該 配置信號(hào)分別發(fā)送給數(shù)據(jù)總線分配模塊、測試數(shù)據(jù)生成模塊和命令總線分配模塊；步驟C、命令總線分配模塊在配置數(shù)據(jù)的作用下將命令總線與被測IEEE 1500標(biāo) 準(zhǔn)封裝IP核的命令控制端口相連接；步驟D、頂層控制模塊開啟測試指令生成模塊，測試指令生成模塊在上層指令信號(hào) 的控制下產(chǎn)生被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令控制信號(hào)和編碼后的測試指令，為被測 IEEE 1500標(biāo)準(zhǔn)封裝IP核配置不同測試模式，使得被測IEEE 1500標(biāo)準(zhǔn)封裝IP核處于指定 的測試模式下；步驟E、頂層控制模塊開啟數(shù)據(jù)總線分配模塊，數(shù)據(jù)總線分配模塊在配置數(shù)據(jù)的作 用下將數(shù)據(jù)總線與被測IP核對應(yīng)的測試數(shù)據(jù)生成模塊的數(shù)據(jù)輸入端口相連接；步驟F、頂層控制模塊開啟i個(gè)測試數(shù)據(jù)生成模塊，每個(gè)測試數(shù)據(jù)生成模塊向?qū)?yīng) 的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核傳輸測試數(shù)據(jù)傳輸控制信號(hào)，并通過數(shù)據(jù)總線為對應(yīng)的被 測IEEE 1500標(biāo)準(zhǔn)封裝IP核提供測試激勵(lì)信號(hào)；步驟G、每個(gè)測試數(shù)據(jù)生成模塊接收對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核產(chǎn)生的 測試響應(yīng)；步驟H、數(shù)據(jù)總線分配模塊接收i個(gè)測試數(shù)據(jù)生成模塊發(fā)送的測試響應(yīng)，并將測試 響應(yīng)存儲(chǔ)在數(shù)據(jù)緩存模塊內(nèi)部的FIFO緩存器中；步驟I、數(shù)據(jù)緩存模塊將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，通過RS232收發(fā)器發(fā)送至上位 機(jī)，完成一個(gè)周期的測試。本發(fā)明中采用并行測試總線傳輸數(shù)據(jù)，提高測試效率，并發(fā)明了總線分配模塊，總 線分配模塊可以在不同時(shí)刻將測試總線分配給不同的IP核，提高了總線利用率，這種基于 IEEE 1500標(biāo)準(zhǔn)的IP核測試結(jié)構(gòu)及測試方法，使集成于SOPC系統(tǒng)的IP核經(jīng)過IEEE 1500 標(biāo)準(zhǔn)封裝后，在測試結(jié)構(gòu)的作用下獲得可測性和可控性，實(shí)現(xiàn)了并行測試，并能靈活配置測 試順序，提高了測試效率。本發(fā)明通過在FPGA內(nèi)增加測試結(jié)構(gòu)實(shí)現(xiàn)了 IP核的測試，設(shè)計(jì)簡 單而靈活。


圖1為基于IEEE 1500標(biāo)準(zhǔn)的IP核測試結(jié)構(gòu)的整體示意圖。圖2為FPGA處理器 的內(nèi)部結(jié)構(gòu)示意圖。圖3為數(shù)據(jù)緩存模塊接收數(shù)據(jù)狀態(tài)機(jī)的工作原理示意圖。圖4為數(shù)據(jù) 緩存模塊發(fā)送數(shù)據(jù)狀態(tài)機(jī)的工作原理示意圖。圖5為配置信號(hào)生成模塊狀態(tài)機(jī)的工作原理 示意圖。圖6為總線分配模塊狀態(tài)機(jī)的工作原理示意圖。圖7為測試指令生成模塊狀態(tài)機(jī) 的工作原理示意圖。圖8為測試數(shù)據(jù)生成模塊狀態(tài)機(jī)的工作原理示意圖。圖9為本發(fā)明的 流程圖。
具體實(shí)施例方式具體實(shí)施方式
一、結(jié)合圖1和圖2說明本實(shí)施方式，基于IEEE 1500標(biāo)準(zhǔn)的IP核 測試結(jié)構(gòu)，它包括FPGA處理器1和RS232收發(fā)器2，F(xiàn)PGA處理器1的信號(hào)通訊端與RS232 收發(fā)器2的信號(hào)通訊端相連，RS232收發(fā)器2的上位機(jī)通訊端用于與上位機(jī)相連，所述FPGA 處理器1內(nèi)部固化有數(shù)據(jù)緩存模塊1-1、配置信號(hào)生成模塊1-2、數(shù)據(jù)總線分配模塊1-3、測 試指令生成模塊1-4、i個(gè)測試數(shù)據(jù)生成模塊1-5、頂層控制模塊1-6和命令總線分配模塊 1-7，頂層控制模塊1-6的配置信號(hào)生成使能信號(hào)輸出端與配置信號(hào)生成模塊1-2的配置信 號(hào)生成使能信號(hào)輸入端相連，頂層控制模塊1-6的數(shù)據(jù)總線分配使能信號(hào)輸出端與數(shù)據(jù) 總線分配模塊1-3的數(shù)據(jù)總線分配使能信號(hào)輸入端相連，頂層控制模塊1-6的測試指令生 成使能信號(hào)輸出端與測試指令生成模塊1-4的測試指令生成使能信號(hào)輸入端相連，頂層控 制模塊1-6的測試數(shù)據(jù)生成使能信號(hào)輸出端同時(shí)與i個(gè)測試數(shù)據(jù)生成模塊1-5的測試數(shù)據(jù) 生成使能信號(hào)輸入端相連，測試指令生成模塊1-4的第1、2、…、i個(gè)IP核命令控制信號(hào)輸 出端分別與第1、2、…、i個(gè)被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令控制信號(hào)輸入端相連，測 試指令生成模塊1-4的命令總線輸出端與命令總線分配模塊1-7的信號(hào)輸入端通過命令總 線相連，命令總線分配模塊1-7的第1、2、…、i個(gè)命令信號(hào)輸出端分別與第1、2、…、i個(gè) 被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令信號(hào)輸入端相連，每個(gè)測試數(shù)據(jù)生成模塊1_5的IP核 測試數(shù)據(jù)傳輸控制信號(hào)輸出端與對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的測試數(shù)據(jù)傳輸控 制信號(hào)輸入端相連，每個(gè)測試數(shù)據(jù)生成模塊1-5的IP核測試數(shù)據(jù)通訊端與對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的第一 IP核測試數(shù)據(jù)通訊端通過數(shù)據(jù)總線相連，數(shù)據(jù)緩存模塊1-1的 配置信號(hào)通訊端與配置信號(hào)生成模塊1-2的配置信號(hào)通訊端相連，數(shù)據(jù)緩存模塊1-1的測 試數(shù)據(jù)總線通訊端與數(shù)據(jù)總線分配模塊1-3的測試數(shù)據(jù)總線通訊端通過數(shù)據(jù)總線相連，配 置信號(hào)生成模塊1-2的命令總線分配控制信號(hào)輸出端與命令總線分配模塊1-7的總線分 配控制信號(hào)輸入端相連，配置信號(hào)生成模塊1-2的測試數(shù)據(jù)生成控制信號(hào)輸出端同時(shí)與i 個(gè)測試數(shù)據(jù)生成模塊1-5的測試數(shù)據(jù)生成控制信號(hào)輸入端相連，配置信號(hào)生成模塊1-2的 η個(gè)數(shù)據(jù)總線分配控制信號(hào)輸出端與數(shù)據(jù)總線分配模塊1-3的η個(gè)數(shù)據(jù)總線分配控制信號(hào) 輸入端相連，i個(gè)測試數(shù)據(jù)生成模塊1-5的第二 IP核測試數(shù)據(jù)通訊端與數(shù)據(jù)總線分配模塊 1-3的IP核測試數(shù)據(jù)通訊端通過數(shù)據(jù)總線相連。本實(shí)施方式中電腦的RS232標(biāo)準(zhǔn)串口設(shè)計(jì)可采用美信公司的MAX232芯片作為電 平轉(zhuǎn)換芯片，F(xiàn)PGA處理器1可以采用ALTERA公司的Cyclone EP1C6Q240C8芯片。
具體實(shí)施方式
二、結(jié)合圖1和圖2和圖9說明本實(shí)施方式，基于IEEE 1500標(biāo)準(zhǔn)的
8IP核測試方法，它是基于IEEE 1500標(biāo)準(zhǔn)的IP核測試結(jié)構(gòu)實(shí)現(xiàn)的，每個(gè)測試周期的具體過 程如下步驟A、RS232收發(fā)器2接收的數(shù)據(jù)通過數(shù)據(jù)緩存模塊1_1將串行數(shù)據(jù)轉(zhuǎn)換成并 行數(shù)據(jù)存入其內(nèi)部的FIFO緩存器中，所述數(shù)據(jù)包括上層指令信號(hào)、配置信號(hào)和測試激勵(lì)信 號(hào)；步驟B、頂層控制模塊1-6開啟配置信號(hào)生成模塊1-2，并控制配置信號(hào)生成模塊 1-2從數(shù)據(jù)緩存模塊1-1中提取配置數(shù)據(jù)，配置信號(hào)生成模塊1-2將配置信號(hào)鎖存在其內(nèi)部 的鎖存器中，并將該配置信號(hào)分別發(fā)送給數(shù)據(jù)總線分配模塊1-3、測試數(shù)據(jù)生成模塊1-5和 命令總線分配模塊1-7 ；步驟C、命令總線分配模塊1-7在配置數(shù)據(jù)的作用下將命令總線與被測IEEE 1500 標(biāo)準(zhǔn)封裝IP核的命令控制端口相連接；步驟D、頂層控制模塊1-6開啟測試指令生成模塊1-4，測試指令生成模塊1_4在 上層指令信號(hào)的控制下產(chǎn)生被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令控制信號(hào)和編碼后的測 試指令，為被測IEEE 1500標(biāo)準(zhǔn)封裝IP核配置不同測試模式，使得被測IEEE 1500標(biāo)準(zhǔn)封 裝IP核處于指定的測試模式下；步驟E、頂層控制模塊1-6開啟數(shù)據(jù)總線分配模塊1-3，數(shù)據(jù)總線分配模塊1_3在 配置數(shù)據(jù)的作用下將數(shù)據(jù)總線與被測IP核對應(yīng)的測試數(shù)據(jù)生成模塊1-5的數(shù)據(jù)輸入端口 相連接；步驟F、頂層控制模塊1-6開啟i個(gè)測試數(shù)據(jù)生成模塊1-5，每個(gè)測試數(shù)據(jù)生成模 塊1-5向?qū)?yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核傳輸測試數(shù)據(jù)傳輸控制信號(hào)，并通過數(shù)據(jù)總 線為對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核提供測試激勵(lì)信號(hào)；步驟G、每個(gè)測試數(shù)據(jù)生成模塊1-5接收對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核產(chǎn) 生的測試響應(yīng)；步驟H、數(shù)據(jù)總線分配模塊1-3接收i個(gè)測試數(shù)據(jù)生成模塊1-5發(fā)送的測試響應(yīng)， 并將測試響應(yīng)存儲(chǔ)在數(shù)據(jù)緩存模塊1-1內(nèi)部的FIFO緩存器中；步驟I、數(shù)據(jù)緩存模塊1-1將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，通過RS232收發(fā)器2發(fā)送 至上位機(jī)，完成一個(gè)周期的測試。
具體實(shí)施方式
三、結(jié)合圖3說明本實(shí)施方式，本實(shí)施方式是對具體實(shí)施方式
二中 步驟A的進(jìn)一步說明，數(shù)據(jù)緩存模塊1-1的是在數(shù)據(jù)緩存模塊接收數(shù)據(jù)狀態(tài)機(jī)的控制下工 作，所述數(shù)據(jù)緩存模塊接收數(shù)據(jù)狀態(tài)機(jī)包括三個(gè)狀態(tài)等待狀態(tài)、數(shù)據(jù)緩存狀態(tài)、等待讀取 緩存數(shù)據(jù)狀態(tài)；每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待狀態(tài)，等待RS232收發(fā)器2發(fā)送數(shù)據(jù)，若檢測到RS232收發(fā)器2數(shù)據(jù)到達(dá)，則 狀態(tài)機(jī)將轉(zhuǎn)換到數(shù)據(jù)緩存狀態(tài)；數(shù)據(jù)緩存狀態(tài)，接收RS232收發(fā)器2發(fā)送的數(shù)據(jù)，并將接收的數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù) 存入FIFO緩存器，若數(shù)據(jù)存儲(chǔ)完畢，狀態(tài)機(jī)將轉(zhuǎn)換到等待讀取緩存數(shù)據(jù)狀態(tài)；等待讀取緩存數(shù)據(jù)狀態(tài)，等待配置信號(hào)生成模塊1-2提取數(shù)據(jù)，若數(shù)據(jù)提取完畢， 狀態(tài)機(jī)將轉(zhuǎn)換到等待狀態(tài)。
具體實(shí)施方式
四、結(jié)合圖5說明本實(shí)施方式，本實(shí)施方式是對具體實(shí)施方式
一中 步驟B的進(jìn)一步說明，配置信號(hào)生成模塊1-2是在配置信號(hào)生成模塊狀態(tài)機(jī)的控制下工作的，所述配置信號(hào)生成模塊狀態(tài)機(jī)包括三個(gè)狀態(tài)等待配置狀態(tài)、鎖存配置信號(hào)狀態(tài)和發(fā) 送配置信號(hào)狀態(tài)；每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待配置狀態(tài)，檢測頂層控制模塊1-6發(fā)出的配置信號(hào)生成使能信號(hào)，當(dāng)檢測到 所述配置信號(hào)生成使能信號(hào)時(shí)，狀態(tài)機(jī)轉(zhuǎn)換到提取緩存數(shù)據(jù)狀態(tài)；鎖存配置信號(hào)狀態(tài)，狀態(tài)機(jī)從FIFO緩存器中提取配置信號(hào)，并將所述配置信號(hào)鎖 存鎖存器中，鎖存完畢后，狀態(tài)機(jī)轉(zhuǎn)換到發(fā)送配置信號(hào)狀態(tài)；發(fā)送配置信號(hào)狀態(tài)，狀態(tài)機(jī)將配置信號(hào)發(fā)送給數(shù)據(jù)總線分配模塊1-3、測試數(shù)據(jù)生 成模塊1-5和命令總線分配模塊1-7，若數(shù)據(jù)發(fā)送完畢，狀態(tài)機(jī)轉(zhuǎn)換到等待配置狀態(tài)。
具體實(shí)施方式
五、結(jié)合圖6說明本實(shí)施方式，本實(shí)施方式是對具體實(shí)施方式
一中 步驟C和步驟E的進(jìn)一步說明，命令總線分配模塊1-7和數(shù)據(jù)總線分配模塊1-3均在是總線 分配模塊狀態(tài)機(jī)的控制下工作的，所述總線分配模塊狀態(tài)機(jī)包括三個(gè)狀態(tài)等待啟動(dòng)狀態(tài)、 分配狀態(tài)和等待測試完成狀態(tài)；每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待啟動(dòng)狀態(tài)，檢測頂層控制模塊1-6發(fā)出的使能信號(hào)，當(dāng)檢測到所述使能信號(hào)， 則狀態(tài)機(jī)轉(zhuǎn)換到分配狀態(tài)；分配狀態(tài)，狀態(tài)機(jī)根據(jù)配置數(shù)據(jù)的內(nèi)容分配命令總線和數(shù)據(jù)總線，若總線分配完 成，狀態(tài)機(jī)轉(zhuǎn)換到等待測試完成狀態(tài)；等待測試完成狀態(tài)，若測試完成，狀態(tài)機(jī)轉(zhuǎn)換到等待啟動(dòng)狀態(tài)。
具體實(shí)施方式
六、結(jié)合圖7說明本實(shí)施方式，本實(shí)施方式是對具體實(shí)施方式
一中 步驟D的進(jìn)一步說明，測試指令生成模塊1-4是在測試指令生成模塊狀態(tài)機(jī)的控制下工作 的，所述測試指令生成模塊狀態(tài)機(jī)包括四個(gè)狀態(tài)等待啟動(dòng)狀態(tài)、提取控制信號(hào)狀態(tài)、生成 指令信號(hào)狀態(tài)和等待測試完成狀態(tài)；每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待啟動(dòng)狀態(tài)，檢測頂層控制模塊1-6發(fā)出的測試指令生成使能信號(hào)，當(dāng)檢測到 測試指令生成使能信號(hào)時(shí)，則狀態(tài)機(jī)轉(zhuǎn)換到提取控制信號(hào)狀態(tài)；提取控制信號(hào)狀態(tài)，狀態(tài)機(jī)提取上層指令信號(hào)，提取成功時(shí)，則狀態(tài)機(jī)轉(zhuǎn)換到生成 指令信號(hào)狀態(tài)；生成指令信號(hào)狀態(tài)，狀態(tài)機(jī)根據(jù)上層指令信號(hào)向被測IEEE 1500標(biāo)準(zhǔn)封裝IP核發(fā) 送命令控制信號(hào)和編碼后的測試指令為被測IEEE 1500標(biāo)準(zhǔn)封裝IP核配置測試模式，測試 模式指令信號(hào)發(fā)送完成，則狀態(tài)機(jī)轉(zhuǎn)換到等待測試完成狀態(tài)；等待測試完成狀態(tài)，若測試完成，狀態(tài)機(jī)轉(zhuǎn)換到等待啟動(dòng)狀態(tài)。
具體實(shí)施方式
七、結(jié)合圖8說明本實(shí)施方式，本實(shí)施方式是對具體實(shí)施方式
一中 步驟F和步驟G的進(jìn)一步說明，測試數(shù)據(jù)生成模塊1-5是在測試數(shù)據(jù)生成模塊狀態(tài)機(jī)的控 制下工作的，所述測試數(shù)據(jù)生成模塊狀態(tài)機(jī)包括五個(gè)狀態(tài)等待啟動(dòng)狀態(tài)、提取測試激勵(lì)信 號(hào)狀態(tài)、激勵(lì)狀態(tài)、等待返回測試響應(yīng)信號(hào)狀態(tài)和發(fā)送測試響應(yīng)信號(hào)狀態(tài)；每個(gè)狀態(tài)的工作 及各狀態(tài)之間的跳轉(zhuǎn)為等待啟動(dòng)狀態(tài)，檢測頂層控制模塊1-6發(fā)出的測試數(shù)據(jù)生成使能信號(hào)，當(dāng)檢測到 測試數(shù)據(jù)生成使能信號(hào)時(shí)，則狀態(tài)機(jī)轉(zhuǎn)換到提取測試激勵(lì)信號(hào)狀態(tài)；提取測試激勵(lì)信號(hào)狀態(tài)，狀態(tài)機(jī)根據(jù)測試模式指令信號(hào)的內(nèi)容提取測試激勵(lì)信 號(hào)，提取成功時(shí)，則狀態(tài)機(jī)轉(zhuǎn)換到激勵(lì)狀態(tài)；激勵(lì)狀態(tài)，向?qū)?yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核傳輸測試數(shù)據(jù)傳輸控制信號(hào)，并通過數(shù)據(jù)總線為對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核提供測試激勵(lì)信號(hào)，發(fā)送測試數(shù)據(jù) 傳輸控制信號(hào)和測試激勵(lì)信號(hào)完成，則狀態(tài)機(jī)轉(zhuǎn)換到等待返回測試響應(yīng)信號(hào)狀態(tài)；等待返回測試響應(yīng)信號(hào)狀態(tài)，狀態(tài)機(jī)接收被測IEEE 1500標(biāo)準(zhǔn)封裝IP核產(chǎn)生的測 試響應(yīng)，接收測試響應(yīng)完畢，則狀態(tài)機(jī)轉(zhuǎn)換到發(fā)送測試響應(yīng)信號(hào)狀態(tài)；發(fā)送測試響應(yīng)信號(hào)狀態(tài)，通過數(shù)據(jù)總線將測試響應(yīng)存儲(chǔ)在數(shù)據(jù)緩存模塊1-1內(nèi)部 的FIFO緩存器中，存儲(chǔ)完成，則狀態(tài)機(jī)轉(zhuǎn)換到等待啟動(dòng)狀態(tài)。
具體實(shí)施方式
八、結(jié)合圖4說明本實(shí)施方式，本實(shí)施方式是對步驟H和步驟I的進(jìn) 一步說明，數(shù)據(jù)緩存模塊1-1是在數(shù)據(jù)緩存模塊發(fā)送數(shù)據(jù)狀態(tài)機(jī)的控制下工作的，所述數(shù) 據(jù)緩存模塊發(fā)送數(shù)據(jù)狀態(tài)機(jī)包括三個(gè)狀態(tài)等待測試完成狀態(tài)、存儲(chǔ)測試響應(yīng)信號(hào)狀態(tài)、發(fā) 送測試響應(yīng)信號(hào)狀態(tài)；每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待測試完成狀態(tài)，檢測數(shù)據(jù)總線分配模塊1-3發(fā)送的測試響應(yīng)信號(hào)，若檢測到 所述測試響應(yīng)信號(hào)，則狀態(tài)機(jī)轉(zhuǎn)換到存儲(chǔ)測試響應(yīng)信號(hào)狀態(tài)；存儲(chǔ)測試響應(yīng)信號(hào)狀態(tài)，將測試響應(yīng)信號(hào)數(shù)據(jù)存入FIFO緩存器中，若數(shù)據(jù)存儲(chǔ)完 畢，狀態(tài)機(jī)將轉(zhuǎn)換到發(fā)送測試響應(yīng)信號(hào)狀態(tài)；發(fā)送測試響應(yīng)信號(hào)狀態(tài)，將FIFO緩存器中的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)發(fā)送至 RS232收發(fā)器2，數(shù)據(jù)發(fā)送完畢，狀態(tài)機(jī)將轉(zhuǎn)換到等待測試完成狀態(tài)。
權(quán)利要求
基于IEEE 1500標(biāo)準(zhǔn)的IP核測試結(jié)構(gòu)，其特征在于它包括FPGA處理器(1)和RS232收發(fā)器(2)，F(xiàn)PGA處理器(1)的信號(hào)通訊端與RS232收發(fā)器(2)的信號(hào)通訊端相連，RS232收發(fā)器(2)的上位機(jī)通訊端用于與上位機(jī)相連，所述FPGA處理器(1)內(nèi)部固化有數(shù)據(jù)緩存模塊(1 1)、配置信號(hào)生成模塊(1 2)、數(shù)據(jù)總線分配模塊(1 3)、測試指令生成模塊(1 4)、i個(gè)測試數(shù)據(jù)生成模塊(1 5)、頂層控制模塊(1 6)和命令總線分配模塊(1 7)，頂層控制模塊(1 6)的配置信號(hào)生成使能信號(hào)輸出端與配置信號(hào)生成模塊(1 2)的配置信號(hào)生成使能信號(hào)輸入端相連，頂層控制模塊(1 6)的數(shù)據(jù)總線分配使能信號(hào)輸出端與數(shù)據(jù)總線分配模塊(1 3)的數(shù)據(jù)總線分配使能信號(hào)輸入端相連，頂層控制模塊(1 6)的測試指令生成使能信號(hào)輸出端與測試指令生成模塊(1 4)的測試指令生成使能信號(hào)輸入端相連，頂層控制模塊(1 6)的測試數(shù)據(jù)生成使能信號(hào)輸出端同時(shí)與i個(gè)測試數(shù)據(jù)生成模塊(1 5)的測試數(shù)據(jù)生成使能信號(hào)輸入端相連，測試指令生成模塊(1 4)的第1、2、…、i個(gè)IP核命令控制信號(hào)輸出端分別與第1、2、…、i個(gè)被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令控制信號(hào)輸入端相連，測試指令生成模塊(1 4)的命令總線輸出端與命令總線分配模塊(1 7)的信號(hào)輸入端通過命令總線相連，命令總線分配模塊(1 7)的第1、2、…、i個(gè)命令信號(hào)輸出端分別與第1、2、…、i個(gè)被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令信號(hào)輸入端相連，每個(gè)測試數(shù)據(jù)生成模塊(1 5)的IP核測試數(shù)據(jù)傳輸控制信號(hào)輸出端與對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的測試數(shù)據(jù)傳輸控制信號(hào)輸入端相連，每個(gè)測試數(shù)據(jù)生成模塊(1 5)的IP核測試數(shù)據(jù)通訊端與對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的第一IP核測試數(shù)據(jù)通訊端通過數(shù)據(jù)總線相連，數(shù)據(jù)緩存模塊(1 1)的配置信號(hào)通訊端與配置信號(hào)生成模塊(1 2)的配置信號(hào)通訊端相連，數(shù)據(jù)緩存模塊(1 1)的測試數(shù)據(jù)總線通訊端與數(shù)據(jù)總線分配模塊(1 3)的測試數(shù)據(jù)總線通訊端通過數(shù)據(jù)總線相連，配置信號(hào)生成模塊(1 2)的命令總線分配控制信號(hào)輸出端與命令總線分配模塊(1 7)的總線分配控制信號(hào)輸入端相連，配置信號(hào)生成模塊(1 2)的測試數(shù)據(jù)生成控制信號(hào)輸出端同時(shí)與i個(gè)測試數(shù)據(jù)生成模塊(1 5)的測試數(shù)據(jù)生成控制信號(hào)輸入端相連，配置信號(hào)生成模塊(1 2)的n個(gè)數(shù)據(jù)總線分配控制信號(hào)輸出端與數(shù)據(jù)總線分配模塊(1 3)的n個(gè)數(shù)據(jù)總線分配控制信號(hào)輸入端相連，i個(gè)測試數(shù)據(jù)生成模塊(1 5)的第二IP核測試數(shù)據(jù)通訊端與數(shù)據(jù)總線分配模塊(1 3)的IP核測試數(shù)據(jù)通訊端通過數(shù)據(jù)總線相連。
2.基于IEEE1500標(biāo)準(zhǔn)的IP核測試方法，其特征在于它是基于IEEE 1500標(biāo)準(zhǔn)的IP 核測試結(jié)構(gòu)實(shí)現(xiàn)的，每個(gè)測試周期的具體過程如下步驟A、RS232收發(fā)器(2)接收的數(shù)據(jù)通過數(shù)據(jù)緩存模塊(1-1)將串行數(shù)據(jù)轉(zhuǎn)換成并 行數(shù)據(jù)存入其內(nèi)部的FIFO緩存器中，所述數(shù)據(jù)包括上層指令信號(hào)、配置信號(hào)和測試激勵(lì)信 號(hào)；步驟B、頂層控制模塊(1-6)開啟配置信號(hào)生成模塊(1-2)，并控制配置信號(hào)生成模塊 (1-2)從數(shù)據(jù)緩存模塊(1-1)中提取配置數(shù)據(jù)，配置信號(hào)生成模塊(1-2)將配置信號(hào)鎖存在 其內(nèi)部的鎖存器中，并將該配置信號(hào)分別發(fā)送給數(shù)據(jù)總線分配模塊(1-3)、測試數(shù)據(jù)生成模 塊(1-5)和命令總線分配模塊(1-7)；步驟C、命令總線分配模塊(1-7)在配置數(shù)據(jù)的作用下將命令總線與被測IEEE 1500標(biāo) 準(zhǔn)封裝IP核的命令控制端口相連接；步驟D、頂層控制模塊(1-6)開啟測試指令生成模塊(1-4)，測試指令生成模塊(1-4)在上層指令信號(hào)的控制下產(chǎn)生被測IEEE 1500標(biāo)準(zhǔn)封裝IP核的命令控制信號(hào)和編碼后的 測試指令，為被測IEEE 1500標(biāo)準(zhǔn)封裝IP核配置不同測試模式，使得被測IEEE 1500標(biāo)準(zhǔn) 封裝IP核處于指定的測試模式下；步驟E、頂層控制模塊(1-6)開啟數(shù)據(jù)總線分配模塊(1-3)，數(shù)據(jù)總線分配模塊(1-3) 在配置數(shù)據(jù)的作用下將數(shù)據(jù)總線與被測IP核對應(yīng)的測試數(shù)據(jù)生成模塊(1-5)的數(shù)據(jù)輸入 端口相連接；步驟F、頂層控制模塊(1-6)開啟i個(gè)測試數(shù)據(jù)生成模塊(1-5)，每個(gè)測試數(shù)據(jù)生成模 塊(1-5)向?qū)?yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核傳輸測試數(shù)據(jù)傳輸控制信號(hào)，并通過數(shù)據(jù) 總線為對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核提供測試激勵(lì)信號(hào)；步驟G、每個(gè)測試數(shù)據(jù)生成模塊(1-5)接收對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核產(chǎn)生 的測試響應(yīng)；步驟H、數(shù)據(jù)總線分配模塊(1-3)接收i個(gè)測試數(shù)據(jù)生成模塊(1-5)發(fā)送的測試響應(yīng)， 并將測試響應(yīng)存儲(chǔ)在數(shù)據(jù)緩存模塊(1-1)內(nèi)部的FIFO緩存器中；步驟I、數(shù)據(jù)緩存模塊(1-1)將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，通過RS232收發(fā)器(2)發(fā)送 至上位機(jī)，完成一個(gè)周期的測試。
3.根據(jù)權(quán)利要求2所述的基于IEEE1500標(biāo)準(zhǔn)的IP核測試方法，其特征在于數(shù)據(jù)緩存 模塊(1-1)的是在數(shù)據(jù)緩存模塊接收數(shù)據(jù)狀態(tài)機(jī)的控制下工作，所述數(shù)據(jù)緩存模塊接收數(shù) 據(jù)狀態(tài)機(jī)包括三個(gè)狀態(tài)等待狀態(tài)、數(shù)據(jù)緩存狀態(tài)、等待讀取緩存數(shù)據(jù)狀態(tài)；每個(gè)狀態(tài)的工 作及各狀態(tài)之間的跳轉(zhuǎn)為等待狀態(tài)，等待RS232收發(fā)器(2)發(fā)送數(shù)據(jù)，若檢測到RS232收發(fā)器(2)數(shù)據(jù)到達(dá)，則 狀態(tài)機(jī)將轉(zhuǎn)換到數(shù)據(jù)緩存狀態(tài)；數(shù)據(jù)緩存狀態(tài)，接收RS232收發(fā)器(2)發(fā)送的數(shù)據(jù)，并將接收的數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)存 入FIFO緩存器，若數(shù)據(jù)存儲(chǔ)完畢，狀態(tài)機(jī)將轉(zhuǎn)換到等待讀取緩存數(shù)據(jù)狀態(tài)；等待讀取緩存數(shù)據(jù)狀態(tài)，等待配置信號(hào)生成模塊(1-2)提取數(shù)據(jù)，若數(shù)據(jù)提取完畢，狀 態(tài)機(jī)將轉(zhuǎn)換到等待狀態(tài)。
4.根據(jù)權(quán)利要求2所述的基于IEEE1500標(biāo)準(zhǔn)的IP核測試方法，其特征在于配置信號(hào) 生成模塊(1-2)是在配置信號(hào)生成模塊狀態(tài)機(jī)的控制下工作的，所述配置信號(hào)生成模塊狀 態(tài)機(jī)包括三個(gè)狀態(tài)等待配置狀態(tài)、鎖存配置信號(hào)狀態(tài)和發(fā)送配置信號(hào)狀態(tài)；每個(gè)狀態(tài)的 工作及各狀態(tài)之間的跳轉(zhuǎn)為等待配置狀態(tài)，檢測頂層控制模塊(1-6)發(fā)出的配置信號(hào)生成使能信號(hào)，當(dāng)檢測到所 述配置信號(hào)生成使能信號(hào)時(shí)，狀態(tài)機(jī)轉(zhuǎn)換到提取緩存數(shù)據(jù)狀態(tài)；鎖存配置信號(hào)狀態(tài)，狀態(tài)機(jī)從FIFO緩存器中提取配置信號(hào)，并將所述配置信號(hào)鎖存鎖 存器中，鎖存完畢后，狀態(tài)機(jī)轉(zhuǎn)換到發(fā)送配置信號(hào)狀態(tài)；發(fā)送配置信號(hào)狀態(tài)，狀態(tài)機(jī)將配置信號(hào)發(fā)送給數(shù)據(jù)總線分配模塊(1-3)、測試數(shù)據(jù)生成 模塊(1-5)和命令總線分配模塊(1-7)，若數(shù)據(jù)發(fā)送完畢，狀態(tài)機(jī)轉(zhuǎn)換到等待配置狀態(tài)。
5.根據(jù)權(quán)利要求2所述的基于IEEE1500標(biāo)準(zhǔn)的IP核測試方法，其特征在于命令總線 分配模塊(1-7)和數(shù)據(jù)總線分配模塊(1-3)均在是總線分配模塊狀態(tài)機(jī)的控制下工作的， 所述總線分配模塊狀態(tài)機(jī)包括三個(gè)狀態(tài)等待啟動(dòng)狀態(tài)、分配狀態(tài)和等待測試完成狀態(tài)； 每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待啟動(dòng)狀態(tài)，檢測頂層控制模塊(1-6)發(fā)出的使能信號(hào)，當(dāng)檢測到所述使能信號(hào)，則 狀態(tài)機(jī)轉(zhuǎn)換到分配狀態(tài)；分配狀態(tài)，狀態(tài)機(jī)根據(jù)配置數(shù)據(jù)的內(nèi)容分配命令總線和數(shù)據(jù)總線，若總線分配完成，狀 態(tài)機(jī)轉(zhuǎn)換到等待測試完成狀態(tài)；等待測試完成狀態(tài)，若測試完成，狀態(tài)機(jī)轉(zhuǎn)換到等待啟動(dòng)狀態(tài)。
6.根據(jù)權(quán)利要求2所述的基于IEEE1500標(biāo)準(zhǔn)的IP核測試方法，其特征在于測試指令 生成模塊(1-4)是在測試指令生成模塊狀態(tài)機(jī)的控制下工作的，所述測試指令生成模塊狀 態(tài)機(jī)包括四個(gè)狀態(tài)等待啟動(dòng)狀態(tài)、提取控制信號(hào)狀態(tài)、生成指令信號(hào)狀態(tài)和等待測試完成 狀態(tài)；每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待啟動(dòng)狀態(tài)，檢測頂層控制模塊(1-6)發(fā)出的測試指令生成使能信號(hào)，當(dāng)檢測到測 試指令生成使能信號(hào)時(shí)，則狀態(tài)機(jī)轉(zhuǎn)換到提取控制信號(hào)狀態(tài)；提取控制信號(hào)狀態(tài)，狀態(tài)機(jī)提取上層指令信號(hào)，提取成功時(shí)，則狀態(tài)機(jī)轉(zhuǎn)換到生成指令 信號(hào)狀態(tài)；生成指令信號(hào)狀態(tài)，狀態(tài)機(jī)根據(jù)上層指令信號(hào)向被測IEEE 1500標(biāo)準(zhǔn)封裝IP核發(fā)送命 令控制信號(hào)和編碼后的測試指令為被測IEEE 1500標(biāo)準(zhǔn)封裝IP核配置測試模式，測試模式 指令信號(hào)發(fā)送完成，則狀態(tài)機(jī)轉(zhuǎn)換到等待測試完成狀態(tài)；等待測試完成狀態(tài)，若測試完成，狀態(tài)機(jī)轉(zhuǎn)換到等待啟動(dòng)狀態(tài)。
7.根據(jù)權(quán)利要求2所述的基于IEEE1500標(biāo)準(zhǔn)的IP核測試方法，其特征在于測試數(shù)據(jù) 生成模塊(1-5)是在測試數(shù)據(jù)生成模塊狀態(tài)機(jī)的控制下工作的，所述測試數(shù)據(jù)生成模塊狀 態(tài)機(jī)包括五個(gè)狀態(tài)等待啟動(dòng)狀態(tài)、提取測試激勵(lì)信號(hào)狀態(tài)、激勵(lì)狀態(tài)、等待返回測試響應(yīng) 信號(hào)狀態(tài)和發(fā)送測試響應(yīng)信號(hào)狀態(tài)；每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待啟動(dòng)狀態(tài)，檢測頂層控制模塊(1-6)發(fā)出的測試數(shù)據(jù)生成使能信號(hào)，當(dāng)檢測到測 試數(shù)據(jù)生成使能信號(hào)時(shí)，則狀態(tài)機(jī)轉(zhuǎn)換到提取測試激勵(lì)信號(hào)狀態(tài)；提取測試激勵(lì)信號(hào)狀態(tài)，狀態(tài)機(jī)根據(jù)測試模式指令信號(hào)的內(nèi)容提取測試激勵(lì)信號(hào)，提 取成功時(shí)，則狀態(tài)機(jī)轉(zhuǎn)換到激勵(lì)狀態(tài)；激勵(lì)狀態(tài)，向?qū)?yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核傳輸測試數(shù)據(jù)傳輸控制信號(hào)，并通 過數(shù)據(jù)總線為對應(yīng)的被測IEEE 1500標(biāo)準(zhǔn)封裝IP核提供測試激勵(lì)信號(hào)，發(fā)送測試數(shù)據(jù)傳輸 控制信號(hào)和測試激勵(lì)信號(hào)完成，則狀態(tài)機(jī)轉(zhuǎn)換到等待返回測試響應(yīng)信號(hào)狀態(tài)；等待返回測試響應(yīng)信號(hào)狀態(tài)，狀態(tài)機(jī)接收被測IEEE 1500標(biāo)準(zhǔn)封裝IP核產(chǎn)生的測試響 應(yīng)，接收測試響應(yīng)完畢，則狀態(tài)機(jī)轉(zhuǎn)換到發(fā)送測試響應(yīng)信號(hào)狀態(tài)；發(fā)送測試響應(yīng)信號(hào)狀態(tài)，通過數(shù)據(jù)總線將測試響應(yīng)存儲(chǔ)在數(shù)據(jù)緩存模塊(1-1)內(nèi)部的 FIFO緩存器中，存儲(chǔ)完成，則狀態(tài)機(jī)轉(zhuǎn)換到等待啟動(dòng)狀態(tài)。
8.根據(jù)權(quán)利要求2所述的基于IEEE1500標(biāo)準(zhǔn)的IP核測試方法，其特征在于數(shù)據(jù)緩存 模塊(1-1)是在數(shù)據(jù)緩存模塊發(fā)送數(shù)據(jù)狀態(tài)機(jī)的控制下工作的，所述數(shù)據(jù)緩存模塊發(fā)送數(shù) 據(jù)狀態(tài)機(jī)包括三個(gè)狀態(tài)等待測試完成狀態(tài)、存儲(chǔ)測試響應(yīng)信號(hào)狀態(tài)、發(fā)送測試響應(yīng)信號(hào)狀 態(tài)；每個(gè)狀態(tài)的工作及各狀態(tài)之間的跳轉(zhuǎn)為等待測試完成狀態(tài)，檢測數(shù)據(jù)總線分配模塊(1-3)發(fā)送的測試響應(yīng)信號(hào)，若檢測到所 述測試響應(yīng)信號(hào)，則狀態(tài)機(jī)轉(zhuǎn)換到存儲(chǔ)測試響應(yīng)信號(hào)狀態(tài)；存儲(chǔ)測試響應(yīng)信號(hào)狀態(tài)，將測試響應(yīng)信號(hào)數(shù)據(jù)存入FIFO緩存器中，若數(shù)據(jù)存儲(chǔ)完畢，狀態(tài)機(jī)將轉(zhuǎn)換到發(fā)送測試響應(yīng)信號(hào)狀態(tài)；發(fā)送測試響應(yīng)信號(hào)狀態(tài)，將FIFO緩存器中的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)發(fā)送至RS232收 發(fā)器(2)，數(shù)據(jù)發(fā)送完畢，狀態(tài)機(jī)將轉(zhuǎn)換到等待測試完成狀態(tài)。
全文摘要
基于IEEE 1500標(biāo)準(zhǔn)的IP核測試結(jié)構(gòu)及測試方法，涉及IP核測試結(jié)構(gòu)和方法，解決了現(xiàn)有的IP核測試技術(shù)耗時(shí)長、測試效率低的問題，過程如下一、開啟配置信號(hào)生成模塊，生成測試所需的配置信號(hào)；二、開啟命令總線分配模塊，在配置信號(hào)的作用下將命令總線與被測IP核的命令信號(hào)線相連。三、開啟測試指令生成模塊，在上層控制指令的作用下，給被測IP核提供控制信號(hào)和編碼后的測試指令。四、開啟數(shù)據(jù)總線分配模塊，配置測試數(shù)據(jù)傳輸?shù)耐贰Ｎ?、開啟相應(yīng)的測試數(shù)據(jù)生成模塊，給被測IP核提供測試激勵(lì)。六、使被測IP核正常工作，捕獲IP核的測試響應(yīng)。本發(fā)明通過在FPGA內(nèi)增加測試結(jié)構(gòu)實(shí)現(xiàn)了IP核的測試，設(shè)計(jì)簡單而靈活。
文檔編號(hào)G06F11/22GK101976216SQ201010519749
公開日2011年2月16日 申請日期2010年10月26日 優(yōu)先權(quán)日2010年10月26日
發(fā)明者喬立巖, 付寧, 俞洋, 彭喜元, 楊智明, 王帥 申請人:哈爾濱工業(yè)大學(xué)